CN116230683A - Mom电容 - Google Patents
Mom电容 Download PDFInfo
- Publication number
- CN116230683A CN116230683A CN202310333689.9A CN202310333689A CN116230683A CN 116230683 A CN116230683 A CN 116230683A CN 202310333689 A CN202310333689 A CN 202310333689A CN 116230683 A CN116230683 A CN 116230683A
- Authority
- CN
- China
- Prior art keywords
- side metal
- capacitor
- metal strip
- long
- capacitor unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 242
- 239000002184 metal Substances 0.000 claims abstract description 308
- 229910052751 metal Inorganic materials 0.000 claims abstract description 308
- 239000010410 layer Substances 0.000 claims description 97
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000002513 implantation Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims 2
- 239000007924 injection Substances 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 14
- 239000010949 copper Substances 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H01L28/90—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明公开了一种MOM电容，电容单元结构的版图包括：上极板由第一金属条形组成。下极板由第一长边金属条形、第二长边金属条形、第一短边金属条形和第二短边金属条形连接形成的环形结构组成。第一金属条形、第一长边金属条形、第二长边金属条形、第一短边金属条形和第二短边金属条形都由同一层金属层组成。上极板位于下极板的环形结构的包围区域中。本发明能提高电容精度和工艺稳定性。
Description
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种金属-氧化物-金属(metal-oxide-metal，MOM)电容。
背景技术
在半导体集成电路制造中，先进工艺的金属材料是Cu，Cu的图形结构需要采用大马士革工艺形成，工艺复杂。现有MOM电容即MOM CAP采用双侧极板布局(layout)方式，不区分上下极板，对电容的精度和工艺稳定性都无法满足现有设计需求。如图1所示，是现有MOM电容的版图结构；现有MOS电容包括：
由多条金属叉指102a和金属连接条101a组成的第一极板；以及由金属叉指102b和金属连接条101b组成的第二极板。可以看出，金属叉指102a和102b交叉排列。
第一极板通过设置在金属连接条101a顶部的接触孔104和顶部金属层连接，第二极板通过设置在金属连接条101b顶部的接触孔104和顶部金属层连接。
金属叉指102a和金属连接条101b之间不接触；金属叉指102b和金属连接条101a之间不接触。
图1中，金属叉指102a、金属连接条101a、金属叉指102b和金属连接条101b都由同一层金属如第n层金属形成。
在金属叉指102a和金属连接条101b之间还设置有由顶部一层金属如第n+1层金属形成的金属段103a；在金属叉指102b和金属连接条101a之间还设置有由顶部一层金属如第n+1层金属形成的金属段103b。
第一极板和第二极板并不区分，如果第一极板为正极(plus)，则第二极板为负极(MINUS)，反之亦然。
图1所示的现有MOM电容主要是通过金属叉指102a和102b的交叠来调节电容，图1中，第二极板的金属叉指102b的数量为5，即NF＝5，NF表示叉指数量。
图1所示的结构，需要对多个尺寸进行控制，其中，d1表示金属叉指102a和102b之间的间隔区(space)的宽度，d2表示金属段103a或103b的长度，w1表示位于金属段103a和103b之间的金属叉指102a或102b的长度，w2表示金属叉指102a或102b的宽度。图1的版图结构中，多种尺寸的控制对电容精度设置以及工艺稳定性有影响，特别是采用铜工艺时，这种影响更加大。
发明内容
本发明所要解决的技术问题是提供一种MOM电容，能提高电容精度和工艺稳定性。
为解决上述技术问题，本发明提供的MOM电容包括电容单元结构，所述电容单元结构的版图包括：
上极板由第一金属条形组成。
下极板由第一长边金属条形、第二长边金属条形、第一短边金属条形和第二短边金属条形连接形成的环形结构组成。
所述第一金属条形、所述第一长边金属条形、所述第二长边金属条形、所述第一短边金属条形和所述第二短边金属条形都由同一层金属层组成。
所述上极板位于所述下极板的环形结构的包围区域中。
进一步的改进是，所述第一长边金属条形和所述第二长边金属条形的长边都和所述第一金属条形的长边平行，所述第一长边金属条形和所述第二长边金属条形的长度相等且对齐。
所述第一短边金属条形连接所述第一长边金属条形的第一端和所述第二长边金属条形的第一端。
所述第二短边金属条形连接所述第一长边金属条形的第二端和所述第二长边金属条形的第二端。
进一步的改进是，在所述第一金属条形之上设置有多个通孔。
在所述下极板的环形结构中，至少在所述第一长边金属条形的第一端和第二端以及所述第二长边金属条形的第一端和第二端各设置有一个通孔。
进一步的改进是，同一层所述金属层中包括多个所述电容单元结构，各所述电容单元结构相并联并组成同层电容并联结构。
所述同层电容并联结构的所述电容单元结构的连接结构包括：
各所述电容单元结构的所述第一长边金属条形依次连接在一起以及各所述电容单元结构的所述第二长边金属条形依次连接在一起。
各所述电容单元结构的所述第一短边金属条形和相邻的所述电容单元结构的所述第二短边金属条形相接触。
各所述电容单元结构的所述第一金属条形之间通过第二金属走线连接在一起，所述第二金属走线的金属层位于各所述电容单元结构的金属层之上，所述第二金属走线和所述第一金属条形之间通过对应的所述通孔连接。
进一步的改进是，所述同层电容并联结构的所述电容单元结构的连接结构中，当前所述电容单元结构的所述第一长边金属条形的第一端和前一个所述电容单元结构的所述第一长边金属条形的第二端重合，当前所述电容单元结构的所述第一长边金属条形的第二端和后一个所述电容单元结构的所述第一长边金属条形的第一端重合。
进一步的改进是，所述同层电容并联结构的所述电容单元结构的连接结构中，当前所述电容单元结构的所述第一短边金属条形和前一个所述电容单元结构的所述第二短边金属条形重合，当前所述电容单元结构的所述第二短边金属条形和后一个所述电容单元结构的所述第一短边金属条形重合。
进一步的改进是，同一层所述金属层中包括多个所述电容单元结构，各所述电容单元结构相并联并组成同层电容并联结构。
所述同层电容并联结构的所述电容单元结构的连接结构包括：
各所述电容单元结构的所述第一短边金属条形依次连接在一起以及各所述电容单元结构的所述第二短边金属条形依次连接在一起。
各所述电容单元结构的所述第一长边金属条形和相邻的所述电容单元结构的所述第二长边金属条形相接触。
各所述电容单元结构的所述第一金属条形之间通过第二金属走线连接在一起，所述第二金属走线的金属层位于各所述电容单元结构的金属层之上，所述第二金属走线和所述第一金属条形之间通过对应的所述通孔连接。
进一步的改进是，所述同层电容并联结构的所述电容单元结构的连接结构中，当前所述电容单元结构的所述第一短边金属条形的第一端和前一个所述电容单元结构的所述第一短边金属条形的第二端重合，当前所述电容单元结构的所述第一短边金属条形的第二端和后一个所述电容单元结构的所述第一短边金属条形的第一端重合。
进一步的改进是，所述同层电容并联结构的所述电容单元结构的连接结构中，当前所述电容单元结构的所述第一长边金属条形和前一个所述电容单元结构的所述第二长边金属条形重合，当前所述电容单元结构的所述第二长边金属条形和后一个所述电容单元结构的所述第一长边金属条形重合。
进一步的改进是，各所述金属层之间隔离有层间膜。
进一步的改进是，各所述金属层和所述层间膜形成于半导体衬底上。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，在所述上极板正下方的所述半导体衬底中形成有第一有源区，所述第一有源区由环绕在所述第一有源区周侧的场氧定义，通过将所述上极板设置在所述第一有源区正上方来提高所述上极板区域的平坦性。
进一步的改进是，在所述第一长边金属条形的正下方的所述半导体衬底表面上形成有第一多晶硅条形，通过将所述第一长边金属条形设置在所述第一多晶硅条形上方来提高所述第一长边金属条形的平坦性。
在所述第二长边金属条形的正下方的所述半导体衬底表面上形成有第二多晶硅条形，通过将所述第二长边金属条形设置在所述第二多晶硅条形上方来提高所述第二长边金属条形的平坦性。
进一步的改进是，在所述半导体衬底上还包括第一P+注入区和第二N+注入区。
所述第一P+注入区的注入范围大于所述第一有源区且将所述第一有源区完全覆盖。
所述第二N+注入区的注入范围大于所述电容单元结构的形成区域且将所述电容单元结构的形成区域完全覆盖。
进一步的改进是，在多层所述金属层中形成有所述电容单元结构，各层所述金属层中对应的所述电容单元结构对齐且组成层间电容并联结构；所述层间电容并联结构的所述电容单元结构的连接结构包括：
不同所述金属层的所述第一长边金属条形通过对应的通孔连接在一起。
不同所述金属层的所述电容单元结构的所述下极板的金属条形通过对应的通孔连接在一起。
进一步的改进是，所述层间电容并联结构中所叠加的所述金属层的层数为7层以上。
和现有技术中，MOM电容的电容单元结构采用叉指状叠加结构不同，本发明将电容单元结构的版图设置为全包围式的叠加结构，这种全包围式结构是由下极板将上极板全包围，上极板采用一根金属条形实现，下极板采用四根金属条形实现，和现有多条叉指相比，本发明全包围式结构中的金属条形的宽度和间距的尺寸更容易调整和精确控制，从而能提高电容精度和工艺稳定性，降低电容失配缺陷(mismatch effects)。
和现有叉指状结构中通孔仅能设置在和各叉指连接的侧边金属条形的顶部相比，本发明全包围式结构中，在各金属条形的顶部都能设置通孔，这能进一步有利于调节电容大小，从而能进一步提高电容精度和工艺稳定性。
本发明还能进一步对电容单元结构底部的半导体衬底结构进行设置，通过在上极板正下方设置第一有源区以及和下极板的两条和上极板平行的金属条形正下方设置多晶硅条形，能提高电容单元结构的平坦性，从而进一步提高工艺稳定性。
本发明的同一层电容单元结构能通过并联方式拼接在一起并形成同层电容并联结构，也能在多层金属层中形成电容单元结构并实现多层金属层中的电容单元结构的并联从而形成层间电容并联结构，这样也能实现一层或多层同层电容并联结构的叠加，最后得到所需要的MOM电容，电容单元结构的并联方式，能进一步方便对MOM电容的调节，从而能进一步提高电容精度和工艺稳定性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有MOM电容的版图结构；
图2A是本发明实施例MOM电容的电容单元结构的金属层的版图结构；
图2B是本发明实施例MOM电容的电容单元结构的金属层底部的版图结构；
图2C是图2A和图2B叠加在一起的版图结构；
图3是本发明实施例MOM电容的同层电容并联结构。
具体实施方式
如图2A所示，是本发明实施例MOM电容的电容单元结构的金属层的版图结构；如图2B所示，是本发明实施例MOM电容的电容单元结构的金属层底部的版图结构；图2C是图2A和图2B叠加在一起的版图结构；本发明实施例MOM电容包括电容单元结构，所述电容单元结构的版图包括：
上极板由第一金属条形201组成。
下极板202由第一长边金属条形2021、第二长边金属条形2022、第一短边金属条形2023和第二短边金属条形2024连接形成的环形结构组成。
所述第一金属条形201、所述第一长边金属条形2021、所述第二长边金属条形2022、所述第一短边金属条形2023和所述第二短边金属条形2024都由同一层金属层组成。
所述上极板位于所述下极板202的环形结构的包围区域中。
本发明实施例中，所述第一长边金属条形2021和所述第二长边金属条形2022的长边都和所述第一金属条形201的长边平行，所述第一长边金属条形2021和所述第二长边金属条形2022的长度相等且对齐。
所述第一短边金属条形2023连接所述第一长边金属条形2021的第一端和所述第二长边金属条形2022的第一端。
所述第二短边金属条形2024连接所述第一长边金属条形2021的第二端和所述第二长边金属条形2022的第二端。
在所述第一金属条形201之上设置有多个通孔203。
在所述下极板202的环形结构中，至少在所述第一长边金属条形2021的第一端和第二端以及所述第二长边金属条形2022的第一端和第二端各设置有一个通孔203即在所述下极板202的环形结构四个顶角区域设置通孔203。在其他实施例中，也能在所述下极板202的环形结构的四个顶角区域外设置更多的通孔203。
本发明实施例中，各所述金属层之间隔离有层间膜。
各所述金属层和所述层间膜形成于半导体衬底上。在一些实施例中，所述半导体衬底包括硅衬底。
如图2B所示，在所述上极板正下方的所述半导体衬底中形成有第一有源区301，所述第一有源区301由环绕在所述第一有源区301周侧的场氧定义，通过将所述上极板设置在所述第一有源区301正上方来提高所述上极板区域的平坦性。
在所述第一长边金属条形2021的正下方的所述半导体衬底表面上形成有第一多晶硅条形302a，通过将所述第一长边金属条形2021设置在所述第一多晶硅条形302a上方来提高所述第一长边金属条形2021的平坦性。
在所述第二长边金属条形2022的正下方的所述半导体衬底表面上形成有第二多晶硅条形302b，通过将所述第二长边金属条形2022设置在所述第二多晶硅条形302b上方来提高所述第二长边金属条形2022的平坦性。
在所述半导体衬底上还包括第一P+注入区303和第二N+注入区304。
所述第一P+注入区303的注入范围大于所述第一有源区301且将所述第一有源区301完全覆盖。
所述第二N+注入区304的注入范围大于所述电容单元结构的形成区域且将所述电容单元结构的形成区域完全覆盖。
本发明实施例中，同一层所述金属层中包括多个所述电容单元结构，各所述电容单元结构相并联并组成同层电容并联结构。如图3所示，是本发明实施例MOM电容的同层电容并联结构，所述同层电容并联结构的所述电容单元结构的连接结构包括：
各所述电容单元结构的所述第一长边金属条形2021依次连接在一起以及各所述电容单元结构的所述第二长边金属条形2022依次连接在一起。图3中，虚线框401所示区域中为一个所述电容单元结构的形成区域。
各所述电容单元结构的所述第一短边金属条形2023和相邻的所述电容单元结构的所述第二短边金属条形2024相接触。
各所述电容单元结构的所述第一金属条形201之间通过第二金属走线204连接在一起，所述第二金属走线204的金属层位于各所述电容单元结构的金属层之上，所述第二金属走线204和所述第一金属条形201之间通过对应的所述通孔203连接。在一些较佳实施例中，所述同层电容并联结构的所述电容单元结构的连接结构中，当前所述电容单元结构的所述第一长边金属条形2021的第一端和前一个所述电容单元结构的所述第一长边金属条形2021的第二端重合，当前所述电容单元结构的所述第一长边金属条形2021的第二端和后一个所述电容单元结构的所述第一长边金属条形2021的第一端重合。
所述同层电容并联结构的所述电容单元结构的连接结构中，当前所述电容单元结构的所述第一短边金属条形2023和前一个所述电容单元结构的所述第二短边金属条形2024重合，当前所述电容单元结构的所述第二短边金属条形2024和后一个所述电容单元结构的所述第一短边金属条形2023重合。
在另一些实施例中也能为：同一层所述金属层中包括多个所述电容单元结构，各所述电容单元结构相并联并组成同层电容并联结构。所述同层电容并联结构的所述电容单元结构的连接结构包括：
各所述电容单元结构的所述第一短边金属条形2023依次连接在一起以及各所述电容单元结构的所述第二短边金属条形2024依次连接在一起。
各所述电容单元结构的所述第一长边金属条形2021和相邻的所述电容单元结构的所述第二长边金属条形2022相接触。
各所述电容单元结构的所述第一金属条形201之间通过第二金属走线204连接在一起，所述第二金属走线204的金属层位于各所述电容单元结构的金属层之上，所述第二金属走线204和所述第一金属条形201之间通过对应的所述通孔203连接。
所述同层电容并联结构的所述电容单元结构的连接结构中，当前所述电容单元结构的所述第一短边金属条形2023的第一端和前一个所述电容单元结构的所述第一短边金属条形2023的第二端重合，当前所述电容单元结构的所述第一短边金属条形2023的第二端和后一个所述电容单元结构的所述第一短边金属条形2023的第一端重合。
所述同层电容并联结构的所述电容单元结构的连接结构中，当前所述电容单元结构的所述第一长边金属条形2021和前一个所述电容单元结构的所述第二长边金属条形2022重合，当前所述电容单元结构的所述第二长边金属条形2022和后一个所述电容单元结构的所述第一长边金属条形2021重合。
本发明实施例中，在多层所述金属层中形成有所述电容单元结构，各层所述金属层中对应的所述电容单元结构对齐且组成层间电容并联结构。所述层间电容并联结构的所述电容单元结构的连接结构包括：
不同所述金属层的所述第一长边金属条形202通过对应的通孔203连接在一起。
不同所述金属层的所述电容单元结构的所述下极板202的金属条形2021至2024通过对应的通孔203连接在一起。
在一些较佳实施例中，所述层间电容并联结构中所叠加的所述金属层的层数为7层以上。
所述层间电容并联结构中，各层所述金属层中的所述上极板和所述下极板202之间都是侧面相交叠从而呈侧壁电容结构；不同所述金属层之间的所述上极板仅覆盖在所述上极板正上方，不会覆盖在所述下极板的正上方，故不会利用到上下交叠的电容结构。
和现有技术中，MOM电容的电容单元结构采用叉指状叠加结构不同，本发明实施例将电容单元结构的版图设置为全包围式的叠加结构，这种全包围式结构是由下极板202将上极板全包围，上极板采用一根金属条形实现，下极板202采用四根金属条形实现，和现有多条叉指相比，本发明实施例全包围式结构中的金属条形的宽度和间距的尺寸更容易调整和精确控制，从而能提高电容精度和工艺稳定性，降低电容失配缺陷(mismatch effects)。和现有MOM电容相比，本发明实施例MOM电容的金属材料采用铜时，能进一步提高电容精度和工艺稳定性。
和现有叉指状结构中通孔203仅能设置在和各叉指连接的侧边金属条形的顶部相比，本发明实施例全包围式结构中，在各金属条形的顶部都能设置通孔203，这能进一步有利于调节电容大小，从而能进一步提高电容精度和工艺稳定性。
本发明实施例还能进一步对电容单元结构底部的半导体衬底结构进行设置，通过在上极板正下方设置第一有源区301以及和下极板202的两条和上极板平行的金属条形正下方设置多晶硅条形，能提高电容单元结构的平坦性，从而进一步提高工艺稳定性，并能提升电容密度(density)。
本发明实施例的同一层电容单元结构能通过并联方式拼接在一起并形成同层电容并联结构，也能在多层金属层中形成电容单元结构并实现多层金属层中的电容单元结构的并联从而形成层间电容并联结构，这样也能实现一层或多层同层电容并联结构的叠加，最后得到所需要的MOM电容，电容单元结构的并联方式，能进一步方便对MOM电容的调节，从而能进一步提高电容精度和工艺稳定性。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (17)
1.一种MOM电容，其特征在于，MOM电容包括电容单元结构，所述电容单元结构的版图包括：
上极板由第一金属条形组成；
下极板由第一长边金属条形、第二长边金属条形、第一短边金属条形和第二短边金属条形连接形成的环形结构组成；
所述第一金属条形、所述第一长边金属条形、所述第二长边金属条形、所述第一短边金属条形和所述第二短边金属条形都由同一层金属层组成；
所述上极板位于所述下极板的环形结构的包围区域中。
2.如权利要求1所述的MOM电容，其特征在于：所述第一长边金属条形和所述第二长边金属条形的长边都和所述第一金属条形的长边平行，所述第一长边金属条形和所述第二长边金属条形的长度相等且对齐；
所述第一短边金属条形连接所述第一长边金属条形的第一端和所述第二长边金属条形的第一端；
所述第二短边金属条形连接所述第一长边金属条形的第二端和所述第二长边金属条形的第二端。
3.如权利要求3所述的MOM电容，其特征在于：在所述第一金属条形之上设置有多个通孔；
在所述下极板的环形结构中，至少在所述第一长边金属条形的第一端和第二端以及所述第二长边金属条形的第一端和第二端各设置有一个通孔。
4.如权利要求3所述的MOM电容，其特征在于：同一层所述金属层中包括多个所述电容单元结构，各所述电容单元结构相并联并组成同层电容并联结构；
所述同层电容并联结构的所述电容单元结构的连接结构包括：
各所述电容单元结构的所述第一长边金属条形依次连接在一起以及各所述电容单元结构的所述第二长边金属条形依次连接在一起；
各所述电容单元结构的所述第一短边金属条形和相邻的所述电容单元结构的所述第二短边金属条形相接触；
各所述电容单元结构的所述第一金属条形之间通过第二金属走线连接在一起，所述第二金属走线的金属层位于各所述电容单元结构的金属层之上，所述第二金属走线和所述第一金属条形之间通过对应的所述通孔连接。
5.如权利要求4所述的MOM电容，其特征在于：所述同层电容并联结构的所述电容单元结构的连接结构中，当前所述电容单元结构的所述第一长边金属条形的第一端和前一个所述电容单元结构的所述第一长边金属条形的第二端重合，当前所述电容单元结构的所述第一长边金属条形的第二端和后一个所述电容单元结构的所述第一长边金属条形的第一端重合。
6.如权利要求5所述的MOM电容，其特征在于：所述同层电容并联结构的所述电容单元结构的连接结构中，当前所述电容单元结构的所述第一短边金属条形和前一个所述电容单元结构的所述第二短边金属条形重合，当前所述电容单元结构的所述第二短边金属条形和后一个所述电容单元结构的所述第一短边金属条形重合。
7.如权利要求3所述的MOM电容，其特征在于：同一层所述金属层中包括多个所述电容单元结构，各所述电容单元结构相并联并组成同层电容并联结构；
所述同层电容并联结构的所述电容单元结构的连接结构包括：
各所述电容单元结构的所述第一短边金属条形依次连接在一起以及各所述电容单元结构的所述第二短边金属条形依次连接在一起；
各所述电容单元结构的所述第一长边金属条形和相邻的所述电容单元结构的所述第二长边金属条形相接触；
各所述电容单元结构的所述第一金属条形之间通过第二金属走线连接在一起，所述第二金属走线的金属层位于各所述电容单元结构的金属层之上，所述第二金属走线和所述第一金属条形之间通过对应的所述通孔连接。
8.如权利要求7所述的MOM电容，其特征在于：所述同层电容并联结构的所述电容单元结构的连接结构中，当前所述电容单元结构的所述第一短边金属条形的第一端和前一个所述电容单元结构的所述第一短边金属条形的第二端重合，当前所述电容单元结构的所述第一短边金属条形的第二端和后一个所述电容单元结构的所述第一短边金属条形的第一端重合。
9.如权利要求8所述的MOM电容，其特征在于：所述同层电容并联结构的所述电容单元结构的连接结构中，当前所述电容单元结构的所述第一长边金属条形和前一个所述电容单元结构的所述第二长边金属条形重合，当前所述电容单元结构的所述第二长边金属条形和后一个所述电容单元结构的所述第一长边金属条形重合。
10.如权利要求1所述的MOM电容，其特征在于：各所述金属层之间隔离有层间膜。
11.如权利要求10所述的MOM电容，其特征在于：各所述金属层和所述层间膜形成于半导体衬底上。
12.如权利要求11所述的MOM电容，其特征在于：所述半导体衬底包括硅衬底。
13.如权利要求11所述的MOM电容，其特征在于：在所述上极板正下方的所述半导体衬底中形成有第一有源区，所述第一有源区由环绕在所述第一有源区周侧的场氧定义，通过将所述上极板设置在所述第一有源区正上方来提高所述上极板区域的平坦性。
14.如权利要求13所述的MOM电容，其特征在于：在所述第一长边金属条形的正下方的所述半导体衬底表面上形成有第一多晶硅条形，通过将所述第一长边金属条形设置在所述第一多晶硅条形上方来提高所述第一长边金属条形的平坦性；
在所述第二长边金属条形的正下方的所述半导体衬底表面上形成有第二多晶硅条形，通过将所述第二长边金属条形设置在所述第二多晶硅条形上方来提高所述第二长边金属条形的平坦性。
15.如权利要求13所述的MOM电容，其特征在于：在所述半导体衬底上还包括第一P+注入区和第二N+注入区；
所述第一P+注入区的注入范围大于所述第一有源区且将所述第一有源区完全覆盖；
所述第二N+注入区的注入范围大于所述电容单元结构的形成区域且将所述电容单元结构的形成区域完全覆盖。
16.如权利要求1或3或5或7所述的MOM电容，其特征在于：在多层所述金属层中形成有所述电容单元结构，各层所述金属层中对应的所述电容单元结构对齐且组成层间电容并联结构；所述层间电容并联结构的所述电容单元结构的连接结构包括：
不同所述金属层的所述第一长边金属条形通过对应的通孔连接在一起；
不同所述金属层的所述电容单元结构的所述下极板的金属条形通过对应的通孔连接在一起。
17.如权利要求16所述的MOM电容，其特征在于：所述层间电容并联结构中所叠加的所述金属层的层数为7层以上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310333689.9A CN116230683A (zh) | 2023-03-31 | 2023-03-31 | Mom电容 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310333689.9A CN116230683A (zh) | 2023-03-31 | 2023-03-31 | Mom电容 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116230683A true CN116230683A (zh) | 2023-06-06 |
Family
ID=86578831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310333689.9A Pending CN116230683A (zh) | 2023-03-31 | 2023-03-31 | Mom电容 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116230683A (zh) |
-
2023
- 2023-03-31 CN CN202310333689.9A patent/CN116230683A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7274085B1 (en) | Capacitor structure | |
| US6765778B1 (en) | Integrated vertical stack capacitor | |
| US7348624B2 (en) | Semiconductor device including a capacitor element | |
| US5978206A (en) | Stacked-fringe integrated circuit capacitors | |
| US7327551B2 (en) | Capacitor structure | |
| US6949781B2 (en) | Metal-over-metal devices and the method for manufacturing same | |
| CN100527299C (zh) | 多层片状电容器和多层片状电容器阵列 | |
| US20050161725A1 (en) | Semiconductor component comprising an integrated latticed capacitance structure | |
| KR100624906B1 (ko) | 반도체 소자의 병렬 커패시터 | |
| US4131906A (en) | Dynamic random access memory using MOS FETs and method for manufacturing same | |
| CN116230683A (zh) | Mom电容 | |
| JP7034678B2 (ja) | キャパシター及び実装基板 | |
| EP0514905A1 (en) | Semiconductor memory device and manufacturing method thereof | |
| EP1943666B1 (en) | Capacitor structure | |
| US5637526A (en) | Method of making a capacitor in a semiconductor device | |
| US6559495B1 (en) | Semiconductor memory cell device | |
| JP3987703B2 (ja) | 容量素子及びその製造方法 | |
| US20240079314A1 (en) | Multilayer capacitors with interdigitated fingers | |
| KR101100755B1 (ko) | 아날로그 회로의 캐패시터 및 그의 제조 방법 | |
| CN117577624A (zh) | 电容器结构及其形成方法 | |
| US6521937B1 (en) | Memory cell device including overlapping capacitors | |
| KR20000042406A (ko) | 반도체 메모리 소자 | |
| CN117939886A (zh) | 半导体结构及其制作方法 | |
| JPH01272135A (ja) | 半導体集積回路装置 | |
| KR100816246B1 (ko) | 반도체 소자용 커패시터 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |