CN103050549B - 金属-氧化物-金属电容器结构 - Google Patents
金属-氧化物-金属电容器结构 Download PDFInfo
- Publication number
- CN103050549B CN103050549B CN201210196065.9A CN201210196065A CN103050549B CN 103050549 B CN103050549 B CN 103050549B CN 201210196065 A CN201210196065 A CN 201210196065A CN 103050549 B CN103050549 B CN 103050549B
- Authority
- CN
- China
- Prior art keywords
- metal
- electrode
- finger piece
- oxide
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明公开一种金属-氧化物-金属电容器,其包括第一电极、第二电极、多个第一指状物和多个第二指状物。每个第一指状物和与其相应的第二指状物互相平行并且通过低k电介质材料分隔开。采用保护环包围金属-氧化物-金属电容器以防止潮湿渗透进低k电介质材料。本发明还提供了一种金属-氧化物-金属电容器结构。
Description
技术领域
本发明一般地涉及半导体领域,更具体地来说,涉及金属-氧化物-金属结构。
背景技术
现代电子设备(例如,笔记本电脑)包括各种存储器,以存储信息。每个存储单元会需要至少一个电容器以保留信息。根据惯例,金属-氧化物-金属(MOM)电容器能够为集成电路(例如,存储电路)提供合适的电容。单层MOM电容器可包括第一金属板、第二金属板和沉积在第一金属板和第二金属板之间的绝缘层。单层MOM电容器的电容与金属板的面积和绝缘层的介电常数成比例。
为了提供更大电容同时保持MOM电容器的较小管芯面积,MOM电容器可包括堆放在一起的多个层。多层MOM电容器可包括两个电极。每个电极与多个指状物连接,这些指状物中的每个指状物和连接到另一个电极的与该指状物相对应的指状物形成子电容器。在MOM电容器的一层上,通过各种相邻指状物形成各种子电容器。每层的总电容等于在该层上的子电容器的总和。而且,通过多个通孔插塞(viaplug)将多层MOM电容器的电极与所有层连接在一起。因此,多层MOM电容器的总电容等于多层MOM电容器的所有层的电容的总和。
由于各种电子元件(例如晶体管、二极管、电阻器和电容器等等)的集成密度的改进,半导体工业经历了快速增长。集成密度的改进来自缩小半导体工艺节点(例如将工艺节点朝小部件尺寸缩小,如65纳米、45纳米、32纳米和以下)。具有小部件尺寸的半导体技术使得半导体制造与设计之间有更多的交互。例如,MOM电容器中具有的湿度对小部件尺寸器件的影响将变得更重要。MOM电容器具有的湿度必须降低到最低水平以确保具有小部件尺寸的器件符合被具体制定的性能指标。
发明内容
为了解决现有技术中所存在的缺陷,根据本发明的一方面,提供了一种结构包括:金属-氧化物-金属电容器,所述金属-氧化物-金属电容器包括低k电介质绝缘层;和保护环,所述保护环包围金属-氧化物-金属电容器,其中所述保护环配置成防止潮湿渗透进低k电介质绝缘层。
在该结构中,金属-氧化物-金属电容器包括:第一金属-氧化物-金属层,所述第一金属-氧化物-金属层包括:与第一指状物连接的第一电极;与第二指状物连接的第二电极,其中所述第一指状物和所述第二指状物平行并且通过第一电介质材料分隔开。
该结构进一步包括第二金属-氧化物-金属层,所述第二金属-氧化物-金属层包括:与第三指状物连接的第三电极;与第四指状物连接的第四电极,其中所述第三指状物和第四指状物平行并且通过第二电介质材料分隔开。
在该结构中,所述第一电极通过多个通孔插塞与所述第三电极连接。
在该结构中,所述第二电极通过多个通孔插塞与所述第四电极连接。
在该结构中,所述第一指状物的第一方向正交于所述第三指状物的第三方向;以及所述第二指状物的第二方向正交于所述第四指状物的第四方向。
在该结构中,所述保护环包括:在第一金属-氧化物-金属层中的第一导电元件;以及在第二金属-氧化物-金属层中的第二导电元件,其中所述第一导电元件通过在所述第一金属-氧化物-金属层和所述第二金属-氧化物-金属层之间的电介质层中的多个通孔插塞与第二导电元件连接。
根据本发明的另一方面,提供了一种多层结构,所述多层结构包括:第一金属-氧化物-金属层,所述第一金属-氧化物-金属层包括:与第一电极连接的第一指状物,与第二电极连接的第二指状物,其中所述第一指状物和所述第二指状物平行,第一导电元件,所述第一导电元件包围所述第一指状物、所述第二指状物、所述第一电极和所述第二电极;第二金属-氧化物-金属层,所述第二金属-氧化物-金属层包括:与第三电极连接的第三指状物,与第四电极连接的第四指状物,其中所述第三指状物和所述第四指状物平行,第二导电元件,所述第二导电元件包围所述第三指状物、所述第四指状物、所述第三电极和所述第四电极;以及电介质层,所述电介质层包括:连接在所述第一电极和所述第三电极之间的第一通孔插塞,连接在所述第二电极和所述第四电极之间的第二通孔插塞,以及连接在所述第一导电元件和所述第二导电元件之间的多个通孔插塞。
在该多层结构中,所述第一指状物和所述第二指状物形成第一子电容器;以及所述第三指状物和所述第四指状物形成第二子电容器。
在该多层结构中,所述第一子电容器和所述第二子电容器形成金属-氧化物-金属电容器。
在该多层结构中,所述第一导电元件、第二导电元件和所述多个通孔插塞形成包围所述金属-氧化物-金属电容器的保护环。
在该多层结构中,所述保护环由金属材料形成。
在该多层结构中,所述第一指状物和所述第二指状物被第一低k电介质材料分隔开;所述第三指状物和所述第四指状物被第二低k电介质材料分隔开。
在该多层结构中,所述第一指状物、所述第二指状物、所述第一电极和所述第二电极由第一金属材料形成。
在该多层结构中,所述第三指状物、所述第四指状物、所述第三电极和所述第四电极由第二金属材料形成。
根据本发明的又一方面,提供了一种电容器,所述电容器包括:第一电极,所述第一电极与多个第一导电指状物连接,其中所述第一导电指状物互相平行;第二电极,所述第二电极与多个第二导电指状物连接,其中所述第二导电指状物互相平行;以及第一导电元件,所述第一导电元件包围所述第一导电指状物、所述第二导电指状物、所述第一电极和所述第二电极。
该电容器进一步包括:第三电极,所述第三电极与多个第三导电指状物连接,其中所述第三导电指状物互相平行,以及所述第三导电指状物在邻近的层;第四电极,所述第四电极与多个第四导电指状物连接,其中所述第四导电指状物互相平行,以及所述第四导电指状物在所述邻近的层;以及第二导电元件,所述第二导电元件包围所述第三导电指状物、所述第四导电指状物、所述第三电极和所述第四电极。
在该电容器中,所述第一导电指状物的第一方向正交于所述第三导电指状物的第三方向;和,所述第二导电指状物的第二方向正交于所述第四导电指状物的第四方向。
在该电容器中,所述第一导电元件通过多个通孔插塞与所述第二导电元件连接;所述第一导电元件、所述第二导电元件和所述多个通孔插塞形成保护环。
在该电容器中,所述保护环由金属材料制成。
附图说明
为更完整的理解实施例及其优点,现将结合附图进行的以下描述作为参考,其中:
图1示出了根据一实施例的MOM电容器结构的俯视图;
图2示出了根据一实施例的MOM电容器的第一MOM层的俯视图;
图3示出了根据一实施例的MOM电容器的第二MOM层的俯视图;和
图4示出了根据一实施例的MOM电容器结构的横截面图。
除非另有说明,不同附图中的相应标号和符号通常指相应部件。将附图绘制成清楚地示出实施例的相关方面而不必须成比例绘制。
具体实施方式
下面详细讨论本发明各实施例的制造和使用。然而,应该理解,本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式,而不用于限制本发明的范围。
下面,将描述本发明关于具体环境下的优选实施方式,用于多层金属-氧化物-金属(MOM)电容器结构的保护环。然而,本发明也可应用到各种半导体器件中。
首先,参考图1,示出了根据一实施例的MOM电容器结构的俯视图。MOM电容器结构100可包括MOM电容器102和保护环104。MOM电容器102由堆叠在一起的多个MOM层形成。根据一种实施例,MOM电容器可以有4个MOM层。每个MOM层可包括2个电极和2组指状物以形成单层MOM电容器。单层MOM电容器的详细描述将在下面参考图2和图3进行讨论。而且,如MOM电容器102的立体图所示,各种通孔插塞将相邻MOM层连接在一起。因此,位于两个相邻层的两个相应电极相互连接。根据电容器的特性,MOM电容器102的电等效电路等于以并联连接的多个单层MOM电容器。
保护环104可由多个导电元件和位于MOM电容器结构100的不同层中的通孔插塞形成。保护环104的详细配置在下面参考图4进行举例说明。如图1所示,MOM电容器102的每侧边与保护环104的相应内部边缘之间的距离分别定义为D1,D2,D3和D4。根据一实施例,MOM电容器102和保护环104(例如D1)的最小距离大约为70nm。而且,俯视图显示了保护环104的形状为包括4个直侧边的四边形框架。四个侧边的宽度分别定义为W1,W2,W3和W4。根据一实施例,保护环104的最小宽度(例如W1)大约为70nm。总之,本领域技术人员将意识到最小距离(例如D1)或最小宽度(例如W1)与已使用的技术相关,并且将会在半导体制造技术移向下一工艺节点时减小。
应该注意到,虽然图1显示了保护环104具有四边形框架的形状,但是该图仅是一个实例,不应不当地限制各种实施例的范围。在各种实施例的范围和主旨内,保护环104包括其它形状,例如但不限于椭圆形、正方形或者圆形。进一步应该意识到,虽然图1示出了具有一个单层MOM电容器102的保护环104,然而保护环104能够容纳任意数量的MOM电容器。应该注意到保护环104被用于保护MOM电容器102。选择图1-3所示的MOM电容器只是为了示范的目的,不旨在将本发明的各实施例限定为任何具体类型的MOM电容器。具有包围MOM电容器102的保护环104的一个优点是保护环104能够防止潮湿渗透到MOM电容器102的绝缘层内,以提高MOM电容器102的可靠性。
根据一实施例,MOM电容器102可包括多个MOM层。不同MOM层的布局可具有交替的图案。换句话说,为奇数的MOM层的俯视图与第一MOM层的俯视图相似。类似地,为偶数的MOM层的俯视图与第二MOM层的俯视图相似。为了简单起见,图2和图3中仅示出了第一MOM层和第二MOM层。MOM电容器102的其他层与所述第一MOM层和第二MOM层相似,因此不再赘述。
图2示出了根据一实施例的MOM电容器的第一MOM层的俯视图。第一MOM层包括二个电极,即第一电极206和第二电极216。每个电极包括多个指状物。为了简单起见,选择4个指状物202、204、212和214来举例说明第一MOM层的配置。如图2所示,指状物202和204连接到第一电极206。类似地,指状物212和214连接到第二电极216。如图2所示,两个相邻指状物(例如202和212)平行并通过绝缘材料210分隔开。如此,两个相邻指状物可形成子电容器。而且,电极206和216并联连接所有子电容器。根据一实施例,第一电极206和第二电容216的总电容是两个子电容器的总和。
绝缘材料210填充两个相邻指状物(例如202和212)之间的空隙以及两个电极206和216之间的空隙。根据一实施例,绝缘材料210是极低k(ELK)材料。ELK材料可包括掺氟氧化物、掺碳二氧化硅和类似物。使用保护环104包围电极、指状物以及ELM材料。保护环104帮助防止潮湿渗透到ELM材料。因此,能够改进MOM电容器102的电压击穿(voltagebreakdown,VBD)或者时变击穿(与时间相关的电介质击穿,timedependentdielectricbreakdown,TDDB)。
图3示出了根据一实施例的MOM电容器的第二MOM层的俯视图。图3与图2相似,除了电极的方位被配置成以下方式外:所述第二MOM层中的指状物与所述第一MOM层中的相应指状物不重叠。作为替换的,根据一实施例,第二MOM层中的指状物的方向正交于第一MOM层中的指状物的方向(如图2所示)。应该注意到图3中示出的电极306和316与图2中示出的相应电极(例如206和216)垂直重叠。而且,使用各种通孔插塞(未示出但是在图4中进行了详细描述)将第二MOM层的电极(例如电极306)与第一MOM层的电极(例如电极206)连接。
图4示出了根据一实施例的MOM电容器结构的横截面图。MOM电容器结构的横截面图是沿A-A′线(如图2和图3所示)截取的面。如图4所示,层间电介质层404形成在衬底402上。应该注意到,在衬底402和层间电介质层404之间可具有各种半导体层。半导体层的功能是众所周知的,因此省略以便不妨碍各种实施例的理解。包括绝缘材料210的第一MOM层420形成在层间电介质层404上。第一MOM层420可进一步包括指状物202,212,204和214。指状物202,212,204和214可由金属材料形成,例如铜、铝或类似材料。
如图4所示,绝缘材料210填充到两个由金属材料制成的相邻指状物之间以便形成电容器。例如,指状物202和指状物212可形成子电容器。类似地,指状物204和指状物214可形成另一子电容器。图4进一步显示了导电元件416和另一导电元件426形成在第一MOM层。根据一实施例,导电元件416和426由与指状物相同的材料(如指状物202)形成。
电介质层406形成在绝缘层402上,以及第二MOM层422形成在电介质层406上。根据一实施例,电介质层406由低k电介质材料形成。如图4所示,使用通孔插塞408和410将第一MOM层的电极与第二MOM层的电极连接。更具体地,通孔插塞408将电极216与电极316连接。类似地,通孔插塞410将电极206与电极306连接。而且,图4显示了第二MOM层422中的指状物314正交于第一MOM层420中的指状物(例如,指状物214)。横截面图也示出了第二MOM层422中的导电元件(例如412)通过各种通孔插塞(例如通过插塞414和424)与第一MOM层420中的导电元件(例如416)连接。因此,导电元件(例如412和416)形成保护环以包围MOM电容器。
应该注意到,虽然图4示出了形成在层间电介质层404上的保护环,然而这种配置仅是一个实例,不应不当地限制各种权利要求的范围。本领域技术人员会意识到各种变化、更改和修改。例如,保护环可与半导体器件的ELK层(未示出)结合。更具体地,保护环可形成在M1层上(未示出)并且向上延伸到MOM电容器的顶部金属。可选地,保护环可形成在接触插塞层(未示出)上并且向上延伸到MOM电容器的顶部金属。
尽管已经详细地描述了本发明及其优势,但应该理解,可以在不背离所附权利要求限定的本发明主旨和范围的情况下,做各种不同的改变、替换和更改。
而且,本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解,通过本发明,现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造,材料组分、装置、方法或步骤根据本发明可以被使用。因此,所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。
Claims (17)
1.一种金属-氧化物-金属电容器结构包括:
金属-氧化物-金属电容器,所述金属-氧化物-金属电容器包括低k电介质绝缘层;和
保护环,所述保护环包围金属-氧化物-金属电容器,其中所述保护环配置成防止潮湿渗透进低k电介质绝缘层;
所述保护环包括:
在第一金属-氧化物-金属层中的第一导电元件;以及
在第二金属-氧化物-金属层中的第二导电元件,其中所述第一导电元件通过在所述第一金属-氧化物-金属层和所述第二金属-氧化物-金属层之间的电介质层中的多个通孔插塞与第二导电元件连接。
2.根据权利要求1所述的金属-氧化物-金属电容器结构,其中金属-氧化物-金属电容器包括:
第一金属-氧化物-金属层,所述第一金属-氧化物-金属层包括:
与第一指状物连接的第一电极;
与第二指状物连接的第二电极,其中所述第一指状物和所述第二指状物平行并且通过第一电介质材料分隔开。
3.根据权利要求2所述的金属-氧化物-金属电容器结构,所述金属-氧化物-金属电容器结构进一步包括第二金属-氧化物-金属层,所述第二金属-氧化物-金属层包括:
与第三指状物连接的第三电极;
与第四指状物连接的第四电极,其中所述第三指状物和第四指状物平行并且通过第二电介质材料分隔开。
4.根据权利要求3所述的金属-氧化物-金属电容器结构,其中所述第一电极通过多个通孔插塞与所述第三电极连接。
5.根据权利要求3所述的金属-氧化物-金属电容器结构,其中所述第二电极通过多个通孔插塞与所述第四电极连接。
6.根据权利要求3所述的金属-氧化物-金属电容器结构,其中:
所述第一指状物的第一方向正交于所述第三指状物的第三方向;以及
所述第二指状物的第二方向正交于所述第四指状物的第四方向。
7.一种多层金属-氧化物-金属电容器结构,所述多层金属-氧化物-金属电容器结构包括:
第一金属-氧化物-金属层,所述第一金属-氧化物-金属层包括:
与第一电极连接的第一指状物,
与第二电极连接的第二指状物,其中所述第一指状物和所述第二指状物平行,
第一导电元件,所述第一导电元件包围所述第一指状物、所述第二指状物、所述第一电极和所述第二电极;
第二金属-氧化物-金属层,所述第二金属-氧化物-金属层包括:
与第三电极连接的第三指状物,
与第四电极连接的第四指状物,其中所述第三指状物和所述第四指状物平行,
第二导电元件,所述第二导电元件包围所述第三指状物、所述第四指状物、所述第三电极和所述第四电极;以及
电介质层,所述电介质层包括:
连接在所述第一电极和所述第三电极之间的第一通孔插塞,
连接在所述第二电极和所述第四电极之间的第二通孔插塞,以及
连接在所述第一导电元件和所述第二导电元件之间的多个通孔插塞。
8.根据权利要求7所述的多层金属-氧化物-金属电容器结构,其中:
所述第一指状物和所述第二指状物形成第一子电容器;以及
所述第三指状物和所述第四指状物形成第二子电容器。
9.根据权利要求8所述的多层金属-氧化物-金属电容器结构,其中所述第一子电容器和所述第二子电容器形成金属-氧化物-金属电容器。
10.根据权利要求9所述的多层金属-氧化物-金属电容器结构,其中所述第一导电元件、第二导电元件和所述多个通孔插塞形成包围所述金属-氧化物-金属电容器的保护环。
11.根据权利要求10所述的多层金属-氧化物-金属电容器结构,其中所述保护环由金属材料形成。
12.根据权利要求7所述的多层金属-氧化物-金属电容器结构,其中:
所述第一指状物和所述第二指状物被第一低k电介质材料分隔开;
所述第三指状物和所述第四指状物被第二低k电介质材料分隔开。
13.根据权利要求7所述的多层金属-氧化物-金属电容器结构,其中所述第一指状物、所述第二指状物、所述第一电极和所述第二电极由第一金属材料形成。
14.根据权利要求7所述的多层金属-氧化物-金属电容器结构,其中所述第三指状物、所述第四指状物、所述第三电极和所述第四电极由第二金属材料形成。
15.一种电容器,所述电容器包括:
第一电极,所述第一电极与多个第一导电指状物连接,其中所述第一导电指状物互相平行;
第二电极,所述第二电极与多个第二导电指状物连接,其中所述第二导电指状物互相平行;以及
第一导电元件,所述第一导电元件包围所述第一导电指状物、所述第二导电指状物、所述第一电极和所述第二电极;
第三电极,所述第三电极与多个第三导电指状物连接,其中所述第三导电指状物互相平行,以及所述第三导电指状物在邻近的层;
第四电极,所述第四电极与多个第四导电指状物连接,其中所述第四导电指状物互相平行,以及所述第四导电指状物在所述邻近的层;以及
第二导电元件,所述第二导电元件包围所述第三导电指状物、所述第四导电指状物、所述第三电极和所述第四电极;
所述第一导电元件通过多个通孔插塞与所述第二导电元件连接;
所述第一导电元件、所述第二导电元件和所述多个通孔插塞形成保护环。
16.根据权利要求15所述的电容器,其中:
所述第一导电指状物的第一方向正交于所述第三导电指状物的第三方向;和,
所述第二导电指状物的第二方向正交于所述第四导电指状物的第四方向。
17.根据权利要求15所述的电容器,其中所述保护环由金属材料制成。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/274,122 US8558350B2 (en) | 2011-10-14 | 2011-10-14 | Metal-oxide-metal capacitor structure |
US13/274,122 | 2011-10-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103050549A CN103050549A (zh) | 2013-04-17 |
CN103050549B true CN103050549B (zh) | 2015-11-25 |
Family
ID=48063133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210196065.9A Active CN103050549B (zh) | 2011-10-14 | 2012-06-13 | 金属-氧化物-金属电容器结构 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8558350B2 (zh) |
CN (1) | CN103050549B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8759947B2 (en) * | 2012-03-27 | 2014-06-24 | Globalfoundries Singapore Pte. Ltd. | Back-side MOM/MIM devices |
US9270247B2 (en) * | 2013-11-27 | 2016-02-23 | Xilinx, Inc. | High quality factor inductive and capacitive circuit structure |
WO2015191641A1 (en) | 2014-06-10 | 2015-12-17 | Smart Hybrid Systems Incorporated | High energy density capacitor with micrometer structures and nanometer components |
US9831924B2 (en) * | 2015-03-30 | 2017-11-28 | Renesas Electronics Corporation | Non-contact communication apparatus and system using the same |
US10312026B2 (en) | 2015-06-09 | 2019-06-04 | Smart Hybird Systems Incorporated | High energy density capacitor with high aspect micrometer structures and a giant colossal dielectric material |
CN107785363B (zh) * | 2016-08-30 | 2020-11-10 | 无锡华润上华科技有限公司 | 一种mom电容版图及其结构单元、建模方法 |
CN108346676B (zh) * | 2017-01-24 | 2021-11-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件 |
CN107633128A (zh) * | 2017-09-15 | 2018-01-26 | 北京华大九天软件有限公司 | Mom电容、mom电容阵列及mom电容阵列的布局和走线方法 |
US11335768B2 (en) * | 2018-04-16 | 2022-05-17 | Semtech Corporation | Integrated high voltage capacitor |
US20190378793A1 (en) * | 2018-06-07 | 2019-12-12 | Qualcomm Incorporated | Integration of guard ring with passive components |
US10651268B2 (en) | 2018-06-15 | 2020-05-12 | Qualcomm Incorporated | Metal-oxide-metal capacitor with improved alignment and reduced capacitance variance |
US10692967B1 (en) * | 2018-12-04 | 2020-06-23 | Analog Devices, Inc. | High density self-routing metal-oxide-metal capacitor |
CN112582538B (zh) * | 2019-09-30 | 2024-06-21 | 瑞昱半导体股份有限公司 | 电容器结构 |
CN113809233B (zh) * | 2020-06-16 | 2023-10-20 | 长鑫存储技术有限公司 | 电容器结构及其制备方法 |
CN111900251B (zh) * | 2020-08-26 | 2024-02-27 | 上海华虹宏力半导体制造有限公司 | Mom电容器及半导体元件 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
US6819542B2 (en) * | 2003-03-04 | 2004-11-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interdigitated capacitor structure for an integrated circuit |
CN101409283A (zh) * | 2007-10-08 | 2009-04-15 | 台湾积体电路制造股份有限公司 | 半导体结构 |
CN101752363A (zh) * | 2008-12-09 | 2010-06-23 | 美格纳半导体有限会社 | 电容器结构 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10326496A (ja) * | 1997-05-26 | 1998-12-08 | Hitachi Ltd | 半導体記憶装置 |
US6100155A (en) * | 1998-09-10 | 2000-08-08 | Chartered Semiconductor Manufacturing, Ltd. | Metal-oxide-metal capacitor for analog devices |
JP4502173B2 (ja) * | 2003-02-03 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US6949806B2 (en) * | 2003-10-16 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection structure for deep sub-micron gate oxide |
JP4222979B2 (ja) * | 2004-07-28 | 2009-02-12 | Necエレクトロニクス株式会社 | 半導体装置 |
JP4636839B2 (ja) * | 2004-09-24 | 2011-02-23 | パナソニック株式会社 | 電子デバイス |
KR100885922B1 (ko) * | 2007-06-13 | 2009-02-26 | 삼성전자주식회사 | 반도체 소자 및 그 반도체 소자 형성방법 |
JP2009117710A (ja) * | 2007-11-08 | 2009-05-28 | Nec Electronics Corp | 半導体チップ、及び半導体装置 |
JP2009266923A (ja) * | 2008-04-23 | 2009-11-12 | Seiko Epson Corp | 半導体装置およびその製造方法 |
KR101470530B1 (ko) * | 2008-10-24 | 2014-12-08 | 삼성전자주식회사 | 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자 |
US7994609B2 (en) * | 2008-11-21 | 2011-08-09 | Xilinx, Inc. | Shielding for integrated capacitors |
JP5452064B2 (ja) * | 2009-04-16 | 2014-03-26 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US8362591B2 (en) * | 2010-06-08 | 2013-01-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuits and methods of forming the same |
US8971014B2 (en) * | 2010-10-18 | 2015-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection structure for metal-oxide-metal capacitor |
-
2011
- 2011-10-14 US US13/274,122 patent/US8558350B2/en active Active
-
2012
- 2012-06-13 CN CN201210196065.9A patent/CN103050549B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
US6819542B2 (en) * | 2003-03-04 | 2004-11-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interdigitated capacitor structure for an integrated circuit |
CN101409283A (zh) * | 2007-10-08 | 2009-04-15 | 台湾积体电路制造股份有限公司 | 半导体结构 |
CN101752363A (zh) * | 2008-12-09 | 2010-06-23 | 美格纳半导体有限会社 | 电容器结构 |
Also Published As
Publication number | Publication date |
---|---|
CN103050549A (zh) | 2013-04-17 |
US20130093047A1 (en) | 2013-04-18 |
US8558350B2 (en) | 2013-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103050549B (zh) | 金属-氧化物-金属电容器结构 | |
US7274085B1 (en) | Capacitor structure | |
US6737698B1 (en) | Shielded capacitor structure | |
US20060237819A1 (en) | Semiconductor device | |
KR101268641B1 (ko) | 교번 층의 세그먼트를 구비하는 집적 커패시터 | |
US10910320B2 (en) | Shielded MOM capacitor | |
CN108807669B (zh) | 电容器和具有该电容器的板 | |
KR20150029225A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 내장형 기판 | |
EP2351078B1 (en) | Shielding for integrated capacitors | |
US20070241425A1 (en) | Three-dimensional capacitor structure | |
CN111029327A (zh) | 一种半导体结构和制作方法 | |
US10381337B2 (en) | Capacitor | |
US20110039409A1 (en) | Method of designing semiconductor device and method of manufacturing the same | |
US10984951B2 (en) | Multilayer capacitor having dummy electrodes on corners of dielectric layers | |
US9064841B2 (en) | Metal-oxide-metal capacitor apparatus with a via-hole region | |
CN111146181B (zh) | 一种半导体结构和制作方法 | |
CN105304615A (zh) | 半导体结构 | |
CN101419969A (zh) | 金属-氧化物-金属电容结构 | |
KR101037009B1 (ko) | 커패시터 구조 | |
CN113725214A (zh) | 半导体装置的电容器及用于其的分布式模型电路 | |
KR102121745B1 (ko) | 커패시터 | |
KR102183422B1 (ko) | 적층 세라믹 커패시터 | |
CN219322901U (zh) | 一种半导体器件及半导体芯片 | |
CN111009514B (zh) | 用于半导体装置的电容元件单元及其半导体装置 | |
KR100775107B1 (ko) | 커패시터 구조물 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |