DE3044984A1 - Integrierte transistorschaltung, insbesondere fuer codierung - Google Patents

Integrierte transistorschaltung, insbesondere fuer codierung

Info

Publication number
DE3044984A1
DE3044984A1 DE19803044984 DE3044984A DE3044984A1 DE 3044984 A1 DE3044984 A1 DE 3044984A1 DE 19803044984 DE19803044984 DE 19803044984 DE 3044984 A DE3044984 A DE 3044984A DE 3044984 A1 DE3044984 A1 DE 3044984A1
Authority
DE
Germany
Prior art keywords
circuit
transistors
transistor
input
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803044984
Other languages
English (en)
Inventor
Jean-Claude Basset
Alain Meinguss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Dassault Electronique SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR7929589A external-priority patent/FR2471086A1/fr
Priority claimed from FR7929588A external-priority patent/FR2471083A1/fr
Application filed by Dassault Electronique SA filed Critical Dassault Electronique SA
Publication of DE3044984A1 publication Critical patent/DE3044984A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/36—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using electronic wallets or electronic money safes
    • G06Q20/367—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using electronic wallets or electronic money safes involving electronic purses or money safes
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C11/00—Arrangements, systems or apparatus for checking, e.g. the occurrence of a condition, not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
    • H03K19/09443—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • General Engineering & Computer Science (AREA)
  • Finance (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)

Description

patenta:*wält& * >
SCHAIhViBURG, SCHÜLZ-DÖRLAM tV TIIORNKS
EUROPEAN PATENT ATTORNEYS
ELECTRONIQUE MARCEL DASSAULT 80, avenue Marceau 75008 Paris / Frankreich
KARL-HEINZ SCHAUMBURQ, Dlpl.-Ing.
WOLFGANQ SCHUL2-DÖRLAM Ingonleur dlplömö E.N.S.I. Grenoble
DR. DIETER THOENES, Dlpl.-Phya.
E 7027 DE - THrt
Integrierte Transistorschaltung,insbesondere zur Codierung
P. O. BOX 801560 · D-8000 MÜNCHEN 80 · MAUERKiRCHERSTRASSE 31
TELEFON (089) 987397 und 987898 · TELEX 5 22019 ESPAT D
Die Erfindung betrifft eine integrierte Schaltungsanordnung mit Transistorelementen, insbesondere für Codierungszwecke.
Eine integrierte MOS-Transistorschaltung besteht aus einem Abschnitt einer Siliciumscheibe, auf der man durch eine Folge von chemischen und/oder physikochemischen und/oder rein physikalischen Bearbeitungsvorgängen unter Zuhilfenahme von Masken,MOS-Transistoren sowie elektrische Verbindungen zwischen diesen Transistoren erzeugt hat und auf diese Weise eine Schaltung herstellt, die vorher auf einer oder mehreren Zeichnungen festgelegt wurde.
Der Aufbau der integrierten Schaltung und ihre Funktion können anschließend allein durch eine Betrachtung der Schaltung unter dem Mikroskop analysiert und rekonstruiert werden.
Diese Möglichkeit der Rekonstruktion einer integrierten Schaltung hat Nachteile, wenn die genannte Schaltung dazu bestimmt ist, eine Information zu codieren, die man vertraulich behandeln möchte. Dies ist beispielsweise der Fall bei Schaltungen, die Teil einer elektronische Schaltungen umfassenden Karte sind, die dazu bestimmt ist, Transaktionen im Bankwesen oder Handel zu erleichtern. Dies gilt ferner für jede Schaltung, die eine beliebige Information erhält, die man geheimhalten möchte.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltungsanordnung mit Transistorelementen in MOS-Technik anzugeben, welche die vorstehend genannten Nachteile nicht aufweist.
Die Erfindung beruht auf der Erkenntnis, daß die Umformungen des Siliciums im atomaren Bereich, die dazu führen, daß bestimmte Abschnitte des Siliciums als Bestandteile der Transistoren die Rolle der Drainelektrode, der Sourceelektrode
3044884
oder der Gateelektrode übernehmen, selbst durch Betrachtung unter dem Elektronenmikroskop nicht feststellbar sind.
Die erfindungsgemäße Transistorschaltung ist daher dadurch gekennzeichnet, daß unter der Vielzahl ihrer Transistoren eine bestimmte Anzahl dieser Transistoren effektiv die Funktion von Transistoren übernimmt, während andere Transistoren eine passive Funktion als Unterbrecher oder Kurzschließer haben, so daß ausgehend von einem selben Schema mit einer Vielzahl von Transistoren es möglich ist, verschiedene Schaltungstypen herzustellen je nachdem, wie die Funktionen der Transistoren als aktive Transistoren, Unterbrecher-Transistoren oder Kurzschließer-Transistoren verteilt sind.
Bei der erfindungsgemäßen Schaltung ist es nicht möglich, aus der Betrachtung der die Transistoren untereinander verbindenden Leiterbahnen das tatsächliche wirksame Schaltschema zu rekonstruieren, da bestimmte Leiterbahnen Transistoren, die als Unterbrecher oder Kurzschließer wirken, miteinander verbinden, so daß die Schaltungsanordnung und die durch sie realisierte logische Funktion oder die realisierten logischen Funktionen tatsächlich als verschlüsselt und für den Betrachter nicht wahrnehmbar angesehen werden können.
Die Erfindung läßt sich insbesondere bei der Herstellung eines Aufnahmeregisters zur Einführung eines Codierungs-Polynoms verwenden. Während bisher das Studium der Ausgangsschaltungen der Registerplätze die Rekonstruktion des Polynoms ermöglicht hat, umfaßt das erfindungsgemäße Codierregister eine Ausgangsschaltung für jeden Registerplatz und, im Falle eines Reihenregisters, Transistoren in jeder Ausgangsschaltung. Es ist die von der äußerlich nicht wahrnehmbaren Dotierung abhängende Beschaffenheit der MOS-Transistoren, welche die Codierung bewirkt.
Der Herstellungsvorgang einer erfindungsgemäßen Schaltungsanordnung ist im gesamten gesehen analog zu dem, der für die Herstellung einer integrierten Schaltung mit beispielsweise MOS-Transistoren verwendet wird.
Erfindungsgemäß sind jedoch für den Herstellungsvorgang Mittel vorgesehen, welche eine Dosierung der Dotierung ermöglichen, sei es damit an bestimmten Stellen der Siliciumscheibe keine Dotierung erfolgt und somit kein Transistor gebildet wird, oder sei es daß die Dotierung ungenügend ist, um einen operationsfähigen Transistor zur erhalten.
Diese Auswahl kann mit Hilfe von Masken erfolgen. Sie kann jedoch auch dadurch erfolgen, daß man das Ausmaß der Einwirkung der für die Dosierung verwendeten Mittel einstellt, sei es durch Einstellung der Einwirkungszeit, sei es durch Wahl der elektrischen Spannung, von der die Einwirkungstiefe abhängt, sei es durch die Dimensionen und/oder die Anordnung der Öffnungen einer Maske, und dgl.
Die Auswahl kann auch durch die Wahl der Mittel erfolgen, die zur Dotierung herangezogen werden: Chemische Diffusion, lonenbeschuß, etc.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus den Unteransprüchen und der folgenden Beschreibung, welche in Verbindung mit den beigefügten Zeichnungen die Erfindung anhand von Ausführungsbeispielen erläutert. Es zeigen:
Fig. 1 ein Schema eines Registers herkömmlicher Bauart,
Fig. 2 ein Schema eines erfindungsgemäßen Registers,
Fig. 3 ein Symbol für die Darstellung eines passiven Transistors in der Funktion eines Kurzschließers oder geschlossenen Kreises,
Fig. 4 ein Symbol für die Darstellung eines passiven Transistors in der Funktion eines permanenten Unterbrechers oder offenen Kreises,
Fig. 5 ein Symbol für die Darstellung eines aktiven Transistors mit zwei Zuständen,
Fig. 6 die Struktur einer logischen Schaltung, die für die Realisierung der Erfindung verwendbar ist,
Fig. 7 bis 15 Schaltschemata, die ausgehend von der Schaltung der Fig. 6 realisierbar sind, und
Fig. 16 eine weitere Ausführungsform der Erfindung.
Fig. 1 zeigt ein Schieberegister R mit zehn Registerplätzen oder Zellen, die mit 0 bis 9 bezeichnet sind. Es dient zum Einführen eines Codierungspolynoms in eine Information, die an seinem Eingang e eingespeist wird. Der herkömmliche Aufbau eines solchen Schieberegisters gemäß Fig. 1 entspricht einer Codierung durch das nachfolgend dargestellte Polynom, das als Beispiel gewählt wurde:
X0 + X5 + X7 + X9
Zu diesem Zweck ist der Registerplatz 9 über einen Leiter Cq mit einem EXKLUSIV-ODER-Glied P7 « verbunden, dessen anderer Eingang über einen Leiter C7 mit dem Registerplatz 7 verbunden ist. Der Ausgang des ODER-Gliedes 7.9 ist an einen
ersten Eingang eines zweiten Gliedes P5 _ g angeschlossen, dessen anderer Eingang über einen Leiter Cj. mit dem Registerplatz 5 verbunden ist. Der Ausgang des Gliedes P1- _ Q ist mit einem ersten Eingang eines Gliedes Pn ^ 7 Q verbunden, dessen anderer Eingang über einen Leiter Cn mit dem Registerplatz 0 verbunden ist. Die codierte Information kann am Ausgang s der Anordnung abgenommen werden. Jedes der Glieder P besteht aus MOS-Transistoren.
Die Betrachtung des von dem gestrichelten Rechteck umgebenen Teiles der Anordnung unter dem Elektronenmikroskop ermöglicht die Bestimmung des Codierungspolynoms.
Die erfindungsgemäße Anordnung gewährleistet dieselbe polynomiale Codierung, wobei die Codierung von außen her jedoch nicht entzifferbar ist. Diese Anordnung ist schematisch in Fig. 2 dargestellt. Sie umfaßt ein gleiches Register R mit zehn Plätzen 0, 1, etc. 9. Am Eingang e des Registers R liegt die Eingangsinformation an, die zu codieren ist. Von jedem der Registerplätze geht ein Leiter Cg, Cg ... C- aus. Der Leiter Cq verbindet den Registerplatz 9 elektrisch mit dem Eingang 11 einer Transistorschaltung 12, die einen weiteren Eingang 13 aufweist. Die Schaltung 12 weist Transistoren auf, die so ausgebildet sind, daß sie die Funktion von Kurzschließern haben, welche einen der Eingänge 11 und 13 mit dem Ausgang 14 kurzschließen. Ein passiver Transistor, der die Rolle eines Kurzschließers spielen kann, ist durch das Symbol in Fig. 3 dargestellt.
Im Weg des Leiters CR befindet sich ein passiver Transistor 15, der permanent blockiert ist in der Weise, daß er die Funktion eines Unterbrechers oder Öffners hat, wie dies durch das Symbol in Fig. 4 schematisch dargestellt ist.
I .-.· :.."-..; 30Α498Α
In den von dom Rocji.storplatz 7 ausgehenden Leiter C7 ist ein als Kurzschließer 16 ausgebildeter Transistor des in der Fig. 3 dargestellten Typs eingeschaltet. Das EXCLUSIV-ODER-Glied 17 ist durch einen seiner Eingänge 18 mit dem Transistor 16 und über seinen anderen Eingang 19 mit dem Ausgang 14 der Schaltung 12 verbunden. Die das ODER-Glied 17 bildenden Transistoren sind aktive Transistoren herkömmlicher Art mit einem Sperrzustand und einem Durchlaßzustand. Sie werden durch das in der Fig. 5 dargestellte Symbol dargestellt.
Am Ausgang 21 des ODER-Gliedes 17 findet man einen Ausdruck, der aus zwei Elementen des Polynoms besteht, d.h.:
Der Ausgang 21 ist mit dem ersten Eingang 22 einer als Kurzschließer wirkenden Transistorschaltung 23 verbunden, deren anderer Eingang 24 mit dem Registerplatz 6 über einen Transistor 25 der in der Fig. 4 dargestellten Art verbunden, der also die Aufgabe eines Unterbrechers hat.
In den Leiter C1- ist eine als Kurzschließer wirkende Transistorschaltung 26 eingeschaltet, während das EXKLUSIV-ODER-Glied 27 Transistoren der herkömmlichen Bauart enthält. In den Leiter C. ist ein als Unterbrecher wirkender Transistor eingeschaltet. Das gleiche gilt für die Leiter C^, C0 und C1. In den Leiter Cn ist dagegen ein Kurzschließer-Transistor nach Art der Fig. 3 eingeschaltet.
Die am Ausgang s abgreifbare Information ist durch das Polynom
X0+X5+X7+
codiert.
30A4984
Die in der Fig. λ dargestellte Anordnung gewährleistet somit dieselbe Codierung wie die in der Fig. 1 dargestellte Anordnung. Während jedoch die Anordnung der Schaltungen in der Ausführungsform gemäß Fig. 1 die Codierung der Information zwischen dem Eingang e und dem Ausgang s erkennen läßt, gibt die Anordnung oder Topologie der Schaltungen bei der Ausführungsform gemäß Fig. 2 keinerlei Information über das Codxerungspolynom. Die Anordnung bleibt dabei die gleiche, wie auch immer das für die Codierung eingeführte Polynom aussieht.
Anhand der Fig. 6 bis 15 wird eine integrierte Schaltung beschrieben, die zur Realisierung verschiedener logischer Funktionen verwendbar ist und die beispielsweise zur Durchführung der Erfindung herangezogen werden kann.
Eine derartige Schaltung umfaßt gemäß Fig. 6 einen ersten Umschalter I„, der von einem Transistor T_ gebildet ist, dessen Sourceelektrode S„ an Masse angeschlossen ist und dessen mit der Drainelektrode D verbundene Leitung 111 ein Widerstandselement 112 enthält. Die Gateelektrode G„, an welche ein erster Eingang E1 der Schaltung angeschlossen ist, ist über einen Leiter 113 mit einem Leiter 114 verbunden, dessen eines Ende 115 an die Gateelektrode G1 eines Transistors T1 angeschlossen ist, dessen Drainelektrode D1 über einen Leiter 116 an die Drainelektrode D„ eines Transistors T~ angeschlossen ist. Die Sourceelektrode S1 des Transistors T. ist an die Sourceelektrode S2 des Transistors T„ über einen Leiter 117 angeschlossen. Die Transistoren T1 und T2 bilden ein erstes Paar P1 von Transistoren.
Die Vorrichtung umfaßt ein zweites Paar P„ von Transistoren T^ und T., deren Einzelelemente über Leiter 118 und 119 in
der gleichen Weise wie die Einzelelemente der Transistoren T1 und T„ des ersten Transistorpaares P. untereinander verbunden sind. Der Leiter 118 ist mit dem Leiter 117 über einen Leiter 122 verbunden. Die Gateelektrode G_ des Transistors T^ ist über eine Leitung 101 mit der Drainelektrode D_ des Transistors T» verbunden.
Die Gateelektrode G2 des Transistors T„ ist über eine Schaltung 123 mit der Gateelektrode G, eines Transistors T verbunden, der Teil eines dritten Transistorpaares P3 ist, dessen anderer Transistor Tr mit dem Transistor Tfi in der gleichei Weise verbunden ist, wie dies der Fall bei den Transistoren der anderen Paare P. bzw. P~ der Fall ist. Die Verbindung erfolgt über Leiter 124 und 125. Die Gateelektrode G1- des Transistors Tn. ist an den Leiter 114 angeschlossen.
Ein viertes Transistorpaar P., bestehend aus den Transistoren T_ und T„, ist mit dem Transistorpaar P_ in derselben Weise verbunden, wie das Transistorpaar P„ mit dem Transistorpaar P1. Die Verbindung erfolgt über einen Leiter 126, welcher den die Sourceelektrode S1- des Transistors T,- mit der Sourceelektrode S, des Transistors T, verbindenden Leiter 125 mit einem 6 6
Leiter 128 verbindet, der seinerseits die Sourceelektrode S_ des Transistors T_ mit der Sourceelektrode SQ des Transistors T0 verbindet. Ein Leiter 129 verbindet die Drainelektrode
des Transistors T_ mit der Drainelektrode des Transistors TQ und ist über einen Leiter 131 an Masse angeschlossen. Die Gateelektrode G7 des Transistors T_ ist über einen Leiter 102 mit der Gateelektrode G., des Transistors T- verbunden.
Die Gateelektrode G. des Transistors T. ist über einen Leiter 134 an die Gateelektrode G„ des Transistors TR angeschlossen. Der Leiter 134 ist seinerseits über einen Leiter 135 an einen
3 0U9 84
zweiten Umschalter I2 angeschlossen, der von einem Transistor Tn gebildet ist. Dessen Gateelektrode Gn, der mit einem zweiten Eingang E~ der Schaltung in Verbindung steht, ist mit dem Leiter 135 verbunden. Die Sourceelektrode Sn ist an Masse angeschlossen. Die mit der Drainelektrode Dn verbundene Leitung 136 umfaßt ein Widerstandselement 137. Die Drainelektrode Dn des Transistors Tn ist über einen Leiter 103 mit der Gateelektrode Gc des Transistors ΎΓ verbunden. Der Leiter 116 verbindet die Drainelektroden D1 und D„ der Transistoren T1 bzw. T„ und steht über einen Leiter 132 mit dem Leiter 124 in Verbindung, welcher die Drainelektroden Dc und D, der Transistoren Tc bzw. T. miteinander verbindet. Der Ausgang S der Schaltung befindet sich an einem Ende eines Leiters 133, dessen anderes Ende mit dem Leiter 132 verbunden ist. Eine Schaltung 141 mit einem Widerstandselement 142 ist mit den Leitern 132 und 133 verbunden. Die Polarisationsspannung der Schaltung mit dem logischen Pegel +1 liegt an den Leitern 111, 136 und 141 an.
Man stellt somit fest, daß ein an den Eingang E1 angelegtes logisches Signal, beispielsweise A, ebenfalls an den Gateelektroden G1 und G1- und invertiert an den Gateelektroden G und G_ anliegt.
Ein an den Eingang E„ angelegtes logisches Signal, beispielsweise B, liegt ferner an den Gateelektroden G- und G8 und invertiert an den Gateelektroden G0 und G, an.
Eine derartige logische Schaltung kann dazu verwendet werden, eine Vielzahl von logischen Funktionen zu realisieren, ohne daß diese Funktionen bei der Analyse des Schaltungsaufbaus in Erscheinung treten. Bei der Ausführungsform gemäß Fig. 4 sind lediglich die Transistoren T1 und T. als in
üblicher Weise aktive- Transistoren ausgebildet. Die anderen Transistoren spielen nur die Rolle von Öffnern oder Kurzschließern in beliebiger Anordnung mit der Bedingung, daß sie zwischen dem Ausgang S und der Masse keine leitende Verbindung herstellen. Somit sind die Transistoren T und T3 offen, während die Transistoren der Paare P-. und P4 derart ausgebildet sind, daß der zwischen dem Leiter 131 und dem Leiter 132 angeordnete Schaltungsteil offen ist, wie immer A und B aussehen mögen.
Bei dieser Aus führung s form liefert die logische Schaltung t_ ■ Funktion NICHT-UND oder NAND. Tatsächlich ist der Pegel des Ausgangs S nur dann 0, wenn gilt A = 1 und B = 1 und die Schaltung die logische Operation ausführt:
S = A.B = A + B
Bei der in der Fig. 8 dargestellten Ausführungsform befinden sich nur die Transistoren T2 und T_ in dem ersten Zustand, operativen Zustand oder aktiven Zustand. Die anderen Transistoren dagegen befinden sich in einem Zustand, in dem sie entweder als öffner oder als Kurzschließer in der Weise wirken, daß die Schaltung die logische Funktion ODER darstellt. Die Signale A und B liegen an den Gateelektroden G- und G„ an. Am Ausgang S erscheint ein logisches Signal:
S = A + B
Bei der in der Fig. 9 dargestellten Ausführungsform unter Verwendung der Transistoren T1 und TR ergibt die logische Schaltung die Funktion NICHT ODER. Die Transistorpaare P„ und P_ sind so gewählt, daß sie einen Kurzschluß darstellen. Die Transistoren T„ und T_ sind offen, unabhängig davon, welchen Wert die Signale A und B haben.
30AA984
Bei der in der Fig. 10 dargestellten Ausführungsform unter Verwendung der Transistoren T3 und T, wird die Funktion UND dargestellt.
Die Ausführungsform gemäß Fig. 11 mit dem Transistor T.
realisiert die Funktion NEGATION oder INVERSION (ausgedrückt durch einen Querstrich über den Symbolen). Das Transistorpaar P~ bildet dabei einen Kurzschließer, während die Transistorpaare P, und P. einen Unterbrecher darstellen ebenso wie der Transistor T~.
Bei der in der Fig. 12 dargestellten Ausführungsform mit
dem Transistor T_ wird die Funktion S=A dargestellt, wie immer auch B aussehen mag.
Mit der erfindungsgemäßen logischen Schaltung lassen sich
auch komplexe Funktionen darstellen.
Bei der Ausführungsform gemäß Fig. 13 unter Verwendung der Transistoren T0, T_, T1- und T0 wird die Funktion eines exklusiven ODER dargestellt, die beispielsweise in den Schaltungen 17 und 27 gemäß Fig. 2 verwendet wird.
Bei der Ausführungsform gemäß Fig. 14 unter Verwendung der Transistoren T1, T„, T_ und TD wird die Funktion NULL darge-
IZ/ O
stellt.
Bei der Ausführungsform gemäß Fig. 15 unter Verwendung der Transistoren T1, T_, T,- und T0 wird die Funktion WÄHR darge-
I J O ο
stellt, wobei die Transistoren T„, T., T5 und T7 als Unterbrecher wirken.
In der Fig. 16 ist ein Register R mit einer Mehrzahl von
Registerplätzen 151., 151„, 151O' etc. dargestellt. Eine
erste logische Schaltung C1 der in der Fig. 6 dargestellten Art weist einen Eingang 152. auf, der mit dem Ausgang 153. des ersten Registerplatzes 151. verbunden ist. Ein zweiter Eingang 154. ist mit dem Ausgang 153„ des Spexcherplatzes 151 ~ verbunden. Der Ausgang 155. der logischen Schaltung C. ist mit dem ersten Eingang 152„ einer zweiten logischen Schaltung C„ verbunden, deren Aufbau analog dem der Schaltung C. ist und deren zweiter Eingang 154_ mit dem Ausgang 153, dos dritten Registerplatzes 151., verbunden ist, etc.
Eine derartige Anordnung ist geeignet, eine Information, ά. am Eingang e des Registers R einläuft, gemäß einem vertraulichen Schlüssel einer polynomialen Codierung zu unterziehen, indem man beispielsweise die auf die Ausgangsbits des Registers R und der vorhergehenden logischen Schaltungen einwirkenden Punktionen der Schaltungen C., C~ etc. differenziert. Diese Unterschiede in den Funktionen können nicht aus der Konfiguration der Elemente der integrierten Schaltung abgelesen werden. Es ist somit unmöglich, die Codierung selbst unter Zuhilfenahme eines Elektronenmikroskopes durch Betrachtung der logischen Schaltungen und der ihnen zugeordneten Leiter zu ermitteln.
Bei der Herstellung eines Chips mit einer integrierten Schaltung in MOS-Technik erfolgt die Auswahl zwischen den Transistoren, die in der herkömmlichen Weise als Transistoren fungieren sollen und zwischen jenen Transistoren, die die Rolle von Kurzschließern oder von Unterbrechern übernehmen sollen, mit Hilfe von zusätzlichen Masken während einer Phase der Dotierung. Dadurch erfolgt eine Beeinflussung der Wirkung des Dotierungsmittels, ob es sich nun um eine chemisches oder ein physikalisches Mittel handelt.
Die die Verbindungsleitungen bildende Metallschicht ist ebenso wie die Anordnung der Transistoren dieselbe unabhängig von der Art des darzustellenden Polynoms. Es ist somit unmöglich, durch Betrachtung des Leitungsverlaufes oder der vorhandenen Transistoren eine Information über die der Anordnung eingeprägte Codierung zu gewinnen.
Eine derartige Codierungsanordnung mit einem verborgenen oder verschlüsselten Code findet eine besonders interessante Anwendung bei der Herstellung einer elektronische Schaltungen umfassenden Karte, die für Finanz- oder Kommerz-Transaktionen verwendbar ist und es einem Betrüger sehr schwierig wenn nicht unmöglich macht, den verwendeten Code bei dem Austausch von Informationen zwischen der Karte und einem Datenendgerät festzustellen.
Die erfindungsgemäße Anordnung findet ferner Anwendung auf anderen Gebieten als auf dem Gebiet der Ausweiskarten wie Kreditkarten oder Kundenkarten.

Claims (17)

  1. Patentansprüche
    y. Schaltungsanordnung/ insbesondere Kodierschaltung,umfassend eine mit einem Kodierschlüssel beaufschlagbare, integrierte Transistorschaltung mit einer Mehrzahl von Transistoren, dadurch gekennzeichnet, daß mindestens ein Transistor von einem passiven Transistor gebildet ist, dessen Zustand in Abhängigkeit von einem Eingangssignal nicht veränderbar ist, so daß die Schaltungsanordnung selbst verschlüsselt ist und keine Bestimmung des erforderlichen Kodierschlüssels durch mikroskopische Betrachtung ermöglicht.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der passive Transistor permanent leitend geschaltet ist (Kurzschließer).
  3. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der passive Transistor permanent sperrend ausgebildet ist (Unterbrecher).
  4. 4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die genannten Transistoren zu einer Mehrzahl von logischen Einheiten gleichen Aufbaus zusammengefaßt sind, deren Funktionen zur Anwendung eines Kodierschlüssels auf eine eingespeiste Information unterschiedlich sind.
  5. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß jede der logischen Einheiten mindestens einen Eingang zur Aufnahme eines Bits der eingespeisten Information aufweist.
  6. 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß sie eine Eingangsschaltung umfaßt, die einen seriellen Eingang zur Aufnahme einer Information mit seriell eingespeisten Bits und eine Mehrzahl von parallelen Ausgängen aufweist, und daß jede der logischen Einheiten einen mit einem der parallelen Ausgängen verbundenen Eingang besitzt.
  7. 7. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß sie eine Vielzahl von logischen Einheiten mit aktiven Transistoren umfaßt, welche identische Funktionen ausführen, um die jeweiligen Bits der Eingangsinformation zu kombinieren, wobei jede der Einheiten mindestens einen Eingang aufweist, der mit einem Leiter verbunden ist, in den eine passive Transistorschaltung eingeschaltet ist.
  8. 8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß sie eine Eingangsschaltung mit einem seriellen Eingang aufweist, um eine Information mit seriell eingespeisten Bits aufzunehmen, daß die Eingangsschaltung eine Mehrzahl von parallelen Ausgängen aufweist, von denen mindestens einer mit einem entsprechenden Eingang einer der logischen Einheiten über eine passive Transistorschaltung verbunden ist, welche einen Unterbrecher darstellt, und daß mindestens einer der anderen parallelen Ausgänge mit einem entsprechenden Eingang einer der logischen Einheiten über eine passive Transistorschaltung verbunden ist, welche einen Kurzschließer darstellt.
  9. 9. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der integrierten Transistorschaltung ein Register zugeordnet ist.
  10. 0O. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß sämtliche Plätze des Registers mit der Transistorschaltung verbunden sind.
  11. 11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß in den Leitungsverbindungen aktive oder passive Transistorschaltungen angeordnet sind, d.h. Transistorschaltungen mit der Funktion von Umschaltern, mit der Funktion von Unterbrechern oder der Funktion von Kurzschließern.
  12. 12. Schaltungsanordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß mindestens ein Teil .der Transistoren von MOS-Transistoren gebildet ist.
  13. 13. Verfahren zur Herstellung einer Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß eine Siliciumscheibe in der Weise dotiert wird, daß man entweder MOS-Transistoren der üblichen Bauart, Transistoren mit der Funktion von KurzSchließern oder Transistoren mit der Funktion von Unterbrechern der Verbindung zwischen ihrer Source-Elektrode und Ihrer Drain-Elektrode erhält.
  14. 14. Verfahren nach Anspruch 13, dadurch gekennzeichnet,
    daß es einen Arbeitsgang umfaßt, währenddessen bestimmte Transistoren der Siliciumscheibe der Wirkung einer Dotierung unterzogen werden.
  15. 15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß während dieses Arbeitsganges eine Maske aufgelegt wird, deren Öffnungszahl geringer ist als die Zahl der herzustellenden Transistoren.
  16. 16. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Dotierung in der Weise ausgeführt wird, daß man gleichzeitig Transistoren erhält, bei welchen die Verbindung zwischen der Source-Elektrode und der Drain-Elektrode kurzgeschlossen oder unterbrochen ist oder die als Umschalter wirken.
  17. 17. Karte mit elektronischen Schaltungen für banktechnische und/oder kommerzielle Transaktionen, dadurch gekennzeichnet, daß sie unter Verwendung einer Schaltungsanordnung nach einem der Ansprüche 1 bis 12 hergestellt ist.
DE19803044984 1979-11-30 1980-11-28 Integrierte transistorschaltung, insbesondere fuer codierung Withdrawn DE3044984A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7929589A FR2471086A1 (fr) 1979-11-30 1979-11-30 Circuit a transistors pour la realisation de fonctions logiques
FR7929588A FR2471083A1 (fr) 1979-11-30 1979-11-30 Dispositif de circuit integre a transistors mos, utilisable notamment pour le codage

Publications (1)

Publication Number Publication Date
DE3044984A1 true DE3044984A1 (de) 1982-04-15

Family

ID=26221462

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803044984 Withdrawn DE3044984A1 (de) 1979-11-30 1980-11-28 Integrierte transistorschaltung, insbesondere fuer codierung

Country Status (2)

Country Link
US (1) US4409434A (de)
DE (1) DE3044984A1 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58101525A (ja) * 1981-12-14 1983-06-16 Fujitsu Ltd 論理回路
US4694412A (en) * 1982-09-22 1987-09-15 Intel Corporation Random number generator for use in an authenticated read-only memory
US4531022A (en) * 1983-01-13 1985-07-23 International Standard Electric Corporation Device for generating binary digit pseudo-random sequences
US4583011A (en) * 1983-11-01 1986-04-15 Standard Microsystems Corp. Circuit to prevent pirating of an MOS circuit
DE3682476D1 (de) * 1985-10-07 1991-12-19 Toshiba Kawasaki Kk Tragbares elektronisches geraet.
US4850019A (en) * 1985-11-08 1989-07-18 Nippon Telegraph And Telephone Corporation Data randomization equipment
US4799259A (en) * 1986-04-10 1989-01-17 Rockwell International Corporation Monolithic random digital noise generator
FR2617976B1 (fr) * 1987-07-10 1989-11-10 Thomson Semiconducteurs Detecteur electrique de niveau logique binaire
FR2656939B1 (fr) * 1990-01-09 1992-04-03 Sgs Thomson Microelectronics Verrous de securite pour circuit integre.
US5202591A (en) * 1991-08-09 1993-04-13 Hughes Aircraft Company Dynamic circuit disguise for microelectronic integrated digital logic circuits
US6396368B1 (en) 1999-11-10 2002-05-28 Hrl Laboratories, Llc CMOS-compatible MEM switches and method of making
US7217977B2 (en) 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
US6815816B1 (en) 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
US6791191B2 (en) 2001-01-24 2004-09-14 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations
US7294935B2 (en) * 2001-01-24 2007-11-13 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide
US6774413B2 (en) 2001-06-15 2004-08-10 Hrl Laboratories, Llc Integrated circuit structure with programmable connector/isolator
US6740942B2 (en) 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
US6897535B2 (en) 2002-05-14 2005-05-24 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
US7049667B2 (en) * 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6979606B2 (en) 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
AU2003293540A1 (en) 2002-12-13 2004-07-09 Raytheon Company Integrated circuit modification using well implants
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
JP2008530663A (ja) * 2005-02-11 2008-08-07 ユニバーサル データ プロテクション コーポレーション マイクロプロセッサのデータセキュリティの方法およびシステム
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634656A (en) * 1967-10-31 1972-01-11 Cantelesis Corp Credit control system
AT287366B (de) * 1968-09-13 1971-01-25 Intelectron Patentverwaltung G Identifizierungsschalter
US3914855A (en) * 1974-05-09 1975-10-28 Bell Telephone Labor Inc Methods for making MOS read-only memories
US4004133A (en) * 1974-12-30 1977-01-18 Rca Corporation Credit card containing electronic circuit
IT1063025B (it) * 1975-04-29 1985-02-11 Siemens Ag Disposizione circuitale logica integrata e programmabile
JPS588588B2 (ja) * 1975-05-28 1983-02-16 株式会社日立製作所 半導体集積回路
US4034211A (en) * 1975-06-20 1977-07-05 Ncr Corporation System and method for providing a security check on a credit card
US4045811A (en) * 1975-08-04 1977-08-30 Rca Corporation Semiconductor integrated circuit device including an array of insulated gate field effect transistors
GB1556169A (en) * 1975-12-23 1979-11-21 Ferranti Ltd Transistor logic circuits
US4190778A (en) * 1976-01-09 1980-02-26 Siemens Aktiengesellschaft A.C. supplied integrated semi-conductor logic circuit
US4161662A (en) * 1976-01-22 1979-07-17 Motorola, Inc. Standardized digital logic chip
US4105156A (en) * 1976-09-06 1978-08-08 Dethloff Juergen Identification system safeguarded against misuse
US4142674A (en) * 1977-01-17 1979-03-06 Schlage Electronics, Inc. Recognition and identification key having adaptable resonant frequency and methods of adapting same
FR2386080A1 (fr) * 1977-03-31 1978-10-27 Cii Honeywell Bull Systeme de comptabilisation d'unites homogenes predeterminees
US4268950A (en) * 1978-06-05 1981-05-26 Texas Instruments Incorporated Post-metal ion implant programmable MOS read only memory
US4210465A (en) * 1978-11-20 1980-07-01 Ncr Corporation CISFET Processing including simultaneous implantation of spaced polycrystalline silicon regions and non-memory FET channel
US4212684A (en) * 1978-11-20 1980-07-15 Ncr Corporation CISFET Processing including simultaneous doping of silicon components and FET channels
US4290079A (en) * 1979-06-29 1981-09-15 International Business Machines Corporation Improved solder interconnection between a semiconductor device and a supporting substrate
US4295039A (en) * 1979-12-03 1981-10-13 International Business Machines Corporation Method and apparatus for achieving secure password verification

Also Published As

Publication number Publication date
US4409434A (en) 1983-10-11

Similar Documents

Publication Publication Date Title
DE3044984A1 (de) Integrierte transistorschaltung, insbesondere fuer codierung
DE69333881T2 (de) Sicherheitssystem für eine integrierte Schaltung und Verfahren mit implantierten Verbindungen
DE4210849B4 (de) Logische Schaltungsanordnung und Verfahren zu deren Herstellung
DE3603953C2 (de) Gate-Array-Halbleiteranordnung in CMOS-Technologie
DE2520190A1 (de) Verfahren zur herstellung eines festwertspeichers
DE2731873A1 (de) Serien-festspeicher-struktur
DE2235801A1 (de) Monolithischer festwertspeicher und verfahren zur herstellung
DE102019106603A1 (de) Struktur und Verfahren zum Verhindern einer Silizid-Verunreinigung während der Herstellung von Mikroprozessoren mit eingebettetem Flash-Speicher
DE3044983A1 (de) Integrierte schaltungsanordnung mit transistorelementen
EP1114460B1 (de) Halbleiterchip mit oberflächenabdeckung
DE2825029A1 (de) Datenverriegelungsvorrichtung
DE2201028A1 (de) Feldeffekt-Speicherelement
WO1999060534A1 (de) Zugriffsgeschützter datenträger
DE19612950C1 (de) Schaltungsstruktur mit mindestens einem MOS-Transistor und Verfahren zu deren Herstellung
DE102012201789A1 (de) Nicht-flüchtige CMOS-kompatible Logikschaltungen und zugehörige Betriebsverfahren
DE2705992A1 (de) Halbleiterspeicher
DE2435454A1 (de) Dynamischer binaerzaehler
EP1495542B1 (de) Schaltungsanordnung und verfahren zur erzeugung eines dual-rail-signals
EP0221351A1 (de) Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement
DE2543138C3 (de)
EP1008178B1 (de) Verfahren zur herstellung eines nur lese-speichers
DE112021005740T5 (de) Gemischt leitendes flüchtiges speicherelement zum beschleunigten beschreiben eines nichtflüchtigen memristiven bauelements
DE19841676A1 (de) Zugriffsgeschützter Datenträger
DE10201645B4 (de) Verfahren zur Codierung und Authentifizierung von Halbleiterschaltungen
EP1247264B1 (de) Halbleiterchip mit eindeutiger identität und verfahren zur festlegung der eindeutigen identität eines halbleiterchips

Legal Events

Date Code Title Description
8141 Disposal/no request for examination