DE112021005740T5 - Gemischt leitendes flüchtiges speicherelement zum beschleunigten beschreiben eines nichtflüchtigen memristiven bauelements - Google Patents

Gemischt leitendes flüchtiges speicherelement zum beschleunigten beschreiben eines nichtflüchtigen memristiven bauelements Download PDF

Info

Publication number
DE112021005740T5
DE112021005740T5 DE112021005740.5T DE112021005740T DE112021005740T5 DE 112021005740 T5 DE112021005740 T5 DE 112021005740T5 DE 112021005740 T DE112021005740 T DE 112021005740T DE 112021005740 T5 DE112021005740 T5 DE 112021005740T5
Authority
DE
Germany
Prior art keywords
volatile memory
pulse
memory element
volatile
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021005740.5T
Other languages
English (en)
Inventor
Kevin W. Brew
Wei Wang
Injo OK
Lan Yu
Youngseok Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112021005740T5 publication Critical patent/DE112021005740T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Bereitgestellt werden eine analoge Speicherstruktur und Verfahren zum Beschreiben einer solchen Struktur. Die analoge Speicherstruktur weist ein flüchtiges Speicherelement in Reihe mit einem nichtflüchtigen Speicherelement auf. Bei Anlegen einer Spannung kann die analoge Speicherstruktur den Widerstand ändern. Dies kann beschleunigtes Beschreiben der analogen Speicherstruktur ermöglichen.

Description

  • HINTERGRUND
  • Die vorliegende Erfindung bezieht sich auf Speicher-Bauelemente und insbesondere auf memristive Bauelemente.
  • Mit „Maschinenlernen“ wird allgemein eine Hauptfunktion elektronischer Computersysteme beschrieben, die als eine Form von künstlicher Intelligenz aus Daten lernen. Beim Maschinenlernen und in der Kognitionswissenschaft sind künstliche neuronale Netzwerke (KNNs) eine Familie statistischer Lernmodelle und Algorithmen, die von den biologischen neuronalen Netzwerken von Tieren und insbesondere vom Gehirn inspiriert sind. KNNs bestehen oft aus analogen Bauelementen, die zum Maschinenlernen künstliche Neuronen nachbilden. Beim überwachten Maschinenlernen können die künstlichen Neuronen eines KNN zum Abschätzen von oder Annähern an Systeme oder Funktionen genutzt werden, die von einer großen Anzahl an Trainingseingaben abhängen. Trainierte KNNs werden dann im Inferenzprozess zum Berechnen von einigen Ausgaben auf der Grundlage des anfänglichen oder fortgesetzten Eingabetrainings der Neuronen des KNN genutzt. KNNs können auch für ein Selbsttraining im Prozess zur Verstärkung von Maschinenlernen oder nichtüberwachtem Lernen genutzt werden. KNN-Architekturen, neuromorphe Mikrochips und ultrahochdichter nichtflüchtiger Speicher können aus kostengünstigen Schaltkreisarchitekturen hoher Dichte und mit geringer Stromaufnahme wie beispielsweise Crossbar-Arrays gebildet werden. Eine grundlegende Crossbar-Array-Konfiguration weist eine Gruppe leitender Drähte in Zeilen und eine Gruppe leitender Drähte in Spalten auf, die so gebildet ist, dass sie die Gruppe leitender Drähte in Zeilen kreuzt. Die Kreuzungen zwischen den beiden Drähtegruppen sind durch sogenannte Kreuzungspunkteinheiten („cross-point devices“) getrennt, die aus Dünnschichtmaterialien gebildet sein können. Kreuzungspunkteinheiten können als sogenannte „resistive memory“-Bauelemente (umgangssprachlich „memristive“ Bauelemente) umgesetzt werden. Merkmale eines memristiven Bauelements können zum Beispiel Nichtflüchtigkeit, die Fähigkeit zum Speichern eines veränderlichen analogen Widerstandswerts, die Fähigkeit zum Bestimmen des analogen Widerstandswerts, ohne den Zustand des memristiven Bauelements zu stören, und die Fähigkeit zum Heraufregeln oder Herunterregeln eines Widerstands unter Verwendung von Strom- oder Spannungsimpulsen sein. Diese memristiven Bauelemente können in Hardware zum Simulieren der künstlichen Neuronen eines KNN verwendet werden.
  • KURZE ZUSAMMENFASSUNG
  • Eine Ausführungsform kann eine Speicherstruktur aufweisen, die ein flüchtiges Speicherelement in Reihe mit einem nichtflüchtigen Speicherelement aufweist. Dies kann beschleunigtes Beschreiben der analogen Speicherstruktur ermöglichen.
  • Eine Ausführungsform kann ein memristives Bauelement als nichtflüchtiges Speicherelement aufweisen. Dies kann beschleunigtes Beschreiben der analogen Speicherstruktur zur Verwendung beim Analogrechnen ermöglichen.
  • Eine Ausführungsform kann das flüchtige Speicherelement aufweisen, wobei es sich dabei um ein Material handelt, das seinen Widerstand vorübergehend ändert, wenn es einem elektrischen Potential an dem Material ausgesetzt wird. Dies kann beschleunigtes Beschreiben der analogen Speicherstruktur ermöglichen.
  • Eine Ausführungsform kann das flüchtige Speicherelement aufweisen, wobei es sich dabei um ein Material handelt, das beim Anlegen eines elektrischen Potentials an das Material stärker leitend wird und in einen relaxierten Zustand zurückkehrt, sobald das elektrische Potential entfernt wird. Dies kann beschleunigtes Beschreiben der analogen Speicherstruktur ermöglichen.
  • Eine Ausführungsform kann das flüchtige Speicherelement aufweisen, wobei es sich zwischen einer ersten Metallschicht und einer zweiten Metallschicht befindet. Dies kann die Stabilität des Bauelements verbessern, indem die Wanderung von Ionen aus dem flüchtigen Speicher verringert wird. Dies kann beschleunigtes Beschreiben der analogen Speicherstruktur ermöglichen.
  • Eine Ausführungsform kann die flüchtige Speicherschicht aufweisen, die ein gemischt ionisch-elektronisch leitendes (mixed ionic-electronic conducting, MIEC-) Material aufweist, das je nach lokaler lonenkonzentration in der flüchtigen Speicherschicht Metall-Isolator-Übergänge (metal-insulator transitions, MIT) erfährt. Dies kann beschleunigtes Beschreiben der analogen Speicherstruktur ermöglichen.
  • Eine Ausführungsform kann die flüchtige Speicherschicht aufweisen, die ein XCoO2, XNbO2, XVO2, XNbO3, X4xTi5O12 und/oder XSmNiO3 aufweist, wobei es sich bei X um ein Alkalimetall wie Li, Na oder K handeln kann. Dies kann beschleunigtes Beschreiben der analogen Speicherstruktur ermöglichen.
  • Eine Ausführungsform kann die flüchtige Speicherschicht aufweisen, wobei es sich bei ihr um einen Schreibpfad eines Bauelements mit drei Anschlüssen handelt. Dies kann beschleunigtes Beschreiben des Bauelements mit drei Kontakten ermöglichen.
  • Eine Ausführungsform kann einen bidirektionalen nichtflüchtigen Speicher aufweisen. Dies kann beschleunigtes Beschreiben des bidirektionalen Speichers ermöglichen.
  • Eine Ausführungsform kann einen unidirektionalen nichtflüchtigen Speicher aufweisen. Dies kann beschleunigtes Beschreiben des unidirektionalen Speichers ermöglichen.
  • Eine Ausführungsform kann einen resistiven Speicher mit wahlfreiem Zugriff (resistive random-access memory, RRAM) aufweisen. Dies kann beschleunigtes Beschreiben des RRAM ermöglichen.
  • Eine Ausführungsform kann einen leitfähigen, überbrückenden Speicher mit wahlfreiem Zugriff (conductive bridging random-access memory, CBRAM) als nichtflüchtigen Speicher aufweisen. Dies kann beschleunigtes Beschreiben des CBRAM ermöglichen.
  • Eine Ausführungsform kann einen elektrochemischen Speicher mit wahlfreiem Zugriff (electrochemical random-access memory, ECRAM) als nichtflüchtigen Speicher aufweisen. Dies kann beschleunigtes Beschreiben des ECRAM ermöglichen.
  • Eine Ausführungsform kann einen Phasenwechselspeicher (phase change memory, PCM) als nichtflüchtigen Speicher aufweisen. Dies kann beschleunigtes Beschreiben des PCM ermöglichen.
  • Eine Ausführungsform kann Schreiben in einer Speicherstruktur aufweisen, die ein flüchtiges Speicherelement in Reihe mit einem nichtflüchtigen Speicherelement aufweist. Schreiben in der analogen Speicherstruktur kann einen ersten Impuls an die analoge Speicherstruktur und einen zweiten Impuls an die analoge Speicherstruktur aufweisen. Schreiben in der analogen Speicherstruktur kann in der Weise erfolgen, dass eine Zeit zwischen dem ersten Impuls und dem zweiten Impuls kleiner als eine Relaxationsrate des flüchtigen Speicherelements ist. Dies kann beschleunigtes Beschreiben der analogen Speicherstruktur ermöglichen.
  • Eine Ausführungsform kann Schreiben in einer Speicherstruktur aufweisen, die ein flüchtiges Speicherelement in Reihe mit einem nichtflüchtigen Speicherelement aufweist. Schreiben in der analogen Speicherstruktur kann einen ersten Impuls an die analoge Speicherstruktur, einen zweiten Impuls an die analoge Speicherstruktur und einen dritten negativen Impuls an die analoge Speicherstruktur aufweisen. Schreiben in der analogen Speicherstruktur kann in der Weise erfolgen, dass eine Zeit zwischen dem ersten Impuls und dem zweiten Impuls kleiner als eine Relaxationsrate des flüchtigen Speicherelements ist und die Zeit zwischen dem zweiten Impuls und dem dritten negativen Impuls kleiner als eine Relaxationsrate des flüchtigen Speicherelements und größer als die erste Zeit ist. Dies kann eine Rücksetzfunktion der analogen Speicherstruktur ermöglichen.
  • Eine Ausführungsform kann Schreiben in eine Speicherstruktur aufweisen, die ein flüchtiges Speicherelement in Reihe mit einem nichtflüchtigen Speicherelement aufweist. Schreiben in die analoge Speicherstruktur kann einen ersten Impuls in die analoge Speicherstruktur, einen zweiten Impuls in die analoge Speicherstruktur und einen dritten Impuls in die analoge Speicherstruktur aufweisen. Schreiben in die analoge Speicherstruktur kann in der Weise erfolgen, dass eine Zeit zwischen dem ersten Impuls und dem zweiten Impuls kleiner als eine Relaxationsrate des flüchtigen Speicherelements ist und die Zeit zwischen dem zweiten Impuls und dem dritten Impuls kleiner als eine Relaxationsrate des flüchtigen Speicherelements und größer als die erste Zeit ist. Dies kann eine Näherung an ein in der analogen Speicherstruktur zu speicherndes analoges Gewicht ermöglichen.
  • Figurenliste
    • 1A bis 1C stellen die Funktion einer analogen Speicherstruktur dar, die aus einem flüchtigen Speicherelement in Reihe mit einem nichtflüchtigen memristiven Bauelement besteht;
    • 2 stellt einen Materialstapel einer beispielhaften analogen Speicherstruktur aus einem flüchtigen Speicherelement in Reihe mit einem nichtflüchtigen memristiven Bauelement dar;
    • 3A, 3B, 3C und 3D stellen beispielhafte Betriebsverfahren eines flüchtigen Speicherelements in Reihe mit einem nichtflüchtigen memristiven Bauelement dar;
    • 4A und 4B stellen ein flüchtiges Speicherelement in Reihe mit einem RRAM-Bauelement dar;
    • 5A und 5B stellen ein flüchtiges Speicherelement in Reihe mit einem ECRAM-Bauelement dar;
    • 6A und 6B stellen ein flüchtiges Speicherelement in Reihe mit einem pilzförmigen („Mushroom“) PCM-Bauelement dar;
    • 7A und 7B stellen ein flüchtiges Speicherelement in Reihe mit einem ECRAM-Bauelement dar;
  • Elemente der Figuren sind nicht notwendigerweise maßstabsgetreu und sind nicht dazu gedacht, bestimmte Parameter der Erfindung exakt darzustellen. Aus Gründen der Klarheit und Einfachheit der Veranschaulichung können Ausmaße von Elementen übertrieben sein. Bezüglich der genauen Ausmaße sollte die ausführliche Beschreibung zu Rate gezogen werden. Die Zeichnungen sollen nur typische Ausführungsformen der Erfindung darstellen und sollten daher in Bezug auf den Geltungsbereich der Erfindung nicht als einschränkend betrachtet werden. In den Zeichnungen stellt eine gleiche Nummerierung gleiche Elemente dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Beispielhafte Ausführungsformen werden hier nun unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben, in denen beispielhafte Ausführungsformen dargestellt sind. Diese Offenbarung kann jedoch in vielen unterschiedlichen Formen ausgeführt werden und sollte nicht als auf die hier dargelegten beispielhaften Ausführungsform beschränkt ausgelegt werden. Diese beispielhaften Ausführungsformen werden vielmehr bereitgestellt, damit diese Offenbarung gründlich und vollständig ist und für den Fachmann den Geltungsbereich dieser Offenbarung vermittelt. In der Beschreibung sind Einzelheiten allgemein bekannter Merkmale und Techniken möglicherweise weggelassen, um die vorliegenden Ausführungsformen nicht unnötigerweise zu überfrachten.
  • Zum Zweck der hier folgenden Beschreibung beziehen sich Begriffe wie „oberer“, „unterer“, „rechts“, „links“, „vertikal“, „horizontal“, „oben“, „unten“ und Ableitungen davon auf die offenbarten Strukturen und Verfahren in der in den Zeichnungsfiguren dargestellten Ausrichtung. Begriffe wie „über“, „darüberliegend“, „oben an“, „oben auf“, „positioniert auf“ oder „positioniert über“ bedeuten, dass ein erstes Element, beispielsweise eine erste Struktur, auf einem zweiten Element, beispielsweise einer zweiten Struktur, vorhanden ist, wobei Zwischenelemente, beispielsweise eine Grenzflächenstruktur, zwischen dem ersten Element und dem zweiten Element vorhanden sein können. Der Begriff „direkter Kontakt“ bedeutet, dass ein erstes Element, beispielsweise eine erste Struktur, und ein zweites Element, beispielsweise eine zweite Struktur, ohne eine dazwischenliegende leitende, isolierende oder eine Halbleiterschicht an der Grenzfläche der beiden Elemente verbunden sind.
  • Um die Darstellung von Ausführungsformen der vorliegenden Erfindung nicht zu überfrachten, wurden in der folgenden ausführlichen Beschreibung einige dem Fachmann bekannte Verarbeitungsschritte oder Funktionen möglicherweise aus Gründen der Darstellung und Veranschaulichung miteinander kombiniert, und in einigen Fällen wurden sie möglicherweise nicht ausführlich beschrieben. In anderen Fällen werden einige dem Fachmann bekannte Verarbeitungsschritte oder Funktionen möglicherweise überhaupt nicht beschrieben. Es sollte verständlich sein, dass sich die folgende Beschreibung vielmehr auf die unterscheidenden Merkmale oder Elemente der verschiedenen Ausführungsformen der vorliegenden Erfindung konzentriert.
  • Diese Erfindung beschreibt ein Verfahren und eine Struktur eines flüchtigen memristiven Bauelements, beispielsweise eine Schicht eines gemischt ionisch-elektronisch leitenden (mixed ionic electronic conducting, MIEC-) Materials, das in Reihe mit einem nichtflüchtigen memristiven Bauelement für neuromorphes Computing mit Hardwarefähiger beschleunigter Gewichtsaktualisierung integriert werden kann. Das flüchtige Speicherelement besteht aus einem Material, das einen Übergang in der Leitfähigkeit (z.B. einen Metall-Isolator-Übergang wie beispielsweise einen Mott-Übergang) erfährt, wenn es ionenarm wird, was eine Region mit höherer Leitfähigkeit ergibt. Eine anschließende Polarisierung von Ionen in der MIEC-Schicht durch ein angelegtes elektrisches Feld ergibt eine zunehmend höhere Leitfähigkeit.
  • Wenn eine Spannung an das Bauelement angelegt wird, werden Ionen durch Drift in dem elektrischen Feld zu einer der beiden Seiten polarisiert). Dies erzeugt eine lonenverarmung an einer Grenzfläche und eine lonenübersättigung an der gegenüberliegenden Grenzfläche. Bestimmte MIEC-Materialien wie LiCoO2-xerfahren bei einer Verarmung eine Änderung der elektrischen Leitfähigkeit und werden metallischer, wobei die übersättigten und gesättigten Regionen isolierend bleiben. Die Schicht insgesamt wird stärker leitfähig. Wenn keine Vorspannung angelegt wird, relaxieren Ionen mit einer Rate, die langsamer als der Schreibzyklus-Zeitrahmen ist (1 ns Schreiben, Relaxation ~ 10 bis 100 ns für LiCoO2-x), in einen Gleichgewichtszustand.
  • Stochastische Impulse können zum Beschreiben nichtflüchtiger memristiver Bauelemente (z.B. RRAM) verwendet werden. Wenn aufeinanderfolgende Impulse verwendet werden, wird das flüchtige Speicherelement polarisiert, sodass mehr Strom durch das nichtflüchtige memristive Bauelement ermöglicht wird, wodurch ein „beschleunigtes Beschreiben“ des nichtflüchtigen Elements möglich ist. Nach dem Schreiben beginnen die Ionen zu relaxieren, wodurch sich die Leitfähigkeit des MIEC[-Materials] verringert. Wenn das Gewicht übermäßig verstärkt wird und Schreibimpulse die Polarität vor der vollständigen Relaxation umschalten, verlangsamt sich das „erneute Schreiben“, bevor es sich in entgegengesetzter Richtung beschleunigt - wobei es wie eine Dynamik zum Schreiben des Gewichts wirkt.
  • 1A bis 1C stellen die Funktion einer analogen Speicherstruktur dar. 1A stellt eine Speicherstruktur dar, die den ersten Kontakt 10, ein flüchtiges Speicherelement 20, ein nichtflüchtiges memristives Element 30 und einen zweiten Kontakt 40 enthält. Bei dem ersten Kontakt 10 und dem zweiten Kontakt 40 kann es sich um eine beliebige Art einer elektrischen Leiterbahn oder ein Durchgangsloch mit Auskleidung handeln, und sie kann aus leitenden Materialien wie beispielsweise Cu, W, TiN, TaN oder Ta hergestellt sein.
  • Bei dem nichtflüchtigen memristiven Element 30 kann es sich um ein bidirektionales nichtflüchtiges memristives Bauelement wie ein RRAM, CBRAM, ECRAM oder eine andere ähnliche Struktur handeln. Bei dem nichtflüchtigen memristiven Element 30 kann es sich außerdem um ein unidirektionales nichtflüchtiges memristives Bauelement wie ein PCM oder andere unidirektionale Strukturen handeln. Das nichtflüchtige memristive Element 30 ist zwar als Bauelement mit zwei Anschlüssen dargestellt, in Fällen, in denen das memristive Element zusätzliche Anschlüsse aufweist (z.B. ein Bauelement mit drei Anschlüssen, das unterschiedliche Anschlüsse für den Lesepfad und den Schreibpfad aufweist), sollte das MIEC-Material weiterhin in Reihe mit dem Stromfluss des Schreibpfads des memristiven Elements angeordnet sein.
  • Bei dem flüchtigen Speicherelement 20 kann es sich um ein beliebiges Material handeln, das seinen Widerstand vorübergehend ändert, wenn es einer elektrischen Spannung an dem Material ausgesetzt ist, und zu einem relaxierten Zustand seines ursprünglichen Widerstands zurückkehrt, wenn die Spannung von der Zelle entfernt wird. Das flüchtige Speicherelement kann zum Beispiel beim Anlegen einer elektrischen Spannung an das Material stärker leitend werden und kehrt in einen relaxierten Zustand zurückkehrt, sobald die elektrische Spannung von der Zelle entfernt wird. In einer beispielhaften Ausführungsform können MIT-MIEC-Materialien einen beschleunigenden Zustand aus der Bewegung von Ionen von einer Fläche zur anderen erreichen, wenn eine Spannung an die Struktur angelegt und dadurch eine Verarmungsregion und eine Sättigungsregion in dem Material geschaffen wird. Während sich diese Regionen bilden, wird die gesamte Schicht stärker leitfähig, wodurch sich der Stromfluss durch die Zelle während der Schreibzyklen erhöht und die Anzahl der Schreibzyklen abnimmt, die benötigt werden, um den gewünschten resistiven Zustand des nichtflüchtigen memristiven Elements 30 zu erreichen.
  • Beispielsweise stellt 1A die analoge Speicherstruktur dar, wenn sich das flüchtige Speicherelement 20 in einem relaxierten Zustand befindet, da kein Potential an dem ersten Kontakt 10 und dem zweiten Kontakt 40 vorhanden ist. Eine Mehrzahl beweglicher Ionen 50 sind als zufällig über das flüchtige Speicherelement 20 angeordnete positive Ladungen dargestellt. Nachdem eine Spannung an den ersten Kontakt 10 und den zweiten Kontakt 40 angelegt wurde, wandern die beweglichen Ionen in 1B zum ersten Kontakt 10 hin, verringern dadurch den Widerstand und verbessern die Leitfähigkeit durch die analoge Speicherstruktur. In 1C findet eine weitere Wanderung der beweglichen Ionen 50 zur Oberfläche des ersten Kontakts 10 hin statt, entweder durch eine dauerhafte Spannung am ersten Kontakt 10 und dem zweiten Kontakt 40 oder durch zusätzliche nacheinander ausgeführte Impulse (d.h. in kürzerer Zeit als sie das flüchtige Speicherelement 20 benötigt, um zurück in den Zustand von 1A zu relaxieren), wodurch der Widerstand im Vergleich zu 1B weiter verringert wird.
  • Bezugnehmend auf 2 wird eine beispielhafte Anordnung eines Materialstapels für eine Ausführungsform der analogen Speicherstruktur dargestellt. Die analoge Speicherstruktur enthält einen ersten Kontakt 10, ein flüchtiges Speicherelement 20, ein nichtflüchtiges memristives Element 30 und einen zweiten Kontakt 40. Bei dem ersten Kontakt 10 und dem zweiten Kontakt kann es sich um leitende Elemente handeln, welche die analoge Speicherstruktur mit anderen Funktionselementen der Halbleiterstruktur verbinden. Bei den Kontakten kann es sich beispielsweise um Wortleitungen, Bitleitungen, Durchkontaktierungen oder jede andere leitende Struktur handeln. Bei dem Material des ersten Kontakts 10 und des zweiten Kontakts 40 kann es sich zum Beispiel um Kupfer, Aluminium, Titannitrid, Tantalnitrid oder Wolfram handeln. Das flüchtige Speicherelement 20 kann eine erste Metallschicht 21, eine Materialschicht des flüchtigen Speichers 22 und eine zweite Metallschicht 23 aufweisen, es muss jedoch zumindest eine Schicht des flüchtigen Speichers 22 aufweisen.
  • Bei der Materialschicht des flüchtigen Speichers 22 kann es sich um ein beliebiges Material handeln, das beim Anlegen einer elektrischen Spannung an dem Material stärker leitend wird und in einen relaxierten Zustand zurückkehrt, sobald die elektrische Spannung von der Zelle entfernt wird. Die Materialschicht des flüchtigen Speichers 22 kann durch die Zeit definiert werden, die das Material benötigt, um nach dem Entfernen der elektrischen Spannung in einen relaxierten Zustand zurückzukehren. In einer beispielhaften Ausführungsform kann das flüchtige Speicherelement 20 in weniger als 1000 ns und vorzugsweise in weniger als 200 ns in einen relaxierten Zustand zurückkehren. Bei der Materialschicht des flüchtigen Speichers 22 kann es sich um ein MIEC-Material, unter anderem um ein Metall-Isolator-Übergangs- (MIT)MIEC-Material handeln, wie beispielsweise XCoO2, XNbO2, XVO2, XNbO3, X4xTi5O12 und/oder XSmNiO3, wobei es sich bei X um ein Alkalimetall wie Li, Na oder K handeln kann. Das flüchtige Speicherelement 20 kann ungefähr ein 1/10 bis ungefähr 1/1000 der Gesamtdicke des nichtflüchtigen memristiven Elements 30 aufweisen.
  • Die erste Metallschicht 21 und die zweite Metallschicht 23 können verwendet werden, um die Ionen in der Materialschicht des flüchtigen Speichers 22 zu blockieren, damit sie nicht aus der Schicht herauswandern. Bei dem Material der ersten Metallschicht 21 und der zweiten Metallschicht 23 kann es sich zum Beispiel um ein Metall, Metallnitride oder andere leitende Materialien handeln. Es sollte beachtet werden, dass die zweite Metallschicht 23 zwar getrennt von dem nichtflüchtigen Speicherelement 30 dargestellt ist, es sich bei dieser Schicht (oder in anderen Ausrichtungen der ersten Metallschicht 21) um ein Metall handeln kann, das auch als Teil des nichtflüchtigen Speicherelements 30 fungiert. Je nach Merkmalen des Bauelements kann es sich bei der ersten Metallschicht 21 und der zweiten Metallschicht 23 weiterhin um die gleichen oder um unterschiedliche Materialien handeln. In einigen Ausführungsformen kann die zweite Metallschicht 23 eine Verdrahtung von einem Teil eines Bauelements zu einem anderen aufweisen, oder sie kann alternativ mit einer Bauelementverdrahtung verbunden sein, wodurch das nichtflüchtige Speicherelement 30 und das flüchtige Speicherelement 20 nicht gemeinsam in einer einzelnen Speicherzelle angeordnet sind.
  • Bezugnehmend auf 3A wird ein Verfahren zum Verwenden der analogen Speicherstruktur von 1A und 2 zum beschleunigten Schreiben dargestellt. In Schritt S110 wird ein erster elektrischer Impuls an die analoge Speicherstruktur angelegt. Die Merkmale des elektrischen Impulses können auf den Merkmalen eines Schreibimpulses für die Art des nichtflüchtigen memristiven Elements 30 beruhen, das in der analogen Speicherstruktur verwendet wird. Der elektrische Impuls kann zum Beispiel 1 bis 10 V, 1 bis 50 ns für Schreibimpulse und 0,05 V bis 1 V, 10 bis 100 ns für Leseimpulse aufweisen, wobei allerdings Spannung und Dauer auf der Grundlage der Art des nichtflüchtigen memristiven Elements 30, welches gewählt wird, außerhalb dieser Bereiche liegen können.
  • In Schritt S120 wird ein zweiter elektrischer Impuls an die analoge Speicherstruktur angelegt, bevor das flüchtige Speicherelement 20 in einen relaxierten Zustand zurückkehrt. Der zweite elektrische Impuls kann zum Beispiel weniger als ungefähr 10 ns nach dem Ende des ersten elektrischen Impulses angelegt werden, und dies kann unter Verwendung ähnlicher Merkmale wie beim ersten elektrischen Impuls erfolgen. Durch Senden des zweiten elektrischen Impulses in enger Folge (d.h. vor der Relaxation des flüchtigen Speicherelements 20) kann das nichtflüchtige memristive Element 30 eine erhöhte Änderung des Zustands erfahren, als während des ersten elektrischen Impulses geschehen.
  • In Schritt S130 wird ein dritter elektrischer Impuls an die analoge Speicherstruktur angelegt, bevor das flüchtige Speicherelement 20 in einen relaxierten Zustand zurückkehrt. Der dritte elektrische Impuls kann zum Beispiel weniger als ungefähr 10 ns nach dem Ende des zweiten elektrischen Impulses angelegt werden, und dies kann unter Verwendung ähnlicher Merkmale wie beim zweiten elektrischen Impuls erfolgen. Durch Senden des dritten elektrischen Impulses in enger Folge (d.h. vor der Relaxation des flüchtigen Speicherelements 20) kann das nichtflüchtige memristive Element 30 eine erhöhte Änderung des Zustands im Vergleich zu dem erfahren, was während des zweiten elektrischen Impulses geschehen ist.
  • Das in 3A dargestellte Verfahren veranschaulicht zwar nur 3 elektrische Impulse, es sollte jedoch beachtet werden, dass zusätzliche Impulse in der beschriebenen Weise (d.h. vor der Relaxation des flüchtigen Speicherelements 20) so angelegt werden können, dass jeder Impuls eine erhöhte Fähigkeit zum Verändern des Zustands (d.h. zum Beschreiben) des nichtflüchtigen memristiven Elements 30 aufweist als der Impuls vor dem aktuellen Impuls sowie als der erste Impuls, bis es eine maximale Schreibgeschwindigkeit erreicht, wenn das flüchtige Speicherelement maximal potenziert ist. Somit beschleunigt das Verfahren von 3A in Verbindung mit den Strukturen von 1 und 2A den Schreibvorgang für einen analogen Speicher, wenn der Schreibvorgang unter Verwendung von Schreibimpulsen ausgeführt wird, die ausgeführt werden, ohne dem flüchtigen Speicherelement 20 Zeit zum Relaxieren zu geben.
  • Bezugnehmend auf 3B wird ein Verfahren zum Verwenden der analogen Speicherstruktur von 1A und 2 zum nichtbeschleunigten Schreiben dargestellt. In Schritt S113 wird ein erster elektrischer Impuls an die analoge Speicherstruktur angelegt. Die Merkmale des elektrischen Impulses können auf den Merkmalen eines Schreibimpulses für die Art des nichtflüchtigen memristiven Elements 30 beruhen, das in der analogen Speicherstruktur verwendet wird. Zum Beispiel 1 bis 10 V, 1 bis 100 ns für Schreibimpulse und 0,05 V bis 1V, 10 bis 100 ns für Leseimpulse, wobei allerdings Spannung und Dauer auf der Grundlage der Art des nichtflüchtigen memristiven Elements 30, welches gewählt wird, außerhalb dieser Bereiche liegen können.
  • In Schritt S123 wird ein zweiter elektrischer Impuls an die analoge Speicherstruktur angelegt, nachdem das flüchtige Speicherelement 20 in einen relaxierten Zustand zurückkehrt. Der zweite elektrische Impuls kann zum Beispiel mindestens ungefähr 10 ns nach dem Ende des ersten elektrischen Impulses angelegt werden. Durch Senden des zweiten elektrischen Impulses, nachdem das flüchtige Speicherelement 20 in einen Ruhezustand zurückkehrt, kann das nichtflüchtige memristive Element 30 eine ähnliche Änderung des Zustands erfahren, wie während des ersten elektrischen Impulses geschehen.
  • Es sollte beachtet werden, dass der Gegensatz zwischen dem Verfahren von 3A und dem Verfahren von 3B darin besteht, dass die analoge Speicherstruktur einen beschleunigten Schreibzustand aufgrund der fortgesetzten Impulse in enger Folge (d.h. vor einer Relaxation des flüchtigen Speicherelements 20) aufeinander erreicht und nicht aus einer dauerhaften Änderung in der Struktur des flüchtigen Speicherelements 20.
  • Bezugnehmend auf 3C wird ein Verfahren zum Verwenden der analogen Speicherstruktur von 1A und 2 zum Bereitstellen eines negativen Impulses dargestellt. In Schritt S1155 wird eine Reihe erster elektrischer Impulse an die analoge Speicherstruktur angelegt. Die Merkmale des elektrischen Impulses können auf den Merkmalen eines Schreibimpulses für die Art des nichtflüchtigen memristiven Elements 30 beruhen, das in der analogen Speicherstruktur verwendet wird. Zum Beispiel 1 bis 10 V, 1 bis 50 ns für Schreibimpulse und 0,05 V bis 1 V, 10 bis 100 ns für Leseimpulse, wobei allerdings Spannung und Dauer auf der Grundlage der Art des nichtflüchtigen memristiven Elements 30, welches gewählt wird, außerhalb dieser Bereiche liegen können. Die Reihe erster elektrischer Impulse kann 1 ns voneinander getrennt ausgeführt werden.
  • In Schritt S125 wird ein zweiter elektrischer Impuls mit einer zur Reihe erster elektrischer Impulse entgegengesetzten Polarität an die analoge Speicherstruktur angelegt, nachdem das flüchtige Speicherelement 20 in einen relaxierten Zustand zurückkehrt. Zum Beispiel, wenn der zweite elektrische Impuls mindestens 10 ns nach dem Ende der Reihe erster elektrischer Impulse angelegt werden kann. Durch Senden des zweiten elektrischen Impulses, nachdem das flüchtige Speicherelement 20 in einen Ruhezustand zurückkehrt, kann das nichtflüchtige memristive Element 30 eine ähnliche Änderung des Zustands (in einer entgegengesetzten Richtung) erfahren, wie während des ersten elektrischen Impulses geschehen.
  • Bezugnehmend auf 3D wird ein Verfahren zum Verwenden der analogen Speicherstruktur von 1A und 2 während einer Konvergenz zu einem Gewichtswert des nichtflüchtigen memristiven Elements 30 [dargestellt]. In Schritt S117 wird ein erster elektrischer Impuls an die analoge Speicherstruktur angelegt. Die Merkmale des elektrischen Impulses können auf den Merkmalen eines Schreibimpulses für die Art des nichtflüchtigen memristiven Elements 30 beruhen, das in der analogen Speicherstruktur verwendet wird. Der elektrische Impuls kann zum Beispiel 1 bis 10 V, 1 bis 50 ns für Schreibimpulse und 0,05 V bis 1V, 10 bis 100 ns für Leseimpulse aufweisen, wobei allerdings Spannung und Dauer auf der Grundlage der Art des nichtflüchtigen memristiven Elements 30, welches gewählt wird, außerhalb dieser Bereiche liegen können.
  • In Schritt S127 wird ein zweiter elektrischer Impuls eine erste Dauer nach dem ersten Impuls an die analoge Speicherstruktur angelegt. Die Merkmale des elektrischen Impulses können auf den Merkmalen eines Schreibimpulses für die Art des nichtflüchtigen memristiven Elements 30 beruhen, das in der analogen Speicherstruktur verwendet wird. Der elektrische Impuls kann zum Beispiel 1 bis 10 V, 1 bis 50 ns für Schreibimpulse und 0,05 V bis 1V, 10 bis 100 ns für Leseimpulse aufweisen, wobei allerdings Spannung und Dauer auf der Grundlage der Art des nichtflüchtigen memristiven Elements 30, welches gewählt wird, außerhalb dieser Bereiche liegen können. Die erste Dauer kann zum Beispiel 1 ns zwischen dem ersten Impuls und dem zweiten Impuls betragen.
  • In Schritt S137 wird ein dritter elektrischer Impuls eine zweite Dauer nach dem zweiten Impuls an die analoge Speicherstruktur angelegt. Die Merkmale des elektrischen Impulses können auf den Merkmalen eines Schreibimpulses für die Art des nichtflüchtigen memristiven Elements 30 beruhen, das in der analogen Speicherstruktur verwendet wird. Der elektrische Impuls kann zum Beispiel 1 bis 10 V, 1 bis 50 ns für Schreibimpulse und 0,05 V bis 1V, 10 bis 100 ns für Leseimpulse aufweisen, wobei allerdings Spannung und Dauer auf der Grundlage der Art des nichtflüchtigen memristiven Elements 30, welches gewählt wird, außerhalb dieser Bereiche liegen können. Die zweite Dauer kann zum Beispiel 2 ns zwischen dem ersten Impuls und dem zweiten Impuls betragen. Diese Dauer kann länger als die erste Dauer sein, aber kürzer als die Relaxationszeit des flüchtigen Speicherelements 20.
  • Bezugnehmend auf die Verfahren in 3A bis 3D sind sie jeweils ein Beispiel für Verfahrensweisen, die allein oder in Kombination miteinander während eines Schreibvorgangs erreicht werden können.
  • Bezugnehmend auf 4A bis 4B, 5A bis 5B, 6A bis 6B und 7A bis 7B werden beispielhafte Ausführungsformen des flüchtigen Speicherelements, das bei einem nichtflüchtigen memristiven Bauelement enthalten ist, dargestellt. Die folgenden keinen Anspruch auf Vollständigkeit erhebenden Beispiele sind aufschlussreich im Hinblick darauf, wie das flüchtige Speicherelement in typische Geometrien für bestehende nichtflüchtige memristive Bauelemente eingeführt werden kann, dem Fachmann wäre jedoch verständlich, wie derartige Konzepte auch auf andere Strukturen anzuwenden sind. Darüber hinaus können diese nichtflüchtigen memristiven Bauelemente als Teil eines unter Verwendung eines Transistors mit Energie versorgten Kreuzungspunkt-Arrays oder in jeder anderen Anordnung analoger Speicherzellen verwendet werden.
  • Bezugnehmend auf 4A und 4B werden beispielhafte Ausführungsformen von einer bidirektionalen analogen Speicherstrukturen dargestellt, wie sie in einem resistiven Speicher mit wahlfreiem Zugriff (resistive random-access memory, RRAM) verwendet werden, es versteht sich jedoch, dass die in den veranschaulichenden RRAM-Ausführungsformen gezeigten Konzepte auf alle bidirektionalen analogen Speicherstrukturen anwendbar sind. Dargestellt werden Strukturen, die ein flüchtiges Speicherelement 320 aufweisen. Das RRAM-Bauelement enthält ein leitendes Element 331 und eine dielektrische Schaltschicht 330. Die dargestellte RRAM-Struktur weist einen unteren Kontakt 310 und einen oberen Kontakt 340 auf, die zwischen einem isolierenden Dielektrikum 300 angeordnet sind. Das RRAM-Bauelement kann entweder das flüchtige Speicherelement 320 zwischen dem unteren Kontakt 310 und der dielektrischen Schaltschicht 330 aufweisen, wie in 4A dargestellt, oder es kann das flüchtige Speicherelement 320 zwischen dem oberen Kontakt 340 und dem leitenden Element 331 aufweisen, wie in 4B dargestellt; flüchtiges Speicherelement . Das flüchtige Speicherelement 320 kann Metallschichten ähnlich der Darstellung in 2 aufweisen, es muss aber mindestens eine flüchtige Speicherschicht aufweisen.
  • Bezugnehmend auf 5A und 5B werden bidirektionale analoge Speicherstrukturen dargestellt, wie sie in einem elektrochemischen Speicher mit wahlfreiem Zugriff (electro-chemical random-access memory, ECRAM) verwendet werden, es versteht sich jedoch, dass die in den veranschaulichenden ECRAM-Ausführungsformen gezeigten Konzepte auf alle bidirektionalen analogen Speicherstrukturen anwendbar sind. 5B wird dargestellt, um außerdem die Verwendung des flüchtigen Speicherelements in einem symmetrischen Bauelement zu veranschaulichen. Die ECRAM-Struktur enthält ein Ionen-Gate-Material 431, das sandwichartig zwischen einem ersten lonenreservoir 430 und einem zweiten lonenreservoir 432 angeordnet ist. Das erste lonenreservoir 430 und das zweite lonenreservoir 432 können aus der gleichen chemischen Zusammensetzung, unterschiedlichen chemischen Zusammensetzungen oder aus Materialien hergestellt sein, die ähnliche chemische Zusammensetzungen mit unterschiedlichen Ionen- oder Dotierstoffkonzentrationen aufweisen. Die dargestellte ECRAM-Struktur weist einen unteren Kontakt 410 und einen oberen Kontakt 440 auf, die zwischen einem isolierenden Dielektrikum 400 angeordnet sind. Die ECRAM-Struktur kann das flüchtige Speicherelement 420 auch zwischen einem lonenreservoir 430/432 und einem Kontakt aufweisen, beispielsweise zwischen dem ersten lonenreservoir 430 und dem unteren Kontakt 410, wie in 5A dargestellt. Außerdem kann sich das flüchtige Speicherelement 420 zwischen dem ersten lonenreservoir 430 und dem zweiten lonenreservoir 432 und deren jeweiligem Kontakt befinden, wie in 5B dargestellt, und dadurch eine symmetrische Struktur bilden. Das flüchtige Speicherelement 420 kann Metallschichten ähnlich der Darstellung in 2 aufweisen, es muss aber mindestens eine flüchtige Speicherschicht aufweisen.
  • Bezugnehmend auf 6A und 6B werden beispielhafte Ausführungsformen von einer unidirektionalen analogen Speicherstrukturen dargestellt, wie sie in einer pilzförmigen PCM-Struktur verwendet werden, es versteht sich jedoch, dass die in den veranschaulichenden pilzförmigen PCM-Ausführungsformen gezeigten Konzepte auf alle unidirektionalen analogen Speicherstrukturen anwendbar sind. Das pilzförmige PCM-Bauelement enthält ein Heizelement 531 und eine dielektrische Schicht 532, die unter dem Phasenwechselmaterial 530 angeordnet ist. Die dargestellte pilzförmige PCM-Struktur weist einen unteren Kontakt 510 und einen oberen Kontakt 540 auf, die zwischen einem isolierenden Dielektrikum 550 angeordnet sind. Das pilzförmige PCM-Bauelement kann entweder das flüchtige Speicherelement 520 zwischen dem unteren Kontakt 510 und dem Heizelement 531 aufweisen, wie in 6A dargestellt, oder es kann alternativ das flüchtige Speicherelement 520 zwischen dem oberen Kontakt 540 und dem Phasenwechselmaterial 530 aufweisen, wie in 6B dargestellt. Das flüchtige Speicherelement 520 kann Metallschichten ähnlich der Darstellung in 2 aufweisen, es muss aber mindestens eine flüchtige Speicherschicht aufweisen.
  • Bezugnehmend auf 7A und 7B werden beispielhafte Ausführungsformen von analogen Speicherstrukturen mit drei Anschlüssen dargestellt, wie sie in einer Strukturen von elektrochemischen Speichern mit wahlfreiem Zugriff (electrochemical random-access memory, ECRAM) verwendet werden, die ein flüchtiges Speicherelement aufweisen, es versteht sich jedoch, dass die in dem veranschaulichenden ECRAM mit drei Anschlüssen gezeigten Konzepte auf alle analogen Speicherstrukturen mit drei Anschlüssen anwendbar sind. Die dargestellte ECRAM-Struktur weist einen Drain-Kontakt 610, einen Lesekontakt 641 und einen Schreibkontakt 640 auf, der zwischen einem isolierenden Dielektrikum 650, 651 angeordnet ist. Die ECRAM-Struktur kann eine Elektrolytschicht 631 und einen Kanal 630 aufweisen. In einer solchen Ausführungsform, in der der Lesepfad (d.h. der Stromfluss vom Lesekontakt 641 zum Drain-Kontakt 610) und der Schreibpfad (d.h. der Stromfluss vom Schreibkontakt 640 zum Drain-Kontakt 610) unterschiedlich sind, wäre das flüchtige Speicherelement 620 mindestens im Schreibpfad angeordnet. Wie in 7A dargestellt, kann das flüchtige Speicherelement 620 zum Beispiel zwischen dem Schreibkontakt 640 und der Elektrolytschicht 631 und somit nur im Schreibpfad angeordnet sein. Alternativ kann das flüchtige Speicherelement 620, wie in 7B dargestellt, am Drain-Kontakt 611 und somit im Lese- und im Schreibpfad angeordnet sein. Das flüchtige Speicherelement 620 kann Metallschichten ähnlich der Darstellung in 2 aufweisen, es muss aber mindestens eine flüchtige Speicherschicht aufweisen.
  • Die Bildung des flüchtigen Speicherelements als Teil des gesamten Bildungsvorgangs für jede nichtflüchtige memristive Bauelementstruktur kann erreicht werden, indem das flüchtige Speicherelement an der jeweils zutreffenden Position abgeschieden wird (z.B. vor dem Abscheiden der Schichten des nichtflüchtigen memristiven Bauelements, wie in 5A dargestellt, nach Schichten des nichtflüchtigen memristiven Bauelements, wie in 5B dargestellt), bevor das Muster der Struktur ausgebildet und Kontakte gebildet werden. Das Abscheiden des flüchtigen Speicherelements kann durch PVD-Abscheidung wie beispielsweise eine gepulste Laserabscheidung, Sputter-Abscheidung, chemische Gasphasenabscheidung, MOCVD, Abscheidung aus einer Lösung usw. erreicht werden.
  • Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung wurden zur Veranschaulichung vorgelegt, sie sind jedoch nicht als erschöpfend oder auf die offenbarten Ausführungsformen beschränkt zu verstehen. Viele Änderungen und Varianten werden für den Fachmann ersichtlich sein, ohne dass diese vom Geltungsbereich der beschriebenen Ausführungsformen abweichen. Die hier verwendete Begrifflichkeit wurde so gewählt, dass sie die Grundsätze der Ausführungsform, die praktische Anwendung oder die technische Verbesserung gegenüber auf dem Markt zu findenden Technologien bestmöglich erklärt oder dass sie einen anderen Fachmann in die Lage versetzt, die hier offenbarten Ausführungsformen zu verstehen. Die vorliegende Erfindung soll daher nicht auf die beschriebenen und veranschaulichten genauen Formen und Einzelheiten beschränkt sein, sondern im Geltungsbereich der anhängenden Ansprüche liegen.

Claims (25)

  1. Speicherstruktur, die aufweist: ein flüchtiges Speicherelement in Reihe mit einem nichtflüchtigen Speicherelement.
  2. Struktur nach Anspruch 1, wobei das nichtflüchtige Speicherelement ein memristives Bauelement aufweist.
  3. Struktur nach Anspruch 1, wobei das flüchtige Speicherelement ein Material aufweist, das seinen Widerstand vorübergehend ändert, wenn es einem elektrischen Feld über das Material ausgesetzt wird.
  4. Struktur nach Anspruch 1, wobei das flüchtige Speicherelement ein Material aufweist, [das] beim Anlegen einer elektrischen Spannung an das Material stärker leitend wird und in einen relaxierten Zustand zurückkehrt, sobald das durch die elektrische Spannung hervorgerufene elektrische Feld entfernt wird.
  5. Struktur nach Anspruch 1, wobei das flüchtige Speicherelement eine flüchtige Speicherschicht aufweist, die zwischen einer ersten leitenden Schicht und einer zweiten leitenden Schicht angeordnet ist.
  6. Struktur nach Anspruch 1, wobei das flüchtige Speicherelement eine flüchtige Speicherschicht aufweist und wobei ein Material für die flüchtige Speicherschicht ein MITMIEC-Material aufweist.
  7. Struktur nach Anspruch 1, wobei das flüchtige Speicherelement eine flüchtige Speicherschicht aufweist und wobei ein Material für die flüchtige Speicherschicht aus der Gruppe ausgewählt wird, bestehend aus: XCoO2, XNbO2, XVO2, XNbO3, X4xTi5O12 und/oder XSmNiO3, wobei es sich bei X um ein Alkalimetall handelt.
  8. Struktur nach Anspruch 1, wobei das nichtflüchtige Speicherelement Teil einer Einheit mit drei Kontakten ist und wobei das flüchtige Speicherelement in einem Schreibpfad der Einheit mit drei Kontakten angeordnet ist.
  9. Struktur nach Anspruch 2, wobei das nichtflüchtige Speicherelement einen bidirektionalen nichtflüchtigen Speicher aufweist.
  10. Struktur nach Anspruch 2, wobei das nichtflüchtige Speicherelement einen unidirektionalen nichtflüchtigen Speicher aufweist.
  11. Struktur nach Anspruch 2, wobei das nichtflüchtige Speicherelement einen resistiven Speicher mit wahlfreiem Zugriff (resistive random-access memory, RRAM) aufweist.
  12. Struktur nach Anspruch 2, wobei das nichtflüchtige Speicherelement einen leitfähigen, überbrückenden Speicher mit wahlfreiem Zugriff (conductive bridging random-access memory, CBRAM) aufweist.
  13. Struktur nach Anspruch 2, wobei das nichtflüchtige Speicherelement einen elektrochemischen Speicher mit wahlfreiem Zugriff (electrochemical random-access memory, ECRAM) aufweist.
  14. Struktur nach Anspruch 2, wobei das nichtflüchtige Speicherelement einen Phasenwechselspeicher (phase change memory, PCM) aufweist.
  15. Struktur nach Anspruch 1, die weiterhin aufweist: ein flüchtiges Speicherelement in Reihe mit einem memristiven Element.
  16. Struktur nach Anspruch 15, wobei die flüchtige Speicherschicht ein Material aufweist, das seinen Widerstand vorübergehend ändert, wenn es einer elektrischen Spannung an dem Material ausgesetzt wird.
  17. Struktur nach Anspruch 15, wobei die flüchtige Speicherschicht ein Material aufweist, [das] beim Anlegen einer elektrischen Spannung an das Material stärker leitend wird und in einen relaxierten Zustand zurückkehrt, sobald die elektrische Spannung entfernt wird.
  18. Struktur nach Anspruch 15, wobei die flüchtige Speicherschicht eine flüchtige Speicherschicht aufweist, die zwischen einer ersten leitenden Schicht und einer zweiten leitenden Schicht angeordnet ist.
  19. Struktur nach Anspruch 15, wobei ein Material für die flüchtige Speicherschicht aus der Gruppe ausgewählt wird, bestehend aus: XCoO2, XNbO2, XVO2, XNbO3, X4xTi5O12 und/oder XSmNiO3, wobei es sich bei X um ein Alkalimetall handelt.
  20. Verfahren zum Beschreiben einer Speicherstruktur, das aufweist: Anlegen eines ersten Impulses an eine analoge Speicherstruktur, wobei die analoge Speicherstruktur ein flüchtiges Speicherelement und ein nichtflüchtiges memristives Element in Reihe aufweist; und Anlegen eines zweiten Impulses an die analoge Speicherstruktur, wobei eine Zeitdauer zwischen dem ersten Impuls und dem zweiten Impuls geringer als eine Relaxationsrate des flüchtigen Speicherelements ist.
  21. Verfahren nach Anspruch 20, das weiterhin Anlegen eines dritten Impulses an die analoge Speicherstruktur aufweist, wobei die Zeitdauer zwischen dem zweiten Impuls und dem dritten Impuls im Wesentlichen ähnlich der Zeitdauer zwischen dem ersten Impuls und dem zweiten Impuls ist.
  22. Verfahren zum Beschreiben einer Speicherstruktur, das aufweist: Anlegen eines ersten Impulses an eine analoge Speicherstruktur, wobei die analoge Speicherstruktur ein flüchtiges Speicherelement und ein nichtflüchtiges memristives Element in Reihe aufweist; Anlegen eines zweiten Impulses an die analoge Speicherstruktur, und wobei eine erste Zeitdauer zwischen dem ersten Impuls und dem zweiten Impuls geringer als eine Relaxationsrate des flüchtigen Speicherelements ist; und Anlegen eines dritten negativen Impulses an die analoge Speicherstruktur, wobei eine zweite Zeitdauer zwischen dem zweiten Impuls und dem dritten negativen Impuls geringer als eine Relaxationsrate des flüchtigen Speicherelements und größer als die erste Zeitdauer ist.
  23. Verfahren nach Anspruch 22, das weiterhin aufweist: vor dem ersten Impuls Anlegen einer Mehrzahl von Impulsen an die analoge Speicherstruktur, wobei jeder Impuls im Wesentlichen ähnlich ist und wobei eine Zeitdauer zwischen Impulsen im Wesentlichen ähnlich ist.
  24. Verfahren zum Schreiben in einer analogen Speicherstruktur, das aufweist: Anlegen eines ersten Impulses an eine analoge Speicherstruktur, wobei die analoge Speicherstruktur ein flüchtiges Speicherelement und ein nichtflüchtiges memristives Element in Reihe aufweist; Anlegen eines zweiten Impulses an die analoge Speicherstruktur, und wobei eine erste Zeitdauer zwischen dem ersten Impuls und dem zweiten Impuls geringer als eine Relaxationsrate des flüchtigen Speicherelements ist; und Anlegen eines dritten Impulses an die analoge Speicherstruktur, wobei eine zweite Zeitdauer zwischen dem zweiten Impuls und dem dritten Impuls geringer als eine Relaxationsrate des flüchtigen Speicherelements und größer als die erste Zeitdauer ist.
  25. Verfahren nach Anspruch 24, das weiterhin aufweist: vor dem ersten Impuls Anlegen einer Mehrzahl von Impulsen an die analoge Speicherstruktur, wobei jeder Impuls im Wesentlichen ähnlich ist und wobei eine Zeitdauer zwischen Impulsen im Wesentlichen ähnlich ist.
DE112021005740.5T 2020-12-14 2021-11-09 Gemischt leitendes flüchtiges speicherelement zum beschleunigten beschreiben eines nichtflüchtigen memristiven bauelements Pending DE112021005740T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/121,379 US11615842B2 (en) 2020-12-14 2020-12-14 Mixed conducting volatile memory element for accelerated writing of nonvolatile memristive device
US17/121,379 2020-12-14
PCT/CN2021/129585 WO2022127446A1 (en) 2020-12-14 2021-11-09 Mixed conducting volatile memory element for accelerated writing of nonvolatile memristive device

Publications (1)

Publication Number Publication Date
DE112021005740T5 true DE112021005740T5 (de) 2023-08-10

Family

ID=81942845

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021005740.5T Pending DE112021005740T5 (de) 2020-12-14 2021-11-09 Gemischt leitendes flüchtiges speicherelement zum beschleunigten beschreiben eines nichtflüchtigen memristiven bauelements

Country Status (10)

Country Link
US (1) US11615842B2 (de)
JP (1) JP2023552880A (de)
KR (1) KR20230096095A (de)
CN (1) CN116635938A (de)
CA (1) CA3194543A1 (de)
DE (1) DE112021005740T5 (de)
GB (1) GB2617496A (de)
IL (1) IL302022A (de)
MX (1) MX2023006780A (de)
WO (1) WO2022127446A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615842B2 (en) 2020-12-14 2023-03-28 International Business Machines Corporation Mixed conducting volatile memory element for accelerated writing of nonvolatile memristive device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058643B2 (en) * 2006-09-29 2011-11-15 The Board Of Trustees Of The Leland Stanford Junior University Electrochemical memory with internal boundary
US8050080B2 (en) 2008-03-05 2011-11-01 S. Aqua Semiconductor Llc Random access memory with CMOS-compatible nonvolatile storage element in series with storage capacitor
US8471234B2 (en) 2009-01-20 2013-06-25 Hewlett-Packard Development Company, L.P. Multilayer memristive devices
US8918352B2 (en) 2011-05-23 2014-12-23 Microsoft Corporation Learning processes for single hidden layer neural networks with linear output units
WO2015065415A1 (en) 2013-10-31 2015-05-07 Hewlett-Packard Development Company, L.P. Memristive device switching by alternating polarity pulses
KR20160022046A (ko) * 2014-08-19 2016-02-29 에스케이하이닉스 주식회사 전자 장치
CN104461399B (zh) 2014-12-19 2018-08-28 上海新储集成电路有限公司 非易失性存储器的写缓存器系统及其数据读写方法
WO2017039608A1 (en) 2015-08-31 2017-03-09 Hewlett Packard Enterprise Development Lp Non-volatile resistance memory devices including a volatile selector with an alloy electrode and silicon dioxide matrix
CN105761750B (zh) 2016-02-04 2018-10-09 华中科技大学 一种基于忆阻器的多值逻辑器件及操作方法
KR20170142341A (ko) * 2016-06-17 2017-12-28 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
WO2018067168A1 (en) * 2016-10-07 2018-04-12 Hewlett-Packard Development Company, L.P. Hybrid memory devices
US10164179B2 (en) 2017-01-13 2018-12-25 International Business Machines Corporation Memristive device based on alkali-doping of transitional metal oxides
US10340447B2 (en) 2017-06-07 2019-07-02 International Business Machines Corporation Three-terminal metastable symmetric zero-volt battery memristive device
US10229736B2 (en) 2017-06-22 2019-03-12 International Business Machines Corporation Memristive device based on reversible intercalated ion transfer between two meta-stable phases
KR20190007642A (ko) 2017-07-13 2019-01-23 에스케이하이닉스 주식회사 다수의 시냅스 블록들을 갖는 뉴로모픽 소자
US10903420B2 (en) * 2019-04-16 2021-01-26 International Business Machines Corporation Lithium-compound based solid state memristor device for neuromorphic computing
US10896731B1 (en) * 2019-07-30 2021-01-19 Hewlett Packard Enterprise Development Lp Content addressable memory circuits with threshold switching memristors
US11925128B2 (en) * 2020-08-26 2024-03-05 Robert Bosch Gmbh Differential ionic electronic transistors
US11615842B2 (en) 2020-12-14 2023-03-28 International Business Machines Corporation Mixed conducting volatile memory element for accelerated writing of nonvolatile memristive device

Also Published As

Publication number Publication date
US20220189550A1 (en) 2022-06-16
GB2617496A (en) 2023-10-11
GB202310214D0 (en) 2023-08-16
WO2022127446A1 (en) 2022-06-23
US11615842B2 (en) 2023-03-28
IL302022A (en) 2023-06-01
CA3194543A1 (en) 2022-06-23
KR20230096095A (ko) 2023-06-29
JP2023552880A (ja) 2023-12-19
CN116635938A (zh) 2023-08-22
MX2023006780A (es) 2023-06-20

Similar Documents

Publication Publication Date Title
DE60126310T2 (de) Punktkontaktarray, Not-Schaltung und elektronische Schaltung damit
DE1954966C3 (de) Elektrische Speichermatrix in Kompaktbauweise
DE2154024C3 (de)
EP2436011B1 (de) Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
EP0002486B1 (de) Statische Speicherzelle aus zwei Feldeffekttransistoren und Verwendung derselben in einem programmierfähigen logischen Schaltungsverband
DE2011794C3 (de) Halbleiterspeicheranordnung
DE2635028C2 (de) Auf einem Halbleiterplättchen integriertes Speichersystem
DE102015102767A1 (de) Speicher
DE102021110278A1 (de) Ferroelektrische speichervorrichtung unter verwendung von back-end-of-line(beol)-dünnschicht-zugriffstransistoren und verfahren zu deren herstellung
DE1803035A1 (de) Feldeffekt-Halbleiterbauelement
DE102005018344A1 (de) Schaltvorrichtung für rekonfigurierbare Zwischenverbindung und Verfahren zum Herstellen derselben
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE2235465C3 (de) Feldeffekttransistor-Speicherelement
DE112021005740T5 (de) Gemischt leitendes flüchtiges speicherelement zum beschleunigten beschreiben eines nichtflüchtigen memristiven bauelements
WO2006029594A1 (de) Halbleiterspeicherbauelement
DE2153284A1 (de) Speichermatrix
DE2705992C3 (de)
DE2519323C3 (de) Statisches Drei-Transistoren-Speicherelement
DE112021006040T5 (de) Speicherinterne xor-logik in einem resistiven speicher mit wahlfreiem zugriff unter verwendung von komplementärem schalten
DE102022104831A1 (de) Memristive struktur, memristives kreuzschienen-array und verfahren dafür
EP4133419A1 (de) Neuronen und synapsen mit ferroelektrisch modulierten metall-halbleiter schottky dioden nebst verfahren
DE112021003002T5 (de) Doppel-damaszener-kreuzschienen-anordnung für ein deaktivieren einer fehlerbehafteten resistiven schalteinheit in der anordnung
DE1261883C2 (de) Elektronischer impulsspeicher
DE102006011462B4 (de) Speicherschaltung und Verfahren zum Betreiben einer Speicherschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence