DE112021006040T5 - Speicherinterne xor-logik in einem resistiven speicher mit wahlfreiem zugriff unter verwendung von komplementärem schalten - Google Patents
Speicherinterne xor-logik in einem resistiven speicher mit wahlfreiem zugriff unter verwendung von komplementärem schalten Download PDFInfo
- Publication number
- DE112021006040T5 DE112021006040T5 DE112021006040.6T DE112021006040T DE112021006040T5 DE 112021006040 T5 DE112021006040 T5 DE 112021006040T5 DE 112021006040 T DE112021006040 T DE 112021006040T DE 112021006040 T5 DE112021006040 T5 DE 112021006040T5
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- rram
- voltage
- layer
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 16
- 239000003989 dielectric material Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 28
- 239000001301 oxygen Substances 0.000 claims description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 23
- 229910052582 BN Inorganic materials 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 2
- 229910005855 NiOx Inorganic materials 0.000 claims 3
- 229910003070 TaOx Inorganic materials 0.000 claims 3
- 229910003087 TiOx Inorganic materials 0.000 claims 3
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims 3
- 230000015654 memory Effects 0.000 description 26
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- -1 oxygen ions Chemical class 0.000 description 5
- 229910010413 TiO 2 Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0078—Write using current through the cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
In einem Verfahren zum Verwenden oder Ausbilden einer Halbleiterstruktur. Die Halbleiterstruktur kann ein Gatter eines resistiven Speichers mit wahlfreiem Zugriff (RRAM-Gatter) mit einer ersten Elektrode und einer zweiten Elektrode aufweisen. Das RRAM-Gatter kann auch eine Schaltschicht aufweisen, die ein dielektrisches Material mit einem k-Wert der Schaltschicht und einer Wärmeleitfähigkeit der Schaltschicht aufweist. Das RRAM-Gatter kann auch eine komplementär schaltende (CS) Abschwächungsschicht aufweisen, die ein Material mit einem niedrigeren CS-k-Wert als dem k-Wert der Schaltschicht und einer höheren CS-Wärmeleitfähigkeit als der Wärmeleitfähigkeit der Schaltschicht aufweist.
Description
- HINTERGRUND
- Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet nichtflüchtiger Speicher und insbesondere auf das Bereitstellen eines XOR-Gatters unter Verwendung einer Einzeleinheit in einem resistiven Speicher mit wahlfreiem Zugriff (resistive random access memory, RRAM).
- In RRAM-Einheiten können Speicherzellen auf einen von zwei Zuständen programmiert werden: einen gesetzten Zustand oder einen rückgesetzten Zustand. Im gesetzten Zustand weist die Speicherzelle einen „niedrigen“ (LOW) Widerstand auf. Im rückgesetzten Zustand weist die Speicherzelle einen „hohen“ (HIGH) Widerstand auf. Der gesetzte Zustand und der rückgesetzte Zustand der Speicherzelle erfordern unterschiedliche Schwellenspannungen zum Schalten der Speicherzelle. Die Rücksetz-Schwellenspannung ist der Spannungsabfall an der Speicherzelle, der überwunden werden muss, um einen stromleitenden Kanal, ein sogenanntes „Filament“, zu trennen. Die Setz-Schwellenspannung ist der Spannungsabfall an der Speicherzelle, der überwunden werden muss, um das stromleitende Filament wieder zu verbinden. Die Schwellenspannung für die Speicherzelle im rückgesetzten Zustand ist vergleichsweise höher als die Schwellenspannung für die Speicherzelle im gesetzten Zustand für komplementär schaltende RRAM-Einheiten. Deshalb ist es möglich, eine Programmspannung anzulegen, die die Speicherzelle in den gesetzten Zustand schaltet, aber nicht in den rückgesetzten Zustand, und es ist möglich, eine Programmspannung anzulegen, die die Speicherzelle in den rückgesetzten Zustand schaltet, aber nicht in den gesetzten Zustand. Es ist jedoch nicht möglich, eine einzelne Programmspannung anzulegen, die sowohl den Speicher von einem Zustand in den anderen ändert als auch den Speicher zurückändert.
- XOR-Gatter sind Logikgatter, die wahr (z.B. 1, „HIGH“) ausgeben, wenn nur einer von zwei Eingängen wahr ist, und die falsch (z.B. 0, „LOW“) ausgeben, wenn beide Eingänge wahr sind oder beide Eingänge falsch sind. Ein XOR-Gatter kann nur aus Kombinationen von Logikgattern aufgebaut werden, die in der Herstellung verfügbar sind (d.h. XNOR-Gatter, AND-Gatter, OR-Gatter oder NOT-Gatter).
- KURZDARSTELLUNG
- Aspekte einer Ausführungsform der vorliegenden Erfindung offenbaren ein Gatter eines resistiven Speichers mit wahlfreiem Zugriff (resistive random access memory, RRAM). Das RRAM-Gatter weist eine erste Elektrode und eine zweite Elektrode auf. Das RRAM-Gatter weist auch eine Schaltschicht auf, die aus einem dielektrischen Material hergestellt ist, das einen k-Wert der Schaltschicht und eine Wärmeleitfähigkeit der Schaltschicht aufweist. Das RRAM-Gatter weist auch eine komplementär schaltende (complimentary switching, CS) Abschwächungsschicht auf, die einen CS-k-Wert aufweist, der niedriger als der k-Wert der Schaltschicht ist, und eine CS-Wärmeleitfähigkeit, die höher als die Wärmeleitfähigkeit der Schaltschicht ist.
- Aspekte einer Ausführungsform der vorliegenden Erfindung weisen auch ein Verfahren zum Betreiben eines RRAM-Gatters wie des RRAM-Gatters in der obigen Ausführungsform auf. Das Verfahren kann Bereitstellen des RRAM-Gatters und Rücksetzen des RRAM-Gatters durch Liefern eines Spannungsimpulses Vreset aufweisen. Das Verfahren kann auch Ausführen einer Logikfunktion durch Versorgen der ersten Elektrode mit einer ersten Vorspannung und der zweiten Elektrode mit einer zweiten Vorspannung aufweisen. Die erste Vorspannung kann eine Auswahl aus der Gruppe aufweisen, die aus Nullspannung und einer positiven komplementär schaltenden Spannung (Vset) besteht, und die zweite Vorspannung kann eine Auswahl aus der Gruppe aufweisen, die aus Nullspannung und negativer Vset besteht. Das Verfahren kann auch Erkennen eines Vorspannungszustands des RRAM-Gatters unter Verwendung einer Abtastspannung, die niedriger als Vset ist, aufweisen. Eine Spannung Vset allein von der ersten Elektrode oder allein von der zweiten Elektrode kann einen Vorspannungszustand gleich 1 ergeben, und eine Spannung Vset sowohl von der ersten Elektrode als auch der zweiten Elektrode oder eine Nullspannung von der ersten Elektrode und der zweiten Elektrode ergibt einen Vorspannungszustand gleich 0.
- Aspekte einer Ausführungsform der vorliegenden Erfindung weisen auch Bilden einer Halbleiterstruktur auf. Das Verfahren des Bildens kann Bilden einer ersten Elektrode aufweisen. Das Verfahren kann auch Bilden einer Schaltschicht aufweisen, die aus einem dielektrischen Material hergestellt ist, das einen k-Wert der Schaltschicht und eine Wärmeleitfähigkeit der Schaltschicht aufweist. Bilden der Halbleiterstruktur kann auch Bilden einer komplementär schaltenden (CS) Abschwächungsschicht aufweisen, die aus einem CS-k-Wert hergestellt ist, der niedriger als der k-Wert der Schaltschicht ist, und einer CS-Wärmeleitfähigkeit, die höher ist als die Wärmeleitfähigkeit der Schaltschicht. Bilden der Halbleiterstruktur kann auch Bilden einer zweiten Elektrode an einer gegenüberliegenden Seite der Schaltschicht und der CS-Abschwächungsschicht von der ersten Elektrode aufweisen.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
-
-
1 stellt ein Schaubild eines Speichersystems gemäß einer Ausführungsform der vorliegenden Erfindung dar; -
2 stellt ein Schaubild einer Querschnitt-Seitenansicht des RRAM-Gatters gemäß einer Ausführungsform der vorliegenden Erfindung dar; -
3 stellt ein Flussdiagramm der Abläufe der RRAM-Einheit gemäß einer Ausführungsform der vorliegenden Erfindung dar; -
4 stellt eine schematische Darstellung eines in dem RRAM-Gatter ausgebildeten leitfähigen Filaments dar, um gesetzte (SET) und rückgesetzte (RESET) Zustände in der RRAM-Einheit gemäß einer Ausführungsform der vorliegenden Erfindung zu ermöglichen; und -
5 stellt eine schematische Darstellung des RRAM-Gatters mit einem unterbrochenen leitfähigen Filament gemäß einer Ausführungsform der vorliegenden Erfindung dar. - AUSFÜHRLICHE BESCHREIBUNG
- Wie weiter unten ausführlicher beschrieben werden wird, handelt es sich bei einem Aspekt der derzeitigen Erfindung um ein Verfahren zum Betreiben und Programmieren einer resistiven Speichereinheit mit wahlfreiem Zugriff (RRAM-Einheit), die eine Mehrzahl von Speicherzellen enthält. Jede einzelne Speicherzelle enthält ein RRAM-Gatter, das eine Schaltschicht und eine komplementär schaltende (CS) Schicht aufweist, die sich als XOR-Gatter verhalten können. XOR-Gatter standen zur Herstellung in einer einzelnen Gatterstruktur im Allgemeinen nicht zur Verfügung. Die Kombination einer Schaltschicht und einer CS-Schicht ermöglicht es der RRAM-Einheit, als logisches XOR-Gatter zu fungieren, und zwar durch die Ausbildung eines Filaments mit Sauerstoffleerstellen, wenn nur eine der beiden Elektroden ein „1“-Signal sendet, und eines von Sauerstoffleerstellen verarmten Bereichs, der sich ausbildet, wenn beide Elektroden „1“-Signale senden. Der von Sauerstoffleerstellen verarmte Bereich bildet sich durch das komplementäre Schalten aus, das stattfindet, wenn eine positive Vorspannung an einer Elektrode die positiv geladenen Sauerstoffleerstellen zu einer Verlagerung zwingt, wodurch eine Lücke im Filament mit Sauerstoffleerstellen bleibt. Einzelheiten der Arbeitsweise werden mit Bezug auf die Figuren in der nachfolgenden Beschreibung erklärt.
-
1 stellt eine Darstellung eines Speichersystems 100 gemäß einer Ausführungsform der vorliegenden Erfindung dar. Das Speichersystem 100 weist eine resistive Speichereinheit mit wahlfreiem Zugriff (RRAM-Einheit) 102 mit einem RRAM-Array 104 auf, das eine Mehrzahl von Speicherzellen 106 aufweist. Jede Speicherzelle 106 enthält ein RRAM-Gatter 110, das zum Ausführen von XOR-Logikfunktionen verwendet werden kann. Das RRAM-Array 104 ist so in Zeilen und Spalten organisiert, dass jede Speicherzelle 106 eine eindeutige Speicheradresse aufweist, bei der es sich um den Kreuzungspunkt eines Zeilendrahts und eines Spaltendrahts handelt. - In der veranschaulichten Ausführungsform ist das RRAM-Array 104 paarweise einem Schreibschaltkreis 108 zugeordnet. In bestimmten Ausführungsformen kann der Schreibschaltkreis 108 so in das RRAM-Array 104 einbezogen sein, dass jeder Zeilendraht und/oder jeder Spaltendraht einen ihm paarweise zugeordneten Schreibschaltkreis 108 aufweist. Der Schreibschaltkreis 108 kann einen oder mehrere Impulsgeneratoren aufweisen, die so konfiguriert sind, dass Stromimpulse an die Speicherzellen 106 angelegt und die Speicherzellen 106 dadurch programmiert werden. Die vom Schreibschaltkreis 108 gelieferten Stromimpulse werden auf eine Nullspannung oder auf eine positive bzw. negative Ausrichtung einer komplementär schaltenden Spannung („Vset“) für das RRAM-Gatter 110 abgestimmt, an das sie geliefert werden. Das Liefern der Spannung Vset stellt sicher, dass die richtige XOR-Logikfunktion ausgeführt werden kann.
- Die positive oder negative Ausrichtung des Schreibstromimpulses, der an die Speicherzelle 106 angelegt wird, hängt vom gewünschten Zustand der Speicherzelle 106 ab. Der Schreibschaltkreis 108 erzeugt einen Impuls Vset, der auf die komplementären Schalteigenschaften abgestimmt ist, die bei der Herstellung des RRAM-Gatters 110 festgelegt wurden. Zu den komplementären Schalteigenschaften des RRAM-Gatters 110 können zum Beispiel Größe und Form des RRAM-Gatters 110, die Wärmeleitfähigkeit, die Dielektrizitätskonstante des Materials und die Konzentrationen und Konfigurationen der Sauerstoffleerstellen des RRAM-Gatters 110 gehören. Das heißt, das RRAM-Gatter 110 kann mit einem spezifischen Vset hergestellt werden, und der Schreibschaltkreis 108 wird so konfiguriert, dass er diese Spannung als positive Ausrichtung für eine Elektrode (d.h. den Zeilendraht oder den Spaltendraht) und als negative Ausrichtung für die andere Elektrode (d.h. den jeweils verbleibenden Zeilendraht bzw. Spaltendraht) erzeugt.
-
2 stellt eine Darstellung einer Querschnitt-Seitenansicht des RRAM-Gatters 110 gemäß einer Ausführungsform der vorliegenden Erfindung dar. Das RRAM-Gatter 110 weist eine erste Elektrode 202 und eine zweite Elektrode 204 auf, die in einer Ausführungsform aus einem leitfähigen Material wie Pd, Ti, Pt, Ir, Ru, Cu, Au, Ta, TaN, TiN, Al/Ti, Pt/Ti und W/Zr gebildet sind. Die erste Elektrode 202 und die zweite Elektrode 204 sind elektrisch mit den Zeilendrähten und Spaltendrähten und mit dem Schreibschaltkreis 108 verbunden. Wie oben erwähnt, kann die erste Elektrode 202 elektrisch mit einem Impulsgenerator verbunden sein, während die zweite Elektrode 204 elektrisch mit einem anderen Impulsgenerator verbunden ist. Die erste Elektrode 202 und die zweite Elektrode 204 können unter Verwendung von auf dem Fachgebiet bekannten Abscheidetechniken gebildet werden. Die erste Elektrode 202 und die zweite Elektrode 204 können zum Beispiel unter Verwendung von Atomlagenabscheidung (atomic layer deposition, ALD), physikalischer Gasphasenabscheidung (physical vapor deposition, PVD) oder chemischer Gasphasenabscheidung (chemical vapor deposition, CVD) gebildet werden. - Das RRAM-Gatter 110 weist eine CS-Abschwächungsschicht 206 und eine Schaltschicht 208 auf, die zwischen der ersten Elektrode 202 und der zweiten Elektrode 204 angeordnet sind und in mindestens einer Ausführungsform in direktem Kontakt miteinander stehen.
2 veranschaulicht zwar nur ein einzelnes RRAM-Gatter 110, in der Praxis können jedoch eine Mehrzahl solcher RRAM-Gatter 110 zusammen so angeordnet sein, dass sie das RRAM-Array 104 bilden. Das RRAM-Array 104 kann obere Zeilenelektroden und untere Spaltenelektroden aufweisen, die mit dem RRAM-Array so verbunden sind, dass jedes der einzelnen RRAM-Gatter 110 unter Verwendung eines jeweiligen Paars aus einer oberen und unteren Elektrode individuell adressiert werden kann. - Die Schaltschicht 208 ist aus einem Material hergestellt, das einen definierten k-Wert (Dielektrizitätskonstante) und eine definierte Wärmeleitfähigkeit aufweist. Der k-Wert und die Wärmeleitfähigkeit werden bei der Herstellung durch Auswählen bestimmter stofflicher Eigenschaften und maßlicher Eigenschaften festgelegt. Die Schaltschicht 208 kann dielektrische Metalloxidmaterialien enthalten wie beispielsweise: ZrO2, NiO, TiO2, MnO2, Al2O3, ZnO, Ru NCs, ZnO, HfO2, HfO2, TaOx, HfO2, Ta2O5, TiO2 NPs, TiOx/, TiOx/MgO, TiO2-x, a-ZnO, WO3/Al2O3, TiO2-x, HfOx, TiO2-x, HfO2, a-TiO2, Zn2TiO4, Ta/TaOx, HfOx/AlOx, TaOx/TiO2, TiOx/HfOx, MnO/Ta2O5, HfOx/ und Ag NPs. Die Schaltschicht 208 kann auch unter Verwendung von auf dem Fachgebiet bekannten Techniken gebildet werden. Insbesondere kann die Schaltschicht unter Verwendung von ALD, PVD oder CVD gebildet werden. Das heißt, dass für jedes RRAM-Gatter 110 (oder für das RRAM-Array 104) ein Muster auf ein Substrat oder eine andere Halbleiterstruktur aufgebracht wird und die Schichten des RRAM-Gatters (erste Elektrode 202, zweite Elektrode 204, Schaltschicht 208 usw.) nacheinander durch eine Reihe von Abscheidungen gebildet werden.
- Die CS-Abschwächungsschicht 206 ist ebenfalls aus Material hergestellt, das einen CS-k-Wert und eine CS-Wärmeleitfähigkeit für das RRAM-Gatter 110 definiert. Der CSk-Wert und die CS-Wärmeleitfähigkeit werden bei der Herstellung durch Auswählen bestimmter stofflicher Eigenschaften und maßlicher Eigenschaften festgelegt. Die CS-Abschwächungsschicht 206 kann Materialien aufweisen, die eine Alternative zu den Materialien der Schaltschicht 208 darstellen, darunter Metalloxidmaterialien wie Aluminiumoxid, Aluminiumnitrid und Bornitrid. In bestimmten Ausführungsformen weist die CS-Abschwächungsschicht 206 Materialien auf, die sich von den in der gleichen Ausführungsform der Schaltschicht 208 verwendeten Materialien unterscheiden. Die Materialien der CS-Abschwächungsschicht 206 können so ausgewählt werden, dass der CS-k-Wert niedriger ist als der k-Wert der Schaltschicht und die CS-Wärmeleitfähigkeit höher ist als die Wärmeleitfähigkeit der Schaltschicht. Ausführungsformen des RRAM-Gatters 110 mit einem CS-k-Wert, der niedriger als der k-Wert der Schaltschicht ist, und einer CS-Wärmeleitfähigkeit, die höher als die Wärmeleitfähigkeit der Schaltschicht ist, steigern das Verwirklichen von komplementärem Schalten. Ein gesteigertes Verwirklichen von komplementärem Schalten erleichtert eine wirksamere und genauere XOR-Logikfunktion. Die CS-Abschwächungsschicht 206 kann auch unter Verwendung von auf dem Fachgebiet bekannten Techniken gebildet werden. Insbesondere kann die CS-Abschwächungsschicht unter Verwendung von ALD, PVD oder CVD gebildet werden.
-
3 stellt ein Flussdiagramm der Funktion der RRAM-Einheit 102 gemäß einer Ausführungsform der vorliegenden Erfindung dar. Die RRAM-Einheit 102 stellt ein RRAM-Gatter (z.B. das RRAM-Gatter 110 von1 und2 ) bereit, das eine Schaltschicht (z.B. die in2 veranschaulichte Schaltschicht 208) und eine CS-Abschwächungsschicht (z.B. die in2 veranschaulichte CS-Abschwächungsschicht 206) aufweist (Block 302). Das RRAM-Gatter, das bereitgestellt wird, nutzt die Ausbildung leitfähiger Filamente von Sauerstoffleerstellen -
4 stellt eine schematische Darstellung eines in dem RRAM-Gatter 110 ausgebildeten leitfähigen Filaments 412 dar, um gesetzte und rückgesetzte Zustände in der RRAM-Einheit (z.B. der RRAM-Einheit 102) gemäß einer Ausführungsform der vorliegenden Erfindung zu ermöglichen. Beim Bereitstellen des RRAM-Gatters 110 kann die RRAM-Einheit 102 (z.B. unter Verwendung des Schreibschaltkreises 108) Spannungen an der ersten Elektrode 202 und der zweiten Elektrode 204 anlegen und verursacht eine Verlagerung der Sauerstoffleerstellen und Sauerstoffionen (O2-) innerhalb des RRAM-Gatters 110. Diese Verlagerung ermöglicht die Ausbildung des leitfähigen Filaments 412 zwischen der ersten Elektrode 202 und der zweiten Elektrode 404. Die Ausbildung des leitfähigen Filaments wird anfangs durch einen weichen Zusammenbruch einer dielektrischen Schicht 414 (d.h. einer Kombination der Schaltschicht 208 und der CS-Abschwächungsschicht 206 innerhalb des RRAM-Gatters 110) durch einen Hochspannungsimpuls verursacht. Der anfängliche Zusammenbruch schlägt Sauerstoffatome/-ionen aus einem Kristallgitter der dielektrischen Schicht 414, sodass Sauerstoffleerstellen in der dielektrischen Schicht 414 zurückbleiben. Die Sauerstoffionen verlassen schließlich die dielektrische Schicht 414, und die Sauerstoffleerstellen bilden das leitfähige Filament 412 in der dielektrischen Schicht 414 aus. Das bereitgestellte RRAM-Gatter 110 kann auf diese Weise mit einem Zustand von niedrigem Widerstand (d.h. logisch „1“) versehen werden. - Nachdem sich das leitfähige Filament 412 ausgebildet hat, setzt die RRAM-Einheit 102 das RRAM-Gatter 110 durch Liefern eines Spannungsimpulses Vreset zurück (Block 304). Der Rücksetzprozess kann je nachdem, ob das RRAM-Gatter einpoliges oder zweipoliges Schalten nutzt, unterschiedliche Höhen der Spannung Vreset und/oder unterschiedliche Polaritäten der Spannung Vreset aufweisen. Die Spannung Vreset kann Joulesche Wärme erzeugen, die Sauerstoffionen veranlasst, in die dielektrische Schicht 414 zurückzufließen und sich entweder an die Sauerstoffleerstellen zu binden oder das leitfähige Filament 412 zu oxidieren, wodurch ein Zustand mit hohem Widerstand erzeugt wird. In bestimmten Ausführungsformen wird eine Diffusion von Sauerstoffionen nur thermisch durch Verwendung eines Stroms zum Erzeugen von Joulescher Wärme aktiviert. Zusätzlich oder alternativ können bestimmte Ausführungsformen ein umgekehrtes elektrisches Feld zum Lenken von Sauerstoffionen nutzen.
- Zurückkehrend zu dem Verfahren von
3 führt die RRAM-Einheit 102 eine Logikfunktion aus, indem sie die erste Elektrode 202 mit einer ersten Vorspannung und die zweite Elektrode 204 mit einer zweiten Vorspannung versorgt (Block 306). Die erste Vorspannung und die zweite Vorspannung können gleichzeitig geliefert werden. Die erste Vorspannung weist entweder eine Nullspannung (logisch „0“) oder eine positive Vset (logisch „1“) auf; und die zweite Vorspannung weist entweder eine Nullspannung (logisch „0“) oder eine negative Vset (logisch „1“) auf. - Wenn beide Vorspannungen eine Nullspannung liefern, bleibt die RRAM-Einheit 102 im Zustand mit hohem Widerstand (logisch „0“), der das Ergebnis des Rücksetzvorgangs ist.
- Wenn eine der Vorspannungen, aber nicht beide, Vset liefert (logisch „1“), bildet das RRAM-Gatter 410 wieder das leitfähige Filament 412 aus und tritt in einen Zustand mit niedrigem Widerstand (eine logische „1“) ein. Das leitfähige Filament 412 bildet sich erneut aufgrund der Neukonfiguration der Sauerstoffleerstellen in der dielektrischen Schicht 414 aus und verbindet sich wieder mit der ersten Elektrode 402 und der zweiten Elektrode 404.
- Wenn beide Vorspannungen Vset (logisch „1“) liefern, wird das RRAM-Gatter 410 zum komplementären Schalten angesteuert, wodurch das RRAM-Gatter 410 in einem Zustand mit hohem Widerstand (logisch „0“) gehalten wird.
-
5 stellt eine schematische Darstellung des RRAM-Gatters 110 mit einem unterbrochenen leitfähigen Filament 516 gemäß einer Ausführungsform der vorliegenden Erfindung dar. Das unterbrochene leitfähige Filament 516 ist das Ergebnis des komplementären Schaltens, das einen von Sauerstoffleerstellen verarmten Bereich 518 in dem unterbrochenen leitfähigen Filament 516 verursacht. Der von Sauerstoffleerstellen verarmte Bereich 518 bildet sich durch Verlagern der Sauerstoffleerstellen aus. Die Sauerstoffleerstellen weisen eine positive Ladung auf, sodass, wenn die dielektrische Schicht 414 den weichen Zusammenbruch aufgrund der Spannungen Vset erfährt, die positive Polarität der ersten Vorspannung an der ersten Elektrode 202 die Sauerstoffleerstellen abstößt und dadurch den von Sauerstoffleerstellen verarmten Bereich 518 ausbildet. - Die CS-Abschwächungsschicht 206 unterdrückt die Wirkung, die die positive erste Vorspannung auf den von Sauerstoffleerstellen verarmten Bereich 418 ausübt, und/oder schwächt sie ab. Das heißt, der niedrigere dielektrische k-Wert verzögert, dass die positive Vorspannung die Sauerstoffleerstellen wirksamer abstößt, und der höhere Wärmeleitfähigkeitswert verlangsamt die Bewegung der Sauerstoffleerstellen. Deshalb weist das RRAM-Gatter 110 ohne die CS-Abschwächungsschicht 206 möglicherweise kein ausreichend großes Spannungsfenster zwischen Setzen und Rücksetzen auf.
- Zurückkehrend zum Verfahren von
3 erkennt die RRAM-Einheit auch einen Vorspannungszustand des RRAM-Gatters 110 unter Verwendung einer Abtastspannung, die niedriger als Vset ist (Block 308). Wie oben beschrieben, ergibt die Spannung Vset (positiv) allein von der ersten Elektrode 202 oder die Spannung Vset (negativ) allein von der zweiten Elektrode 204 einen Vorspannungszustand gleich 1, der von der RRAM-Einheit 102 erkannt wird. Wenn die RRAM-Einheit 102 eine Spannung Vset sowohl von der ersten Elektrode 202 als auch der zweiten Elektrode 204 liefert oder wenn die RRAM-Einheit 102 eine Nullspannung als Vorspannung an die erste Elektrode 202 und die zweite Elektrode 204 liefert, erkennt die RRAM-Einheit 102, wie ebenfalls oben beschrieben, einen Vorspannungszustand gleich 0. - Die hier beschriebenen Programme werden auf der Grundlage der Anwendung gekennzeichnet, für die sie in einer bestimmten Ausführungsform der Erfindung umgesetzt werden. Es sollte jedoch einsichtig sein, dass eine bestimmte Programmbenennung hier lediglich der Einfachheit halber verwendet wird und die Erfindung daher nicht auf die Verwendung nur in einer bestimmten, durch eine solche Benennung gekennzeichneten und/oder implizierten Anwendung beschränkt werden sollte.
- Der Ablaufplan und die Blockschaubilder in den Figuren veranschaulichen die Architektur, die Funktionalität und den Betrieb möglicher Ausführungen von Systemen, Verfahren und Computerprogrammprodukten gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung. In diesem Zusammenhang kann jeder Block in dem Ablaufplan oder den Blockschaubildern ein Modul, ein Segment oder einen Teil von Code darstellen, die eine oder mehrere ausführbare Anweisungen zur Ausführung der festgelegten logischen Funktion(en) aufweisen. Es sollte auch beachtet werden, dass in einigen alternativen Ausführungen die in dem Block angegebenen Funktionen in einer anderen Reihenfolge als in den Figuren gezeigt stattfinden können. Zwei nacheinander gezeigte Blöcke können zum Beispiel in Wirklichkeit im Wesentlichen gleichzeitig ausgeführt werden, oder die Blöcke können manchmal je nach entsprechender Funktionalität in umgekehrter Reihenfolge ausgeführt werden. Es ist ferner anzumerken, dass jeder Block der Blockschaubilder und/oder der Ablaufplandarstellung sowie Kombinationen aus Blöcken in den Blockschaubildern und/oder der Ablaufplandarstellung durch spezielle auf Hardware beruhende Systeme umgesetzt werden können, die die festgelegten Funktionen oder Schritte oder Kombinationen aus Spezial-Hardware und Computeranweisungen durchführen.
Claims (20)
- Verfahren, das aufweist: Bereitstellen eines Gatters eines resistiven Speichers mit wahlfreiem Zugriff (RRAM-Gatters), das aufweist: eine erste Elektrode; eine zweite Elektrode; [eine] Schaltschicht, die ein dielektrisches Material aufweist; und eine komplementär schaltende (CS) Abschwächungsschicht, die ein Material mit einem niedrigeren CS-k-Wert als dem k-Wert der Schaltschicht und einer höheren CS-Wärmeleitfähigkeit als der Wärmeleitfähigkeit der Schaltschicht aufweist; Rücksetzen des RRAM-Gatters durch Liefern eines Spannungsimpulses Vreset; Durchführen einer Logikfunktion durch Versorgen der ersten Elektrode mit einer ersten Vorspannung und der zweiten Elektrode mit einer zweiten Vorspannung, wobei die erste Vorspannung eine Auswahl aus der Gruppe aufweist, die aus Nullspannung und einer positiven komplementär schaltenden Spannung (Vset) besteht, und die zweite Vorspannung eine Auswahl aus der Gruppe aufweist, die aus Nullspannung und negativer Vset besteht; und Erkennen eines Vorspannungszustands des RRAM-Gatters unter Verwendung einer Abtastspannung, die niedriger als Vset ist, wobei eine Spannung Vset allein von der ersten Elektrode oder allein von der zweiten Elektrode einen Vorspannungszustand gleich 1 ergibt und eine Spannung Vset sowohl von der ersten Elektrode als auch der zweiten Elektrode oder eine Nullspannung von der ersten Elektrode und der zweiten Elektrode einen Vorspannungszustand gleich 0 ergibt.
- Verfahren nach
Anspruch 1 , das Abwarten einer Zeitdauer zwischen Durchführen der Logikfunktion und Erkennen des Vorspannungszustands des RRAM-Gatters aufweist. - Verfahren nach
Anspruch 1 , wobei die Rücksetzspannung eine Auswahl aus der Gruppe aufweist, bestehend aus: (i) einer Spannung, die gleich dem Zweifachen der Vset des RRAM-Gatters ist, die an die erste Elektrode geliefert wird; (ii) einer Spannung, die gleich dem Zweifachen der Vset des RRAM-Gatters ist, die an die zweite Elektrode geliefert wird; und (iii) einer Kombination von positiver Vset an entweder die erste Elektrode oder die zweite Elektrode und negativer Vset an die verbleibende entweder erste Elektrode bzw. zweite Elektrode. - Verfahren nach
Anspruch 1 , wobei Durchführen der Logikfunktion Ausbilden eines leitfähigen Filaments innerhalb einer Schaltschicht aufweist. - Verfahren nach
Anspruch 5 , wobei sich der von Sauerstoffleerstellen verarmte Bereich näher an der ersten Elektrode als an der zweiten Elektrode ausbildet. - Verfahren nach
Anspruch 1 , wobei die Schaltschicht ein Material aufweist, das aus der Gruppe bestehend aus HfOx, TaOx, TiOx, NiOx ausgewählt wird. - Verfahren nach
Anspruch 1 , das Rücksetzen des RRAM-Gatters durch Liefern des Spannungsimpulses Vreset nach einem Erkennen des Vorspannungszustands des RRAM-Gatters aufweist. - Gatter eines resistiven Speichers mit wahlfreiem Zugriff (RRAM-Gatter), das aufweist: eine erste Elektrode; eine zweite Elektrode; eine Schaltschicht, die ein dielektrisches Material aufweist, das einen k-Wert der Schaltschicht und eine Wärmeleitfähigkeit der Schaltschicht aufweist; und eine komplementär schaltende (CS) Abschwächungsschicht, die ein Material mit einem niedrigeren CS-k-Wert als dem k-Wert der Schaltschicht und einer höheren CS-Wärmeleitfähigkeit als der Wärmeleitfähigkeit der Schaltschicht aufweist.
- RRAM-Gatter nach
Anspruch 9 , wobei die CS-Abschwächungsschicht zwischen der ersten Elektrode und der Schaltschicht angeordnet ist und die erste Elektrode so konfiguriert ist, dass sie eine positive komplementär schaltende Spannung (Vset) liefert. - RRAM-Gatter nach
Anspruch 10 , wobei die zweite Elektrode so konfiguriert ist, dass sie eine negative Vset liefert. - RRAM-Gatter nach
Anspruch 9 , wobei die CS-Abschwächungsschicht eine Auswahl aus der Gruppe aufweist, die aus Aluminiumoxid, Aluminiumnitrid und Bornitrid besteht. - RRAM-Gatter nach
Anspruch 9 , wobei die CS-Abschwächungsschicht eine maßliche Eigenschaft aufweist, die darauf abgestimmt ist, ein Verwirklichen von komplementärem Schalten zu steigern. - RRAM-Gatter nach
Anspruch 9 , wobei die CS-Abschwächungsschicht eine maßliche Eigenschaft aufweist, die darauf abgestimmt ist, eine Vo 2+-Diffusion innerhalb der Schaltschicht zu verlangsamen. - RRAM-Gatter nach
Anspruch 9 , wobei ein an die erste Elektrode gelieferter Spannungsimpuls die Schaltschicht und die CS-Abschwächungsschicht zur zweiten Elektrode durchquert. - RRAM-Gatter nach
Anspruch 9 , wobei die Schaltschicht eine Auswahl aus der Gruppe bestehend aus HfOx, TaOx, TiOx und NiOx aufweist. - Verfahren zum Bilden einer Halbleiterstruktur, das aufweist: Bilden einer ersten Elektrode; Bilden einer Schaltschicht, die ein dielektrisches Material aufweist, das einen k-Wert der Schaltschicht und eine Wärmeleitfähigkeit der Schaltschicht aufweist; und Bilden einer komplementär schaltenden (CS) Abschwächungsschicht, die ein Material mit einem niedrigeren CS-k-Wert als dem k-Wert der Schaltschicht und einer höheren CS-Wärmeleitfähigkeit als der Wärmeleitfähigkeit der Schaltschicht aufweist; Bilden einer zweiten Elektrode an einer gegenüberliegenden Seite der Schaltschicht und der CS-Abschwächungsschicht von der ersten Elektrode.
- Verfahren nach
Anspruch 17 , wobei die CS-Abschwächungsschicht eine Auswahl aus der Gruppe aufweist, die aus Aluminiumoxid, Aluminiumnitrid und Bornitrid besteht. - Verfahren nach
Anspruch 17 , das Abstimmen einer maßlichen Eigenschaft der CS-Abschwächungsschicht zum Erhöhen einer Schwellenspannung für ein komplementäres Schalten aufweist. - Verfahren nach
Anspruch 17 , wobei die Schaltschicht eine Auswahl aus der Gruppe bestehend aus HfOx, TaOx, TiOx und NiOx aufweist.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/122,800 US11631809B2 (en) | 2020-12-15 | 2020-12-15 | In-memory resistive random access memory XOR logic using complimentary switching |
US17/122,800 | 2020-12-15 | ||
PCT/CN2021/126145 WO2022127383A1 (en) | 2020-12-15 | 2021-10-25 | In-memory resistive random access memory xor logic using complimentary switching |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112021006040T5 true DE112021006040T5 (de) | 2023-12-07 |
Family
ID=81941707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112021006040.6T Pending DE112021006040T5 (de) | 2020-12-15 | 2021-10-25 | Speicherinterne xor-logik in einem resistiven speicher mit wahlfreiem zugriff unter verwendung von komplementärem schalten |
Country Status (6)
Country | Link |
---|---|
US (1) | US11631809B2 (de) |
JP (1) | JP2023552511A (de) |
CN (1) | CN116601709A (de) |
DE (1) | DE112021006040T5 (de) |
GB (1) | GB2617036A (de) |
WO (1) | WO2022127383A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11605435B2 (en) * | 2021-06-16 | 2023-03-14 | Ferroelectric Memory Gmbh | Threshold switch structure and memory cell arrangement |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013088240A1 (en) | 2011-12-13 | 2013-06-20 | Sony Corporation | Memory device |
WO2014025434A2 (en) | 2012-05-15 | 2014-02-13 | The Regents Of The University Of Michigan | Complementary resistive switching in single resistive memory devices |
US9412940B2 (en) | 2012-08-03 | 2016-08-09 | Ecole Polytechnique Federale De Lausanne (Epfl) | Resistive switching element and use thereof |
US8890109B2 (en) | 2012-12-20 | 2014-11-18 | Intermolecular, Inc. | Resistive random access memory access cells having thermally isolating structures |
EP3035399B1 (de) * | 2014-12-19 | 2020-11-18 | IMEC vzw | Resistiv schaltende Speicherzelle |
CN105789436B (zh) | 2014-12-25 | 2018-08-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
US9443587B1 (en) * | 2015-07-21 | 2016-09-13 | Winbond Electronics Corp. | Resistive memory apparatus and writing method thereof |
US9824733B2 (en) | 2015-10-21 | 2017-11-21 | Winbond Electronics Corp. | Resistive memory and operating method for performing a forming operation thereof |
US10141506B2 (en) | 2016-02-17 | 2018-11-27 | National University Of Singapore | Resistive switching co-sputtered Pt—(NiO—Al2O3)—Pt devices |
US9734908B1 (en) | 2016-03-22 | 2017-08-15 | Winbond Electronics Corp. | Writing method for resistive memory cell and resistive memory |
US11476416B2 (en) | 2018-03-29 | 2022-10-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method for manufacturing the same |
US11737286B2 (en) * | 2018-11-21 | 2023-08-22 | The Research Foundation For The State University Of New York | Selector devices for a memory cell |
US11696521B2 (en) * | 2019-10-30 | 2023-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | High electron affinity dielectric layer to improve cycling |
-
2020
- 2020-12-15 US US17/122,800 patent/US11631809B2/en active Active
-
2021
- 2021-10-25 CN CN202180082357.7A patent/CN116601709A/zh active Pending
- 2021-10-25 GB GB2310216.3A patent/GB2617036A/en active Pending
- 2021-10-25 WO PCT/CN2021/126145 patent/WO2022127383A1/en active Application Filing
- 2021-10-25 JP JP2023526217A patent/JP2023552511A/ja active Pending
- 2021-10-25 DE DE112021006040.6T patent/DE112021006040T5/de active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220190239A1 (en) | 2022-06-16 |
GB202310216D0 (en) | 2023-08-16 |
WO2022127383A1 (en) | 2022-06-23 |
US11631809B2 (en) | 2023-04-18 |
GB2617036A (en) | 2023-09-27 |
JP2023552511A (ja) | 2023-12-18 |
CN116601709A (zh) | 2023-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2436011B1 (de) | Speichereiement, stapelung, speichermatrix und verfahren zum betreiben | |
DE102008030419B4 (de) | Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement | |
DE102005005938B4 (de) | Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung | |
DE102006038899B4 (de) | Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray | |
DE102007036246B4 (de) | Verfahren zur Herstellung eines integrierten Schaltkreises mit einem resistiven Speicherelement, ein integrierter Schaltkreis, Verwendung in einem Verfahren zum Speichern von Informationen und ein Speichermodul | |
DE102015207969A1 (de) | Integrierbarer resistiver Speicher in Backend-Metallschichten | |
DE102015102767A1 (de) | Speicher | |
DE102018125815A1 (de) | Resistive Direktzugriffsspeichervorrichtung | |
DE2822264A1 (de) | Amorpher halbleiterspeicher zur verwendung in einem elektrisch veraenderbaren lesespeicher | |
DE102014119142A1 (de) | Metallleitungsverbindung für eine verbesserte RRAM- Zuverlässigkeit, Halbleiteranordnung, die diese umfasst, und deren Herstellung | |
DE102011101192A1 (de) | Phasenwechselspeicher und herstellungsverfahren | |
DE102005003675A1 (de) | CBRAM-Zelle mit einem reversiblen Leitungsbrücken-Mechanismus | |
DE2011794A1 (de) | Halbleiterspeicheranordnung | |
DE102004018715B3 (de) | Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle | |
DE102007001222A1 (de) | Festkörperelektrolyt-Speichervorrichtung | |
DE112018003217B4 (de) | Memristives Bauelement auf Grundlage eines reversiblen Transfers interkalierter Ionen zwischen zwei metastabilen Phasen und Verfahren zum Betreiben desselben | |
DE102005004107A1 (de) | Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren | |
DE102019114092A1 (de) | Zwischengeschaltete metall-/dielektrische struktur für nichtflüchtige speichervorrichtungen | |
DE102006048384A1 (de) | Schichtstrukturen mit Chalkogenid-Materialien | |
DE112021006040T5 (de) | Speicherinterne xor-logik in einem resistiven speicher mit wahlfreiem zugriff unter verwendung von komplementärem schalten | |
DE102004011431A1 (de) | Halbleiterspeicherzelle, Verfahren zu deren Herstellung sowie Halbleiterspeichereinrichtung | |
DE102020104126A1 (de) | Erzeugung selbstausgerichteter heizelemente für pcram | |
DE112010003917B4 (de) | Verfahren zur Herstellung einer Phasenwechselspeicherzelle mit einkristallinem Phasenwechselmaterial | |
DE102004040752A1 (de) | Integrierte Speicheranordnung auf der Basis resistiver Speicherzellen und Herstellungsverfahren dafür | |
DE102004046804B4 (de) | Resistiv schaltender Halbleiterspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R084 | Declaration of willingness to licence |