DE2154024C3 - - Google Patents

Description

Die Erfindung betrifft ein binäres mit einer Versorgungsspannungsquelle verbundenes Speicherelement mit einem aus kreuzgekoppelten Feldeffekttransistoren bestehenden, bei Versorgungsspannungsabfall die in ihm gespeicherte Information verlierenden, bistabilen Flip-Flop, an dessen beiden Ausgängen vom Schaltzu-

stand des Flip-Flops abhängig Potentiale auftreten und mit zwei Feldeffekttransistoren mit veränderbarem Schwellenwert, der bei Versorgungsspannungsabfall erhalten bleibt, von denen jeder mit einer seiner Hauptelektroden mit einem Ausgang des Flip-Flops verbunden ist, so daß durch Anlegen einer Schwellenwertveränderungsspannung an die Steuerelektroden vor Abfall der Versorgungsspannung in Abhängigkeit vom Schaltzustand des Flip-Flops der Schwellenv. ert eines der bilden Feldeffekttransistoren verändert wird.

Aus der Druckschrift Proceedings of the IEEE, Vol. 58, Nr. 8, August 1970, Seiten 1207 bis 1219 ist ein derartiges Speicherclement bekannt, bei dem ein starker Impuls an die beiden Feldeffekttransistoren mit veränderbarem Schwellwert angelegt wird, wenn die Versorgungsspannung abgeschaltet werden soll. Der Impuls ist derart bemessen, daß der Schwellenwert nur eines der beiden Feldeffekttransistoren entsprechend des Zustandes des Flip-Flops verändert wird. Beim Wiedereinschalten der Spannung wird der Zustand des Flip-Flops durch Abfragen der beiden Feldeffekttransistoren mit veränderbarem Schwellenwert wiederhergestellt. Das bekannte Speicherelement bietet keine Möglichkeit, auch bei unbeabsichtigtem Spannungsabfall eine Speicherung der Information aufrechtzuerhalten.

Aufgabe der Erfindung ist es, ein binäres Speicherelement der eingangs genannten Art derart auszugestalten, daß auch bei einem ungewollten Spannungsabfall kein Verlust der gespeicherten Information auftritt.

Gemäß der Erfindung wird dies dadurch erreicht, daß der Spannungsabfall zwischen der Versorgungsspannungsquelle und dem Speicherelement verzögert wird, und daß eine Spannungsabfallfeststellschaltung mit der Spannungsquelle und den Steuerelektroden der beiden Feldeffekttransistoren mit veränderbarem Schwellenwert in der Weise verbunden ist, daß beim Abfall der Versorgungsspannung an die beiden Steuerelektroden die Schwellenwertveränderungsspannung angelegt wird.

Unter einem Feldeffekttransistor mit einer isolierten Gate-Elektrode und mit variablem Schwellwert soll ein Transistor verstanden werden, der wie folgt aufgebaut ist: Auf einem Halbleitersubstrat aus einem ersten Leitfähigkeitstyp sind zwei Bereiche aus einem zweiten Leitfähigkeitstyp angeordnet, die als Source- und Drain-Elektroden bezeichnet werden. Auf dem Halbleitersubstrat ist zwischen der Source- und Drain-Elektrode eine Isolationsschicht vorgesehen. Auf dieser Isolationsschicht befindet sich die aus leitendem Material bestehende Gate-Elektrode. Der Transistor kann einen von 7-vei unterschiedlichen im wesentlichen konstanten Schwellwertzuständen annehmen, die durch den Spannungswert definiert sind, der an die Gate-Elektrode angelegt werden muß, um einen leitenden Kanal « in dem Halbkeitersubstrat zwischen der Source- und der Drain-Elektrode herzustellen. Unter einem im wesentlichen stabilen Zustand soll hier verstanden werden, daß sich der Schwellwertzustand nicht mit einer Geschwindigkeit ändert, die mit der ^cMtgeschwindigkeit des w> Transistors zu vergleicher, !„ι b-w. die in einer anderen Größenordnung liegt.

Beispielsweise kann ein Feldeffekttransistor mit einem variablen Schwellwertpegel aus einem Siliciumsubstrat bestehen, auf das eine Isolationsschicht mit ι·¹) einer dünnen niedriger liegenden Schicht (z. B. 30 Angström) aus Siliciumoxyd und einer dickeren oberen Schicht (z.B. über 1000 Angström) aus Siliciumnitrid vorgesehen ist. Ein derartiger Transistor wird als MNOS-Transistor bezeichnet

Die Erfindung wird im folgenden an Hand eines Ausführangsbeispiels mit Hilfe von Figuren beschrieben. In diesen zeigt:

F i g. 1 eine Prinzipschaltung mit einem binären Speicherelement, das bei Spannungsausfall die gespeicherte Information nicht verliert,

Fig.2 ein Impulsdiagramm für die Schaltung nach F i g. 1 und

Fig.3 eine Prinzipschaltung aus mehreren binären Speicherelementen nach F i g. 1.

In F i g. 1 ist die Source-Elektrode 8 eines p-Kanal-MOS-Transistors 12 mit der Drain-Elektrode 84 eines p-Kanal-MOS-Transistors 16 über einen Verbindungspunkt 23 verbunden. In der gleichen Weise ist die Source-Elektrode 6 eines p-Kanal-MOS-Transistors 14 mit der Drain-Elektrode 94 eines p-Kanal-MOS-Transistors 18 über den Verbindungspunkt 25 verbunden. Mit dem Verbindungspunkt 23 ist auch die Gate-Elektrode 90 des Transistors 18 über eine Leitung 89 verbunden. In der gleichen Weise ist mit dem Verbindungspunkt 25 die Gate-Elektrode 80 des Transistors 16 über eine Leitung 71 verbunden. Dieser Teil bildet eine Flip-Flop-Schaltung, die als Speicherelement arbeitet. Dieses Speicherelement verliert bei Spannungsausfall die gespeicherte Information. Die Flip-Flop-Schaltung 20 besitzt somit einen linken Verbindungspunkt 23 und einen rechten Verbindungspunkt 25.

Die Source-Elektroden 30 und 34 von zwei MNOS-

(Metall-Siliciumnitrid-Siliciumoxyd-Silicium-JFeldeffekttransistoren 32 und 36 sind mit den beiden Verbindungspunkten 23 und 25 verbunden, so daß ein die Information aufrechterhaltendes Speicherelement 5 aus einer Flip-Flop-Schaltung gebildet wird. Die Drain-Elektroden 31 und 39 sind entsprechend mit den beiden gleichartigen Lasttransistoren 65 und 69 verbunden. Die Gate-Elektroden 33 und 37 sind miteinander verbunden.

Wenn am Punkt 23 null Volt bezogen auf Masse anliegen, wird der MOS-Transistor 18 gesperrt. Die Spannung an dem Verbindungspunkt 25 beträgt dann etwa minus 2i Volt, da minus 24 Volt an die Drain-Elektroden 7 und 4 der Transistoren 12 und 14 über die Leitung 60 angelegt werden. Der Transistor 16 ist nun geöffnet. Das Flip-Flop 20 befindet sich somit im Null-Zustand. Die Spannung am Verbindungspunkt 25 wird von einer 24-Volt-Spannungsquelle 28 erzeugt, die mit dem Flip-Flop 20 über die Leitung 60 und eine Leitung 63 verbunden ist. Die MOS-Lasttransistoren 65 und 69, die einen hohen Widerstand im Vergleich zu dem Widerstand zu den MNOS-Transistoren 32 und 36 besitzen, sind über die Leitung 64 mit der Spannungsquelle 28 über einen Verzögerungskreis 59 verbunden. Durch den Verzögerungskreis 59 gelangt auch noch kurzzeitig eine negative Spannung an die Lasttransistoren 65 und 69, nachdem die Spannungsquelle ausgefallen ist.

Die Gate-Elektroden 33 und 37 der MNOS-Transistoren 32 und 36 sind mit einem Kondensator 38 über einen η-Kanal eines Transistors 45 vom Verarmungstyp über eine Leitung 68 und einen Schalter 77 verbunden. Wenn am Flip-Flop 20 die Spannung ausfällt, werden minus 30 Volt, die der Ladung des Kondensators 38 entspricht, über die Leitung 68 an die Gate-Elektroden 33 und 37 über den geöffneten Transistor 45 angelegt. Etwa 30 Volt Spannungsunterschied bestehen nun zwischen der Gate-Elektrode 33 und der Source-Elektrode 30 in

L I,

bezug auf die Massepotential aufweisende Drain-Elektrode 31. Diese Spannungsdifferenz ist groß genug, um den Schwellwertpegel des MNOS-Transistors 32 von minus 2 Volt auf minus 6 Volt zu ändern. An der Drain-Elektrode 31 entstehen nun minus 2,5 Volt infolge der Spannungsteilung zwischen dem MOS-Transistor 65 und dem MNOS-Transistor 32 infolge der Einschaltung des MNOS-Transistors 32. Die Gate-Elektrode 37 des MNOS-Transistors 36 ist somit mit der minus 30-Volt-Spannung des Kondensators 38 über den Transistor 45 verbunden. Da jedoch am Verbindungspunkt 25 etwa minus 21 Volt liegen, entsteht an der Source-Elektrode 34 und der Drain-Elektrode 39 des Transistors 36 jeweils minus 21 Volt. Die minus 9 Volt zwischen der Gate-Elektrode 37 und der Source- und Drain-Elektrode 34 und 39 können keine Veränderung des Schwellwertpegels am MNOS-Transistor 36 bewirken. Der niedrige Schwellwertpegel (minus 6 Voll) des MNOS-Transistors 32 und der höhere Schwellwertpegel (minus 2 Volt) des MNOS-Transistors 36 werden zur Speicherung der Information verwendet, wenn die Spannung am Flip-Flop 20 ausfällt.

Die Gate-Elektrode 41 des Transistors 45, der als Verarmungstyp aufgebaut ist, ist mit der Spannungsquelle 28 verbunden. Wenn die Spannungsquelle 28 minus 24 Volt erzeugt, ist der Transistor 45 nicht leitend. Fällt die Spannungsquelle 28 aus, so wird der Transistor 45 leitend und die negative Ladung des Kondensators 28 automatisch kleiner als die Schwellwertspannung des MNOS-Stransistors 32, wie vorangehend beschrieben.

Zwischen den Kondensator 38 und eine minus 30-Volt-Spannungsquelle 42 ist eine Diode 52 geschaltet, damit der Kondensator 38 sich auf minus 30 Voll aufladen kann, während die Spannungsquelle 28 über die Leitung 60 das Flip-Flop 20 mit Spannung versorgt. Außerdem wird durch die Diode 52 verhindert, daß sich der Kondensator nach Masse entladet, wenn die Spannungsquelle 28 ausfällt. Durch die Diode 50 wird verhindert, daß sich der Kondensator 38 über die Leitung 54 nach Masse entladet, während ein Impuls von dem Kondensator 3S auf der Leitung 68 entsteht. Durch einen Widerstand 53 wird die Impulsform, die der Kondensator 38 auf der Leitung 68 erzeugt, beeinflußt. Eine Diode 51 verhindert, daß eine Spannung über die Leitung 54 von vornherein über den Widerstand 53 nach Masse geschaltet wird.

Die Verbindungspunkte 23 und 25 können also über Schalter 62 oder 66 nach Masse geschaltet werden, um das Flip-Flop 20 auf einen bestimmten Zustand zu setzen.

Durch einen Lese-Schreibschalter, über den minus 12 Volt von einer Spannungsquelle 92 geschaltet werden, werden die beiden MNOS-Transistoren 32 und 36 während eines normalen Lese- oder Schreibvorgangs am Flip-Flop 20 in ihren leitenden Zustand geschaltet. Während der normalen Lese- und Schreibvorgänge werden über die Leitung 60 24 Volt an das Flip-Flop 20 geliefert Das Flip-Flop 20 kann in den »1 «-Zustand geschaltet werden, wenn die Schalter 66 und 75 kurzzeitig geschlossen werden. Der Verbindungspunkt 25 liegt dann auf Massepotential und der Verbindungspunkt 23 über die Leitung 60 und die Leitung 64 auf minus 21 Volt Wenn die Schalter 62 und 75 geschlossen sind und der Schalter 66 offen ist liegt am Verbindungspunkt 23 Massepotential und am Verbindungspunkt 25 über die Leitung 60 und die Leitung 54 minus 21 Volt so daß das Flip-Flop 20 auf seinen »0«-Zustand gesetzt wird.

Wenn der Schalter 75 allein geschlossen wird, kann der Zustand des Flip-Flops 20 über den Verbindungspunkt 49 abgefragt werden. Wenn am Punkt 49 minus 21 Volt liegen, befindet sich das Flip-Flop 20 in seinem »0«-Zustand. Wenn am Punkt 49 null Volt liegen, befindet sich das Flip-Flop 20 in seinem »1 «-Zustand.

Das Flip-Flop 20 und die beiden MNOS-Transistoren 32 und 36 bilden das Speicherelement 5, in fern die Information auch dann nicht verlorengeht, wenn die

ίο Spannungsquelle 28 ausfällt. Die Information wird zeitweise in den MNOS-Transistoren 32 und 36 gespeichert. Es erfolgt eine automatische Zurückschreibung des Zustandes, der durch die zu speichernde Information in den beiden Transistoren 32 und 36 festgehalten wird, in das Flip-Flop 20, wenn die Spannungsquelle 28 wieder in Takt ist, d. h. wenn sie wieder 24 Volt über die Leitung 60, durch den Kreis 57, über die Leitung 68 und durch den Kreis 55 erzeugt. Die Speicherung bei Spannungsausfall wird durch die unterschiedlichen Schwellwerte der MNOS-Transistoren 32 und 36 angezeigt. Der Transistor 36 wird leitend bevor der Transistor 32 leitend wird und bevor am Verbindungspunkt 25 wieder eine negative Spannung entsteht, durch die das Flip-Flop 20 in seinen entsprechenden Zustand gesetzt wird. Die negative Spannung am Verbindungspunkt 25 ist dann identisch mit der auf der Leitung 60 anliegenden minus 21-Volt-Spannung. Der Kreis 57 beeinflußt die Wellenform auf der Leitung 60 nach Wiederkehr der Spannung. Der Kreis 55 beeinflußt die Spannungswellenform auf der Leitung 68 bei Rückkehr der Spannung von der Spannungsquelle 28. Der Kreis 59 dagegen beeinflußt die Spannungswellenform auf der Leitung 64 bei Abwesenheit und Wiederkehr der Spannung. Durch eine Batterie 78 wird der Schwellwertpegel des MNOS-Transistors 32 auf minus 2 Volt zurückgebracht.

Mit Hilfe des Impulsdiagramms nach Fig.2 wird im

folgenden die zeitliche Arbeitsweise vor, während und nach einem Spannungsausfall beschrieben. In F i g. 2 ist die Wellenform auf der Leitung 60, die mit dem Flip-Flop 20 verbunden ist, und die Wellenform auf der Leitung 68, die mit den Gate-Elektroden 33 und 37 der MNOS-Transistoren 32 und 36 verbunden sind, dargestellt. Ebenso ist die von der Spannungsquelle 28 erzeugte Wellenform, die Wellenform am Verknüpfungspunkt 25 und die Wellenform am Verknüpfungspunkt 23 dargestellt. Die drei unteren Wellenformen stellen die Schwellwertpegel der MNOS-Transistoren 32 und 36 und die Wellenform an der Ausgangsklemme 49 dar.

Wenn zur Zeit I die Spannungsquelle 28 ausfällt, wird der Transistor 45 leitend und schaltet minus 30 Volt durch, so daß diese Spannungsdifferenz zwischen der Gate-Elektrode 33 und der Source-Elektrode 30 des MNOS-Transistors 32 entsteht. Zwischen der Gate-Elektrode 33 und der Drain-Elektrode 31 liegt ein negatives Spannungspotential von 27,5 Volt Bei einer Gatespannung von minus 2 Volt beginnt der Transistor 32 zu leiten. Zwischen der Gate-Elektrode 37 und den Source- und Drain-Elektroden 34 und 39 liegen jedoch nur 9 Volt Durch die minus 30 Volt am MNOS-Transistor 32 werden die Elektronen von der Siliciumnitrid-Siliciumoxyd-Zwischenschicht entfernt und durch die Siliciumdioxydschicht in das Siliciumsubstrat innerhalb einer Millisekunde befördert Dadurch verändert sich der Schwellwertpegel von minus 2 Volt auf minus 6 Volt Durch die letzte negative Ladung von der Siliciumnitrid-Siliciumoxyd-Zwischenschicht wurde eine Verspannung

von minus 4 Volt an der Siliciumnitrid-Siliciumoxyd-Zwischenschicht des Transistors 32 gebildet. Der Schwellwertpegel (dieser gibt diejenige negative Spannung an, die notwendig ist, um den Transistor 32 in seinen leitenden Zustand zu schallen) hat sich somit von minus 2 Volt auf minus 6 Volt geändert. Der Schwellwerlpegel des p-Kanal-MNOS-Transistors 36 bleibt auf minus 2 Volt, da nur minus 9 Volt über ihm anliegen, so daß die Elektronen nicht durch die Siliciumoxydschicht bewegt werden können.

Zum Zeitpunkt II in Fig.2 erzeugt die Spannungsquelle 28 wieder minus 24 Volt, so daß minus 21 Voll über die Leitung 64 an die Drain-Elektroden 31 und 39 der MNOS-Transistoren 32 und 36 gelangen. Zum Zeitpunk!!! fäll! die Spannung an der Source-F.lektrode 34 schneller als die Spannung an der Source-Elektrode 30, weil die Spannung über den Kreis 55 und die Leitung 68 an die Gate-Elektroden 33 und 37 angelegt wird. Die Spannung an der Source-Elektrode 34 verläuft exponentiell auf minus 21 Volt zu, und zwar über die Leitung 64, da der Transistor 36 vor dem Transistor 32 leitend wird.

Zum Zeitpunkt III erreicht die Spannung an der Gate-Elektrode 37 minus 2 Volt und der MNOS-Transislor 36 beginnt zu leiten, so daß am Verbindungspunkt 25 das Potential negativ wird. Die Source-Elektrode 34 ist um 2 Voll positiver als die Gate-Elektrode 37, wenn der MNOS-Transistor 36 leitet. Wenn die Spannung an der Gate-Elektrode 37 minus 5 Volt erreicht, liegen am Verbindungspunkt 25 minus 3 Volt. Der MOS-Transistor 16 wird eingeschaltet und zur gleichen Zeit das Flip-Flop 20 in seinen »O«-Zustand gesetzt. Der MNOS-Transistor 32 bleibt so lange geschlossen, bis auf der Leitung 68 minus 6 Volt auftreten. Die Source-Elektrode 34 des MNOS-Transistors 36 folgt der Spannung auf der Leitung 68. Wenn die Spannung auf der Leitung 68 minus 6 Volt erreicht, wird der MOS-Transistor 16 wieder eingeschaltet, und der MOS-Transistor 18 bleibt geöffnet. Infolge des Verzögerungskreises 57 wird sich die Spannung auf der Leitung 60 erst ändern, nachdem der MOS-Transistor 16 eingeschaltet wurde, um das Flip-Flop 20 vollständig in seinen ursprünglichen »0«-Zustand zu setzen.

Die Source-Elektrode 82 des MOS-Transistors 16 ist an Masse geschaltet worden. Die Drain-Elektrode 84 und der Verbindungspunkt 23 sind ebenfalls auf Massepotential gehalten worden, da der MOS-Transistor 16 leitend ist. Die Spannung an dem Verbindungspunkt 25 folgt dem Spannungsverlauf auf der Leitung 60 in Richtung minus 21 Volt.

Der MOS-Transistor 18 bleibt geöffnet, da die Spannung an der Gate-Elektrode 90 über die Leitung 89 mit null Volt zugeführt wird. Wenn die Spannung auf der Leitung 60 minus 24 Volt erreicht, wird das Flip-Flop 20 in seinen Anfangszustand zurückgeschaltet

Zwischen der Zeit III und der Zeit IV werden die MNOS-Transistoren 32 und 36 so lange in ihrem Zustand gehalten, bis die Spannung auf der Leitung 60 minus 24 Volt erreicht Wenn auf der Leitung 60 minus

24 Volt erreicht werden, liegen am Verbindungspunkt

25 minus 21 Volt da 3 Volt über dem MOS-Transistor 14 abfallen.

Zur Zurückschaltung des Schwellwertpegels des MNOS-Transistors 32 auf minus 2 Volt wird der Schalter 77 zur Zeit IV betätigt und über diesen plus 30 Volt von der Spannungsquelle 78 geschaltet Nun liegen an der Gate-Elektrode 33 des Transistors 32 plus 30 Volt bezogen auf Masse an, wodurch der Schwellwertpegel wieder auf minus 2 Volt zurückgeschaltet wird. Die vorgenannte Spannung liegt etwa eine Millisekunde an. Der MNOS-Transistor 36, dessen Schwellwertpegel bereits wieder minus 2 Volt beträgt, ist ebenso wie das Flip-Flop 20 von dem vorgenannten Vorgang nicht beeinflußt worden.

Im folgenden wird eine Schreib- und Leseoperation am Flip-Flop 20 beschrieben. Zur Zeit V wird das Flip-Flop 20 von seinem »O«-Zustand in seinen »1«-Zustand geschaltet. Der Schalter 77 befindet sich in der horizontalen Lage und die Schalter 66 und 75 sind geschlossen, so daß null Volt am Verbindungspunkt 25 liegen. Die Spannung am Verbindungspunkt 23 wechselt automatisch von null Volt auf minus 21 Volt, wenn das Flip-Flop 20 in den »1«-Zustand geschaltet wird. Der Zustand des Flip-Flop 20 wird zur Zeit VI durch Schließen des Schalters 75 abgefragt. Nullpotential an der Ausgangsklemme 49 zeigt an, daß sich das Flip-Flop 20 in seinem »1«-Zustand befindet.

Zum Zeitpunkt VII wird das Flip-Flop 20 von seinem »1 «-Zustand in seinen »0«-Zustand durch Schließen der Schalter 72 und 75 zurückgeschaltet, wodurch am Verbindungspunkt 23 die Spannung von minus 21 Volt auf null Volt zurückgeht. Die Spannung am Verbindungspunkt 25 wechselt dadurch automatisch von null Volt auf minus 21 Volt.

Zum Zeitpunkt VIII ist der Schalter 75 geschlossen und die Schalter 62 und 66 offen, um den Zustand des Flip-Flops 20 abzufragen. An der Batterie 92 werden minus 12 Volt Lesespannung an die MNOS-Transistoren 32 und 36 angelegt. Der Transistor 36 verbindet die Ausgangsklemme 49 mit dem Verbindungspunkt 25. Die Spannung an der Ausgangsklemme 49 beträgt dann minus 21 Volt. Diese Spannung an der Ausgangsklemme 49 zeigt an, daß das Flip-Flop 20 sich in seinem »0«-Zustand befindet.

Das Speicherelement 5 besteht somit aus einem Flip-Flop 20, das seine Information bei Spannungsausfall verlieren würde, und aus zwei MNOS-Transistoren

•to 32 und 36, die auch bei Spannungsausfall die Information festhalten können. Selbstverständlich kann an Stelle des Flip-Flops auch eine andere geeignete Schaltung verwendet werden. Beliebige bistabile Vorrichtungen mit zwei verschiedenen Potentialen können an Stelle des Flip-Flops eingesetzt werden.

Die MNOS-Transistoren 32 und 36 in Fig. 1 weisen eine etwa 30 Angström dicke Siliciumoxydschicht und eine 1000 Angström dicke Siliciumnitridschicht auf, so daß die negative Ladung durch die Siliciumdioxyd-Siliciumnitrid-Zwischenschicht zur Siliciumoxydschicht vom Siiiciumsubstrat gelangen kann. Die negative Ladung in der Siliciumdioxyd-Siiiciumnitrid-Zwischenschicht bewirkt eine Erhöhung des Schwellwertpegels des MNOS-Transistors. Der vorangehend beschriebene Aufbau der MNOS-Transistoren 32 und 36 eignet sich besonders für die erfindungsgemäße Vorrichtung.

Die MNOS-Transistoren 32 und 36 in F i g. 1 können jedoch auch aus einer dünnen Siliciumnitridschicht und einer dicken Siliciumoxydschicht aufgebaut werden. Die negative Ladung kann die dünne Siliciumnitridschicht durchtunneln und zur Siliciumnitrid-Siliciumoxyd-Zwischenschicht unterhalb der Gate-Elektrode gelangen. Durch die Ladung in der Siliciumnitrid-Siliciumoxyd-Zwischenschicht würde der Schwellwertpegel des MNOS-Transistors verändert werden.

An Stelle der die Information auch bei Spannungsausfall festhaltenden MNOS- Transistoren 32 und 36 können auch MAOS-Transistoren verwendet werden.

Ein derartiger MAOS-Transistor besitzt eine Metall-Gate-Elektrode, eine Aluminiumoxydisolationsschicht, eine dünne Siliciumoxydisolationsschicht und ein Siliciumsubstrat. Die Ladung wird in der Zwischenschicht zwischen der Aluminiumoxydschichl und der Siliciumoxydschicht gespeichert. Dadurch kann der Schwellwertpegel des MAOS-Transistors verringert werden. An Stelle der Aluminiumoxydschicht oder der Siliciumnitridschicht können auch andere Isolationsmaterialien verwendet werden, durch die verschiedene stabile Schwellwertpegel in den Feldeffekttransistoren eingestellt werden können.

In dem die Information bei Spannungsabfall nicht verlierenden Speicherelement 5 nach Fig. 1 werden MOS Metalioxydsiliciurn-Fcldcifckiiransisioren 12, 14, 16 und 18 verwendet. Die MOS-Transistoren 65 und 69 dienen als Lese-Schreibtransistoren. Jeder der MOS-Transistoren enthält eine Gate-Elektrode, an die minus

2 Volt Schwellwertspannung in bezug auf die Source-Elektrode angelegt werden müssen, um zwischen Source- und Drain-Elektrode einen Stromfluß zu erzeugen. Die Transistoren 12, 14, 65 und 69 weisen einen Innenwiderstand von 100 00 Ohm auf. Die Transistoren 16 und 18 besitzen 5000 Ohm Innenwiderstand.

Die MOS-Transistoren 12, 14, 16, 18, 65 und 69 sind Feldeffekttransistoren mit isolierter Gate-Elektrode. Jeder MOS-Transistor besitzt einen p-Kanal. Jeder dieser Kanäle wild in einem N-dolierien Substrat erzeugt. Die Source- und Drain-Bereiche sind p-dotiert und befinden sich an der Oberfllche, wodurch eine planare MOS-Transistorkonstruktion gebildet wird. Die beiden p-Bereiche der Source- und Drain-F.lektroden sind durch einen p-Kanal an der Oberfläche des Substrats miteinander verbunden. Dieser Kanal befindet sich unterhalb der Gate-Elektrode, wenn mindestens minus 2 Volt Potential an die Gate-Elektrode ungelegt werden. Die MOS-Transistoren 12,14, 16, 18, 65 und 69 sind Transistoren vom Verarmungstyp, d.h., daß der Kanal zwischen den Source- und Drain-Elektroden normalerweise nicht leitend ist und erst leitend wird, wenn eine entsprechende negative Spannung, die über dem Schwellwertpegel liegt, an die Gate-Elektrode angelegt wird. Um eine Leitfähigkeit zu erzeugen, muß eine negative Spannungsdifferenz /wischen Source- und Drain-Elektrode anliegen und eine Spannung von mindestens minus 2 Volt an der Drain-Flektrode liegen. Die MOS-Transistoren 12, 14, 16, 18,65 und 69 besitzen

3 Volt Spannungsabfall zwischen der Drain- und Source-EIektrode, wenn der jeweilige Transistor in seinen leitenden Zustand ^eschuitei wird

An Stelle de: PNP-dotierten Transistoren vom Verarmungstyp können auch für das Flip-Flop 20 NPN-Feldeffekttransistoren verwendet werden. Transistoren vom Anreicherungstyp besitzen bekanntlich einen stets leitenden Kanal zwischen Source- und Drain-Elektrode, der nur nichtleitend wird, wenn an die Gate-Elektrode ein entsprechendes Signal angelegt wird. In dem Element 5 nach F i g. 1 kann dies mit einem entsprechenden Wechsel der Spannungen ausgenutzt werden.

Das Flip-Flop 20 in Fig. 1 besitzt also zwei MNOS-Transistoren 32 und 36, die in Abhängigkeit von der zu speichernden Information unterschiedliche Schwellwerte annehmen. Sie besitzen einen Innen- -widerstand von 5000 Ohm. Die MNOS-Feldeffekttransistoren besitzen ebenfalls einen p-Kanal. Jeder MNOS-Transistor besitzt eine 1000 Angström dicke Siliciumnitridisolationsschicht über einer etwa 30 Angström dicken Siliciumdioxydisolationsschicht. Die MNOS-Transistoren können eine Information auch nach dem Spannungsabfall speichern, da sie einen stabilen Schwellwertpegel besitzen, der unabhängig davon bleibt, ob die Spannung von dem Transistor entfernt wird.

F i g. 3 zeigt eine Anordnung aus mehreren Flip-Flops 5a, 5b, 5c und 5d, die wie das Flip-Flop nach Fig. 1 , aufgebaut sind. Jedem Flip-Flop ist ein Kreis 20 aus einem Paar MNOS-Transistoren 32 und 36 zugeordnet. Jedes Flip-Flop mit den zugeordneten Transistoren arbeitet genau wie das Flip-Flop 20 mit den zugeordneten Transistoren 32 und 36 in F i g. 1.

IJ |H I Ig. J MfIlCl VIII ijCllUilCl IiU Z.LII /"lUOWcllll ClIlCl

bestimmten Reihe, hier 5a und 5b, verwendet. Im Schalter 128 sind nicht gezeigte Steuervorrichtungen zugeordnet, die auf den Spannungsausfall reagieren und die den Schalter auch auf die nächste Zeile des Flip-Flops einstellen, wenn die Spannung ausfällt. Die Zeilenauswahl ist erforderlich, um eine gegenseitige Beeinflussung zwischen den Reihen zu vermeiden.

Die in Fig. 3 dargestellten Bauteile sind, abgesehen von den Indizes, identisch mil den in Fig. 1 dargestellten Bauteilen.

Die Anordnung 80 aus Flip Flop 5 besitzt Schalter 62, 66, 75, 128 und 134, die den jeweiligen Flip-Flops zugeordnet sind. Die Auswahlschalter 128, 75 und IH werden verwendet, um den Zustund der ausgewählten Speicherzelle 5 in der Anordnung 80 /u verändern. Der Spaltenschalter 134 bewirkt eine Auswahl einer bestimmten Spalte duiih Wiiksammaehen der Transistoren !24, \2b oder der I lansistoren ( JO, 1 32. Für den Schreibvorgang werden die Schalter 62 und 66 benötigt, mit denen Masse an die entsprechenden .Stellen eines Flip-Flops 20 angelegt wird, wodurch diese ihren Zustund andern. Dei Wechsel des /iisi.indes eines ausgewählten Hip-Hops 20 in Fig. i bewirkt eine automatische Verringeiung an dem Verbindungspiinkt des entgegengesetzten Sdialtiingsteils.

Die Schalter 75, 128 und 134 worden ohne die Schalter 62 und 66 verwendet, um den Zustund eines ausgewählten Hip-Flops abzufragen. Duivh die Schalter 75 und 128 werden minus 12 Volt von der Batterie 92 an die Gates der MNOS-Transistoren 32 und 56 angelegt, um diese in ihren leitenden Zustand /u schalten. Die Spannung an dem rechten Vcrbindtingspunkt eines ausgewählten Hip-Hops kann dann von der Ausgangs klemme 49 abgefragt werden. Wenn minus 21 Volt an dem ausgewählten Flip-Flop entstehen, wird dadurch angezeigt, daß dieses sich in seinem ■·!!« Zusiup.d befindet. Liegen null Volt an der Ausgangsklemme 49, befindet sich das ausgewählte Flip-Flop in seinem »1 «-Zustand.

Die Anordnung nach I- i g. 3 kann in integrierter Schaltungstechnik aufgebaut werden und als Speicher mit wahlfreiem Zugriff, /.. B. in einem Computer. Verwendung finden. Die Vorrichtung 80 in Fig. 3 hat den Vorteil, daß Informationen nicht verlorengehen, wenn die Spannung im Computer ausfällL Verschiedene andere Flip-Flops können selbstverständlich ebenfalls an Stelle der in Fig.3 und 1 beschriebenen Flip-Flops verwendet werden.

Die Informationen werden in dem die Information nicht verlierenden Speicher in den MNOS-Transistoren, von denen jeweils zwei Stück einem Flip-Flop zugeordnet sind, auch bei Spannungsabfall gespeichert Die in der Anordnung 80 in Fig. 3 dargestellten

Speicherelemente konnten die Information ein Jahr lang nach Spannungsabfall festhalten. Die Anordnung 80 nach Fig.3 kann somit die gespeicherte Information eine sehr lange Zeit, nachdem die Spannung ausfällt, sicherstellen.

Hierzu 3 Blatt Zeichnungen

Claims (13)

Patentansprüche:

1. Binäres mit einer Versorgungsspannungsquelle verbundenes Speicherelement mit einem aus kreuzgekoppelten Feldeffekttransistoren bestehenden, bei Versorgungsspannungsabfall die in ihm gespeicherte Information verlierenden, bistabilen Flip-Flop, an dessen beiden Ausgängen vom Schaltzustand des Flip-Fiops abhängig Potentiale auftreten, und mit zwei Feldeffekttransistoren mit veränderbarem Schwellenwert, der bei Versorgungsspannungsabfall erhalten bleibt, von denen jeder mit einer seine Hauptelektroden mit einem Ausgang des Flip-Flops verbunden ist, so daß durch Anlegen einer Schwellenwertveränderungsspannung an die Steuereleictroden vor Abfall der Versorgungsspannung in Abhängigkeit vom bistabilen Schaltzustand des Flip-Flops der Schwellenwert eines der beiden Feldeffekttransistoren verändert wird, dadurch gekennzeichnet, daß der Spannungsabfall zwischen der Versorgungsspannungsquelle (28) und dem Speicherelement (5) verzögert wird und daß eine Spannungsabfallfeststellschaltung (38, 45) mit der Spannungsquelle (28) und den Steuerelektroden (33,37) der beiden Feldeffekttransistoren (32,36) mit veränderbarem Schwellenwert in der Weise verbunden ist, daß beim Abfall der Versorgungsspannung an die beiden Steuerelektroden (33, 37) die Schwellenwertveränderungsspannung angelegt wird.

2. Binäres Speicherelement nach Anspruch 1, dadurch gekennzeichnet, da3 zwischen der Versorgungsspannungsquelle (28) und dem Speicherelement (5) zwei Spannungsabfall-Verzögerungsschaltungen (57,59) vorgesehen sind.

3. Binäres Speicherelement nach Anspruch 1 oder 2, gekennzeichnet durch einen mit der Spannungsquelle (28) und den Steuerelektroden (33, 37) der beiden Feldeffekttransistoren (32, 36) verbundenen Spannungsrückkehrfeststellkreis (63, 54, 50, 77), der bei Spannungsrückkehr eine Abfragespannung erzeugt, durch die automatisch die während des Spannungsabfalls in die beiden Feldeffekttransistoren eingespeicherte Information in das Flip-Flop (20) zurückgespeichert wird.

4. Binäres Speicherelement nach Anspruch 1, 2 oder 3, gekennzeichnet durch einen Rücksetzkreis (77, 78), der selektiv mit den Steuerelektroden der beiden Feldeffekttransistoren (32,36) verbindbar ist, so daß diese nach Spannungsrückkehr und der Rückspeicherung in das Flip-Flop (20) auf den gleichen Schwellenwertpegel setzbar sind.

5. Binäres Speicherlement nach einen der Ansprüche 1 bis 4. dadurch gekennzeichnet, daß die Spannungsabfallfeststellschaltung aus einer spannungsabhängigen Schaltvorrichtung (45) und einer Hilfsspannungsquelle (38, 42) besteht, welche bei Feststellung eines Spannungsabfalls mit den Feldeffekttransistoren (32, 36) mit veränderbarem Schwellenwert verbunden wird.

6. Binäres Speicherelement nach Anspruch 5, dadurch gekennzeichnet, daß die Schaltvorrichtung ein Feldeffekttransistor (45) ist und daß die Hilfsspannungsquelle aus einem Kondensator (38) besteht, der an den Feldeffekttransistor (45) angeschlossen und von einer Spannungsquelle (42) aufladbar ist.

7. Binäres Speicherelement nach einen der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Feldeffekttransistoren (32, 36) mit veränderbarem Schwellenv.<ert über je einen Lastfeldeffekttransistor (65, 69) gemeinsam mit einem ersten Verzögerungskreis (59) verbunden sind, welcher an die Versorgungsspannungsquelle (28) angeschlossen ist

8. Binäres Speicherelement nach Anspruch 7, dadurch gekennzeichnet, daß der erste Verzögerungskreis (59) einen Nebenschlußpfad für das unverzögerte Anlegen der wiederkehrenden Spannung an das Speicherelement (5) aufweis L

9. Binäres Speicherelement nach einen der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Feldeffekttransistoren (32, 36) mit veränderbarem Schwellenwert im Normalbetrieb als Ansteuerelemente für das Flip-Flop (20) dienen.

10. Binäres Speicherelement nach einen der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Gateelektroden (33, 37) der Feldeffekttransistoren (32, 36) mit veränderbarem Schwellenwert über einen zweiten Verzögerungskreis (55) mit de^r Versorgungsspannungsquelle (28) verbindbar sind.

11. Binäres Speicherelement nach einen der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in die Versorgungsspannungsleitung (60) zwischen Versorgungsspannungsquelle (28) und dem Flip-Flop (20) ein dritter Verzögerungskreis (57) eingefügt ist, dessen Verzögerung größer ist als diejenige des zweiten Verzögerungskreises (55).

12. Binäres Speicherlement nach einen der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Lese-Schreibspannungsquelle (92) vorgesehen ist, die mit den Gate-Elektroden der Feldeffekttransistoren (32, 36) mit veränderbarem Schwellenwert verbunden werden kann, wobei beide Transistoren (32, 36) leitend gesteuert werden, und daß Schalter (62, 66) vorgesehen sind, über die jeweils ein Bezugspotential an die Source-Drain-Eleklrodenstrecken der Feldeffekttransistoren (32, 36) mit veränderbarem Schwellenwert geschaltet werden kann, wobei die Flip-Flop-Schaltung (20) in einen bestimmten Zustand geschaltet wird, und daß an einer Ausgangsklemme (49), die mit mindestens einem Source-Drainpfad der Feldeffekttransistoren (32, 36) mit veränderbarem Schwellenwert verbunden ist, die Lage der Flip-Flop-Schaltung (20) abgefragt werden kann.

13. Binäres Speicherelement nach einen der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mehrere Speicherelemente (5) einen Matrixspeicher bilden, dessen Speicherelemente (5) die Spannungsabfallverzögerungsschaltungen (57, 59) und die Spannungsabfallfeststellschaltungen (38, 45) gemeinsam sind.