FR2486717A1 - Dispositif de transistor pour circuit integre - Google Patents
Dispositif de transistor pour circuit integre Download PDFInfo
- Publication number
- FR2486717A1 FR2486717A1 FR8015202A FR8015202A FR2486717A1 FR 2486717 A1 FR2486717 A1 FR 2486717A1 FR 8015202 A FR8015202 A FR 8015202A FR 8015202 A FR8015202 A FR 8015202A FR 2486717 A1 FR2486717 A1 FR 2486717A1
- Authority
- FR
- France
- Prior art keywords
- circuit
- transistors
- doping
- transistor
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000470 constituent Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1016—Devices or methods for securing the PIN and other transaction-data, e.g. by encryption
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Storage Device Security (AREA)
Abstract
UN TRANSISTOR POUR CIRCUIT INTEGRE COMPORTE DES ZONES A SEMI-CONDUCTEUR RELIEES AUX AUTRES ELEMENTS DU CIRCUIT INTEGRE DE LA MEME MANIERE QUE LE DRAIN, LA SOURCE ET LA GRILLE DE TOUS LES TRANSISTORS ACTIFS D'UN TEL CIRCUIT. CONTRAIREMENT A CES DERNIERS CEPENDANT, LE DOPAGE DU MATERIAU SEMI-CONDUCTEUR DANS LEQUEL EST CONSTITUE LE TRANSISTOR EST MODIFIE POUR QUE LA LIAISON ENTRE LE DRAIN ET LA SOURCE DU TRANSISTOR SOIT COUPEE OU AU CONTRAIRE QU'ELLE REALISE UN COURT-CIRCUIT ENTRE CES ELEMENTS SANS QU'UNE QUELCONQUE ACTION ELECTRIQUE SUR LA GRILLE DU TRANSISTOR PUISSE MODIFIER CETTE SITUATION. APPLICATION A LA REALISATION DE CELLULES COMPORTANT DES FONCTIONS LOGIQUES A TRANSISTORS 5, 16, 25 ET 26 INTERCONNECTES ENTRE EUX ET DANS LESQUELLES LES FONCTIONS EFFECTIVEMENT REALISEES NE PEUVENT ETRE DETERMINEES PAR L'OBSERVATION MICROSCOPIQUE DES INTERCONNEXIONS (C A C).
Description
L'invention a pour objet un dispositif de circuit in tégré à transis-tors MO-, utilisable notamment pour le codage.
Un circuit intégré à transistors MOS est constitué par une portion de rance de silicium sur laquelle on a, par une succession de traitement chimiques et/ou physicochimiques et/ou purement physiqi#es, créé des transistors MOS ainsi que des liaisons électriques entre lesdits transistors, en faisant appel à des masques, réalisant un circuit comme défini au préalable par un ou des dessins.
La constitution du circuit intégré, sa fonction, peuvent, par la suite, être reconstitué par la simple observation microscopique.
Cette possibilité de reconstitution d'u-n circuit intégré entraîne des inconvénients lorsque ledit circuit est destiné à introduire un codage dans une information qu'on veut tenir confidentielle. C'est le cas, par exemple, de circuits faisant partie d'une carte à circuits électroniques destinée à faciliter les transactions d'ordre bancaire ou commercial. C'est étalement le cas d'un circuit concernant un message quelconque qu'on souhaite tenir confidentiel.
Le dispositif de circuit à transistors MOS selon l'invention élimine ces inconvénients.
L'invention est basée sur cette remarque que les transformations du silicium à l'échelle atomique, #qui amènent certaines parties du silicium à jouer le rôle de drain, d'autres à jouer le rôle de source, d'autres à jouer le rôle de grille, en tant que constituants de transistors, sont indécelables à l'observation, même au microscope électronique.
Un circuit selon l'invention, à transistors MOS, est caractérisé par ce fait que, parmi la multiplicité de transistors MOS qu'il comprend, un certain nombre d'entre eux jouent eflectivement le rôle de transistors, tandis que d'autres jouent le rôle d'interrupteurs ou de courts-circuits, de sorte qu'à partir d'un même schéma comprenant une multiplicité de transistors, il est possible de réaliser des types différents de circuit suivant la répartition du rôle des transistors en transistors opératoires, transistors interrupteurs et transis
tors de courts-circuits.
tors de courts-circuits.
Dans un dispositif de circuit selon l'invention, les pistes conductrices reliant les transistors ne permettent paS, par leur observation, de recotlslituer le schéma effectivement opératoire, étaii-t donné que certaines d'entre elles relient des trallsistors jouaiit un rôle d'interrupteur ou un rôle de court-circuit, de sorte que le dispositif de circuit et la ou les fonctions logiques qu'il réalise peuvent être considérées comme véritablement cryptées.
L'invention trouve une utilisation dans la réalisation de dispositif de registre pour l'introduction d'un polyome de codage. Alors que jusqu'ici l'observation des circuits de sortie de cases du registre permet la reconstitution du polynôme, le dispositif de codage à registre selon l'invention comprend un circuit de sortie pour chacune des cases et, dans le cas d'un registre série, des transistors surnacun des circuits de sortie, et c'est la nature des transistors MOS, dépendante du dopage introduit, indécelable à l'observation qui réalise le montage de codage.
Le procédé de fabrication d'un dispositif de circuit selon l'invention est, dans l'ensemble, analogue à celui utilisé pour la fabrication d'un circuit intégré à transistors
MOS.
MOS.
Il prévoit cependant l'intervention de moyens permettant le dosage du dopage, soit qu'en certains emplacements de la tranche de silicium aucun dopage ne soit introduit, et ainsi aucun transistor formé, ou bien que le dopage soit insuffisant pour l'obtention d'un transistor opératoire.
Cette sélection peut être obtenue à l'aide de masques.
Elle peut aussi être obtenue par un ajustement du degré d'action du moyen utilisé pour le dopage, soit par un réglage du temps d'action, soit par le ré#;lage d'une tension électrique dont dépend la profondeur de l'action, soit par les dimensions et/ou la disposition d'ouvertures d'un masque, etc.
La sélection peut s'opérer quel que soit le moyen utilisé pour le dopage : diffusion chimique, bombardement ionique, etc.
Dans la description qui suit, faite à titre d'exemple, on se réfère aux dessins annexés, dans lesquels
la figure l est un schéma d'un dispositif de registre connu
la figure 2 est un schéma d'un dispositif de registre
selon l'invention ;
la figure 3 est un symbole representatif d'un transis
tor dans une certaine condition
la figure 4 est analogue à la figure 3 mais pour une
autre condition du transistor ;
la figure 5 est analogue aux figures 3 et 4 mais pour encore une autre condition du transistor.
la figure l est un schéma d'un dispositif de registre connu
la figure 2 est un schéma d'un dispositif de registre
selon l'invention ;
la figure 3 est un symbole representatif d'un transis
tor dans une certaine condition
la figure 4 est analogue à la figure 3 mais pour une
autre condition du transistor ;
la figure 5 est analogue aux figures 3 et 4 mais pour encore une autre condition du transistor.
Le registre R comprenant dix cases, numérotées de O à 9, est propre à introduire un codage polynomial dans une information appliquée à son entrée e. Le montafre classique représenté sur la figure 1 correspond au codage par le polynôme ci-après, choisi à titre d'exemple
x0 + x5 + x7 + x9
Dans ce but, la case 9 est; reliée par un conducteur C9 à une porte OU exclusif P7.9 dont l'autre entrée est reliée par un conducteur C à la case 7.La sortie de la porte 7.9 est reliée à une première entrée d'une seconde porte
P5.7.9 dont l'autre entrée est reliée par un conducteur C5 à la case 5, et la sortie de la porte P5 7 9 est reliée à une première entrée d'une porte P0.5.7.9 dont l'autre entrée est reliée par un conducteur C0 a la case c l'information codée étant présente à la sortie s du dis1)ositif, chacune des portes P étant constituée par des transistors MOS.
x0 + x5 + x7 + x9
Dans ce but, la case 9 est; reliée par un conducteur C9 à une porte OU exclusif P7.9 dont l'autre entrée est reliée par un conducteur C à la case 7.La sortie de la porte 7.9 est reliée à une première entrée d'une seconde porte
P5.7.9 dont l'autre entrée est reliée par un conducteur C5 à la case 5, et la sortie de la porte P5 7 9 est reliée à une première entrée d'une porte P0.5.7.9 dont l'autre entrée est reliée par un conducteur C0 a la case c l'information codée étant présente à la sortie s du dis1)ositif, chacune des portes P étant constituée par des transistors MOS.
L'observation au microscope électronique de la partie entourée par le rectangle en trait pointillé permet la détermination du polynôme de codage.
Le dispositif selon l'invention assurant le même codage polynomial, mais crypté, est montré schématiquement sur la figure 2. Il comprend le mCme registre R à dix cases 0, 1 etc., 9, à l'entrée e duquel est appliquée l'information d'entrée à coder. De chacune des cases est issu un conduc-teur C9, C8 .... C0. Le conducteur C9 relie électriquement la case 9 à l'entrée 11 d'un circuit à transistors 12 à seconde entrée 13, le circuit 12 ayant des transistors amenas dans un état tel qu'il joue un rôle de court-circuit entre l'une ou l'autre de ses entrées 11 et 13 et sa sortie 148 Un
transistor propre à jouer un rôle de court-circuit est symr
bolisé sur la figure 3.
transistor propre à jouer un rôle de court-circuit est symr
bolisé sur la figure 3.
Sur le conducteur C8 est interposé un "transistor"15
dont ltétat est tel qu'il joue un rôle d'interrupteur,
comme schématisé par le symbole de la figure 4.
dont ltétat est tel qu'il joue un rôle d'interrupteur,
comme schématisé par le symbole de la figure 4.
Sur le conducteur C7 issu de la case 7 est prévu un
"transistor" de court-circuit 16 du type montré sur la figu
re 3 et la porte OU exclusif 17 est reliée par une de ses
entrées 18 au -transistor 16 et par son autre entrée 19 à la
sortie 14 du circuit 12. Les transistors constitutifs de la
porte 17 sont du type habituel, comme rappelé par le symbole
de la figure 5.
"transistor" de court-circuit 16 du type montré sur la figu
re 3 et la porte OU exclusif 17 est reliée par une de ses
entrées 18 au -transistor 16 et par son autre entrée 19 à la
sortie 14 du circuit 12. Les transistors constitutifs de la
porte 17 sont du type habituel, comme rappelé par le symbole
de la figure 5.
On trouve réalisé à la sortie 21 de la porte 17 l'en
semble formé par deux des termes-du polynôme, S savoir
x9 +x7
La sortie 21 est reliée a la première entrée 22 d'un
circuit 23 à transistors en court-circuit et dont l'autre
entrée 24 est reliée à la case 6 par l'intermédiaire d'un
transistor 25 du type représenté sur la figure 4, c'est-à
dire jouant le rôle d'interru#teur.
semble formé par deux des termes-du polynôme, S savoir
x9 +x7
La sortie 21 est reliée a la première entrée 22 d'un
circuit 23 à transistors en court-circuit et dont l'autre
entrée 24 est reliée à la case 6 par l'intermédiaire d'un
transistor 25 du type représenté sur la figure 4, c'est-à
dire jouant le rôle d'interru#teur.
Sur le conducteur C5 est interposé un circuit à tran
sistors 26 jouant le rôle de court-circuit, et le circuit OU
exclusif 27 comprend des transi tors du type habituel. Sur
le conducteur C4 est interposé un transistor-interrupteur et
il en est de blême sur les conduc-teurs C3, C2, C1. Sur le
conducteur CO est par contre interposé un transistor de court
circuit du type entre: sur la figure 3.
sistors 26 jouant le rôle de court-circuit, et le circuit OU
exclusif 27 comprend des transi tors du type habituel. Sur
le conducteur C4 est interposé un transistor-interrupteur et
il en est de blême sur les conduc-teurs C3, C2, C1. Sur le
conducteur CO est par contre interposé un transistor de court
circuit du type entre: sur la figure 3.
A la sortie s est présente l'inform.l-tion codée par le
polynôme
x0 +x5 +x7 +x9
Le dispositif montré sur la fi##ure 2 assure ainsi le
même codage que le dispositif montré sur la figure 1 mais,
alors que la disposition des circuits du dispositif selon la
figure 1 traduisait le codage introduit entre l'entrée e et
la sortie s, la disposition des circuits sur la figure 2 ne
donne aucune information sur le polynôme de codage.
polynôme
x0 +x5 +x7 +x9
Le dispositif montré sur la fi##ure 2 assure ainsi le
même codage que le dispositif montré sur la figure 1 mais,
alors que la disposition des circuits du dispositif selon la
figure 1 traduisait le codage introduit entre l'entrée e et
la sortie s, la disposition des circuits sur la figure 2 ne
donne aucune information sur le polynôme de codage.
Cette disposition reste la meme quel que soit le poly
nôme introduit pour le codage.
nôme introduit pour le codage.
Au moment de la fabrication de la "puce", la selection
entre les transistors qui oven jouer le rôle habituel de transistors et ceux devant jouer un rôle de court-circuit ou un rôle d'interrupteur, se fait par l'utilisation de masques supplémentaires au cours d'une p}lase de dopage, d'où résulte un ajustement de l'action de l'agent de dopage, que celuici soit chimique ou physique.
entre les transistors qui oven jouer le rôle habituel de transistors et ceux devant jouer un rôle de court-circuit ou un rôle d'interrupteur, se fait par l'utilisation de masques supplémentaires au cours d'une p}lase de dopage, d'où résulte un ajustement de l'action de l'agent de dopage, que celuici soit chimique ou physique.
La métallisation est la Neume quel que soit le polynôme à réaliser, ainsi d'ailleurs qu#e la disposition des transistors. Il est donc impossible, par l'observation des circuits de métalJisation ou des transistors présents, d'être informe sur le codage introduit par le dispositif.
Un tel dispositif de codage crypté trouve une utilisa tion particulièrement intéressante dans la constitution d'une carte à circuits électroniques utilisable pour des transactions commerciale s e t/ou financière s, en rendant très difficile, sinon impossible, à un fraudeur, la détermination du code utilisé dans l'échange d'informations entre la carte et un terminal.
Le dispositif selon l'invention trouve des applications dans des domaines autres que celui de la carte de crédit ou de la carte d'achat.
Claims (3)
1. Transistor en circuit intégré, caractérisé en ce que le dopage de ses constituants est tel qu'il réalise un courtcircuit entre sa source et son drain.
2. Transistor en circuit intégré, caractérisé en ce que le dopage de ses constituants a été conduit pour qu'il réalise une interruption de courant entre sa source et son drain.
3. Cellule de réalisation de fonction logique à transistors en circuit intégré et interconnegions entre les transistors, caractérisée en ce que certains des transistors de la cellule sont dopés de manière à réaliser un court-circuit et d'autres dopés de manière à réaliser une interruption.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8015202A FR2486717A1 (fr) | 1980-07-08 | 1980-07-08 | Dispositif de transistor pour circuit integre |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8015202A FR2486717A1 (fr) | 1980-07-08 | 1980-07-08 | Dispositif de transistor pour circuit integre |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2486717A1 true FR2486717A1 (fr) | 1982-01-15 |
Family
ID=9243996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8015202A Pending FR2486717A1 (fr) | 1980-07-08 | 1980-07-08 | Dispositif de transistor pour circuit integre |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2486717A1 (fr) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989003124A1 (fr) * | 1987-09-24 | 1989-04-06 | Hughes Aircraft Company | Procede et appareil servant a proteger des circuits integres contre les copies et autres utilisations non autorisees |
| DE4210849A1 (de) * | 1991-04-01 | 1992-10-08 | Hughes Aircraft Co | Konvertierbares, multifunktionales, mikroelektronisches logikgatter und verfahren zu dessen herstellung |
| EP0764985A2 (fr) | 1995-09-22 | 1997-03-26 | Hughes Aircraft Company | Circuit digital à géométrie de transistor et interrupteur de canal camouflage contre l'ingénierie inverse |
| WO1998056042A1 (fr) * | 1997-06-02 | 1998-12-10 | Siemens Aktiengesellschaft | Puce de semiconducteur protegee |
| US5866933A (en) * | 1992-07-31 | 1999-02-02 | Hughes Electronics Corporation | Integrated circuit security system and method with implanted interconnections |
| US5973375A (en) * | 1997-06-06 | 1999-10-26 | Hughes Electronics Corporation | Camouflaged circuit structure with step implants |
| US6667245B2 (en) | 1999-11-10 | 2003-12-23 | Hrl Laboratories, Llc | CMOS-compatible MEM switches and method of making |
| US6740942B2 (en) | 2001-06-15 | 2004-05-25 | Hrl Laboratories, Llc. | Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact |
| US6774413B2 (en) | 2001-06-15 | 2004-08-10 | Hrl Laboratories, Llc | Integrated circuit structure with programmable connector/isolator |
| US6815816B1 (en) | 2000-10-25 | 2004-11-09 | Hrl Laboratories, Llc | Implanted hidden interconnections in a semiconductor device for preventing reverse engineering |
| US7935603B1 (en) | 2004-06-29 | 2011-05-03 | Hrl Laboratories, Llc | Symmetric non-intrusive and covert technique to render a transistor permanently non-operable |
| US8168487B2 (en) | 2006-09-28 | 2012-05-01 | Hrl Laboratories, Llc | Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer |
| US8258583B1 (en) | 2002-09-27 | 2012-09-04 | Hrl Laboratories, Llc | Conductive channel pseudo block process and circuit to inhibit reverse engineering |
| US8524553B2 (en) | 2002-12-13 | 2013-09-03 | Hrl Laboratories, Llc | Integrated circuit modification using well implants |
| US8679908B1 (en) | 2002-11-22 | 2014-03-25 | Hrl Laboratories, Llc | Use of silicide block process to camouflage a false transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4045811A (en) * | 1975-08-04 | 1977-08-30 | Rca Corporation | Semiconductor integrated circuit device including an array of insulated gate field effect transistors |
| US4145701A (en) * | 1974-09-11 | 1979-03-20 | Hitachi, Ltd. | Semiconductor device |
-
1980
- 1980-07-08 FR FR8015202A patent/FR2486717A1/fr active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4145701A (en) * | 1974-09-11 | 1979-03-20 | Hitachi, Ltd. | Semiconductor device |
| US4045811A (en) * | 1975-08-04 | 1977-08-30 | Rca Corporation | Semiconductor integrated circuit device including an array of insulated gate field effect transistors |
Non-Patent Citations (1)
| Title |
|---|
| EXBK/80 * |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989003124A1 (fr) * | 1987-09-24 | 1989-04-06 | Hughes Aircraft Company | Procede et appareil servant a proteger des circuits integres contre les copies et autres utilisations non autorisees |
| DE4210849B4 (de) * | 1991-04-01 | 2004-04-22 | Hughes Electronics Corp., El Segundo | Logische Schaltungsanordnung und Verfahren zu deren Herstellung |
| DE4210849A1 (de) * | 1991-04-01 | 1992-10-08 | Hughes Aircraft Co | Konvertierbares, multifunktionales, mikroelektronisches logikgatter und verfahren zu dessen herstellung |
| US6613661B1 (en) | 1992-07-31 | 2003-09-02 | Hughes Electronics Corporation | Process for fabricating secure integrated circuit |
| US6294816B1 (en) | 1992-07-31 | 2001-09-25 | Hughes Electronics Corporation | Secure integrated circuit |
| US5866933A (en) * | 1992-07-31 | 1999-02-02 | Hughes Electronics Corporation | Integrated circuit security system and method with implanted interconnections |
| US5930663A (en) * | 1995-09-22 | 1999-07-27 | Hughes Electronics Corporation | Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering |
| EP0764985A3 (fr) * | 1995-09-22 | 1999-11-17 | Hughes Electronics Corporation | Circuit digital à géométrie de transistor et interrupteur de canal camouflage contre l'ingénierie inverse |
| US6064110A (en) * | 1995-09-22 | 2000-05-16 | Hughes Electronics Corporation | Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering |
| US5783846A (en) * | 1995-09-22 | 1998-07-21 | Hughes Electronics Corporation | Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering |
| EP0764985A2 (fr) | 1995-09-22 | 1997-03-26 | Hughes Aircraft Company | Circuit digital à géométrie de transistor et interrupteur de canal camouflage contre l'ingénierie inverse |
| WO1998056042A1 (fr) * | 1997-06-02 | 1998-12-10 | Siemens Aktiengesellschaft | Puce de semiconducteur protegee |
| US5973375A (en) * | 1997-06-06 | 1999-10-26 | Hughes Electronics Corporation | Camouflaged circuit structure with step implants |
| US6667245B2 (en) | 1999-11-10 | 2003-12-23 | Hrl Laboratories, Llc | CMOS-compatible MEM switches and method of making |
| US6815816B1 (en) | 2000-10-25 | 2004-11-09 | Hrl Laboratories, Llc | Implanted hidden interconnections in a semiconductor device for preventing reverse engineering |
| US6740942B2 (en) | 2001-06-15 | 2004-05-25 | Hrl Laboratories, Llc. | Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact |
| US6774413B2 (en) | 2001-06-15 | 2004-08-10 | Hrl Laboratories, Llc | Integrated circuit structure with programmable connector/isolator |
| US8258583B1 (en) | 2002-09-27 | 2012-09-04 | Hrl Laboratories, Llc | Conductive channel pseudo block process and circuit to inhibit reverse engineering |
| US8679908B1 (en) | 2002-11-22 | 2014-03-25 | Hrl Laboratories, Llc | Use of silicide block process to camouflage a false transistor |
| US8524553B2 (en) | 2002-12-13 | 2013-09-03 | Hrl Laboratories, Llc | Integrated circuit modification using well implants |
| US7935603B1 (en) | 2004-06-29 | 2011-05-03 | Hrl Laboratories, Llc | Symmetric non-intrusive and covert technique to render a transistor permanently non-operable |
| US8049281B1 (en) | 2004-06-29 | 2011-11-01 | Hrl Laboratories, Llc | Symmetric non-intrusive and covert technique to render a transistor permanently non-operable |
| US8168487B2 (en) | 2006-09-28 | 2012-05-01 | Hrl Laboratories, Llc | Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer |
| US8564073B1 (en) | 2006-09-28 | 2013-10-22 | Hrl Laboratories, Llc | Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2486717A1 (fr) | Dispositif de transistor pour circuit integre | |
| US4409434A (en) | Transistor integrated device, particularly usable for coding purposes | |
| US6766960B2 (en) | Smart card having memory using a breakdown phenomena in an ultra-thin dielectric | |
| US5656522A (en) | Method of manufacturing a semiconductor integrated circuit device having single-element type non-volatile memory elements | |
| US6486027B1 (en) | Field programmable logic arrays with vertical transistors | |
| US7064410B2 (en) | MOS antifuse with low post-program resistance | |
| US6515510B2 (en) | Programmable logic array with vertical transistors | |
| Oklobdzija | The computer engineering handbook | |
| EP0336500A1 (fr) | Circuit intégré comportant une cellule programmable | |
| US8569116B2 (en) | Integrated circuit with a fin-based fuse, and related fabrication method | |
| US4849248A (en) | Ion implantation method for making silicon-rich silicon dioxide film | |
| FR2871310A1 (fr) | Circuit logique configurable resistant a une attaque dpa | |
| US7345500B2 (en) | Method and system for device characterization with array and decoder | |
| FR2471083A1 (fr) | Dispositif de circuit integre a transistors mos, utilisable notamment pour le codage | |
| US20110006352A1 (en) | Reverse engineering resistant read only memory | |
| US20200161239A1 (en) | Back end of line electrical fuse structure and method of fabrication | |
| FR2551568A1 (fr) | Regulateur de haute tension interne vpp pour circuits integres | |
| FR2529413A1 (fr) | Bascule logique, fonctionnant du continu a 10 ghz, et diviseur de frequence comportant cette bascule | |
| US4176442A (en) | Method for producing a semiconductor fixed value ROM | |
| US7911234B1 (en) | Nanotube logic circuits | |
| US6441440B1 (en) | Semiconductor device and circuit having low tolerance to ionizing radiation | |
| US20210399094A1 (en) | Electronic security component | |
| FR2621737A1 (fr) | Memoire en circuit integre | |
| US6396149B1 (en) | Method for double-layer implementation of metal options in an integrated chip for efficient silicon debug | |
| FR2993389A1 (fr) | Antifusible |