DE112004002678T5 - 2-Transistoren-Schmelzsicherungselement mit einzelner Polysiliziumschicht - Google Patents

2-Transistoren-Schmelzsicherungselement mit einzelner Polysiliziumschicht Download PDF

Info

Publication number
DE112004002678T5
DE112004002678T5 DE112004002678T DE112004002678T DE112004002678T5 DE 112004002678 T5 DE112004002678 T5 DE 112004002678T5 DE 112004002678 T DE112004002678 T DE 112004002678T DE 112004002678 T DE112004002678 T DE 112004002678T DE 112004002678 T5 DE112004002678 T5 DE 112004002678T5
Authority
DE
Germany
Prior art keywords
gate
fuse
transistor
drain
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112004002678T
Other languages
English (en)
Other versions
DE112004002678B4 (de
Inventor
Chandrasekharan Raman Kothandaraman
Danny Pak-Chum Shum
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE112004002678T5 publication Critical patent/DE112004002678T5/de
Application granted granted Critical
Publication of DE112004002678B4 publication Critical patent/DE112004002678B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Elektrisch programmierbare Transistor-Schmelzsicherungen mit einem Substrat aus Halbleitermaterial einer ersten Leitfähigkeitsart, einem in diesem Substrat angeordneten und zum Definieren eines Kanalgebiets dazwischen beabstandeten Source-Gebiet und Drain-Gebiet, und einer Schicht von Isoliermaterial mit gleichförmiger Stärke und über dem Source-Gebiet, Drain-Gebiet und Kanalgebiet angeordnet, wobei die elektrisch programmierbare Transistor-Schmelzsicherung folgendes umfaßt:
ein in einer einzelnen Schicht von Polysilizium über dem Isoliermaterial angeordnetes erstes Gate und ein zweites Gate, wobei das erste Gate einen Teil des Source-Gebiets überlappend angeordnet ist und das zweite Gate vom ersten Gate isoliert und einen Teil des Drain-Gebiets überlappend angeordnet ist, wobei das erste Gate einen Anschluß zum Empfangen eines extern angelegten Signals enthält und das zweite Gate kapazitiv an das Drain-Gebiet angekoppelt ist; und
eine in dem Substrat angeordnete Kopplungsvorrichtung zum Steigern der kapazitiven Kopplung des zweiten Gates und des Drain-Gebiets, wobei Programmierung durch Laden des zweiten Gates über kapazitive Kopplung an das Drain-Gebiet bewirkt...

Description

  • HINTERGRUND DER ERFINDUNG
  • Technisches Gebiet der Erfindung
  • Die Erfindung betrifft allgemein das Gebiet integrierter Schaltungen und insbesondere die Schmelzbrückenprogrammierung in integrierten Halbleiterschaltungen.
  • Stand der Technik
  • Bei integrierten Schaltungen, einschließlich integrierter CMOS-Schaltungen, ist es häufig wünschenswert, Informationen permanent speichern zu können oder permanente Verbindungen der integrierten Schaltung nach ihrer Herstellung zu bilden. Dafür werden häufig Schmelzsicherungs- oder Antischmelzsicherungsvorrichtungen benutzt, die Schmelzbrücken bilden. Schmelzsicherung und Antischmelzsicherungen können auch zum Programmieren von redundanten Elementen benutzt werden, um identische fehlerhafte Elemente wie beispielsweise DRAM, Flash-EEPROM, SRAM oder andere Speicher zu ersetzen. Weiterhin können Schmelzsicherungen zum Speichern von Kippkennungen oder anderen derartigen Informationen oder zum Einstellen der Geschwindigkeit einer Schaltung durch Einstellen des Widerstands des Stromweges benutzt werden.
  • Eine Art von Schmelzsicherungsvorrichtung wird unter Verwendung eines Lasers "programmiert" bzw. "durchgebrannt", um eine Brücke nach Verarbeitung und Passivierung einer Halbleitervorrichtung zu öffnen. Diese Art von Schmelzsicherungsvorrichtung erfordert genaue Ausrichtung des Lasers auf die Schmelzsicherungsvorrichtung, um die Zerstörung von Nachbarvorrichtungen zu vermeiden. Dieser und andere ähnliche Ansätze können Beschädigung an der Vorrichtungspassivierungsschicht verursachen und geben daher Anlaß zu Zuverlässigkeitssorgen. Beispielsweise kann das Verfahren zum Programmieren der Schmelzsicherung ein Loch in der Passivierungsschicht verursachen, wenn das Schmelzsicherungsmaterial verdrängt wird. Auch ist das Verfahren nicht systemintern, manchmal unpraktisch, und führt daher zu höheren Prüfungskosten.
  • Eine weitere Art von Schmelzsicherungsvorrichtung ist die elektrische Sicherung/Antisicherung. Es sind elektrische Sicherungen/Antisicherungen in Halbleiterprodukten eingeführt worden und ersetzen die gebräuchlichen Laserschmelzsicherungen in vielen Anwendungen. Die typische elektrische Sicherung/Antisicherung ist systemintern, aber einmalig programmierbar. Allgemein wird unter Verwendung von elektrischen Impulsen ein passives Element wie beispielsweise ein Widerstand oder Kondensator über einen Programmier-(Durchgangsgate-)Transistor programmiert bzw. durchgebrannt. Da diese Vorrichtungen bedeutsame Energie bzw. hoher Programmierstrom durchlaufen muß, um das passive Element zu erreichen, kann die für die Programmier-(Durchgangsgate-)Transistoren erforderliche Größe sehr groß sein.
  • Beispielsweise ist eine gegenwärtig benutzte Antischmelzsicherungsvorrichtung auf Grundlage eines herkömmlichen MOS-Transistors aufgebaut. Eine solche Antischmelzsicherung wird durch Anlegen einer Spannung (allgemein rund 7 Volt) an das Gateoxid des MOS-Transistors programmiert. Das Programmierverfahren ergibt ein beschädigtes Gateoxid, das den elektrischen Widerstand über das Oxid verringert. Zum Unterscheiden zwischen dem hohen Widerstand des intakten Oxids und dem verringerten Widerstands des beschädigten Oxids wird eine an der Antischmelzsicherung angebrachte Meßschaltung verwendet. Für niedrigere widerstände und zuverlässigere Messung werden noch höhere Programmier spannungen und Programmierströme benutzt.
  • Aufgrund der zum Programmieren erforderlichen bedeutsamen Energie kann sich an der umgebenden Struktur Schaden ergeben und/oder es können sich aufgrund der Inkonsistenz des Durchbrennverfahrens und der relativ geringen Änderung, die typischerweise im programmierten Widerstand dargeboten wird, unzuverlässige Messungen ergeben. Weiterhin sind diese Arten von Vorrichtungen aufgrund der erforderlichen Programmierpotentiale, d.h. hohen Stromfluß- und hohen Spannungspegeln über eine erforderliche Zeitspanne, nicht zur Verwendung mit vielen der jüngsten Prozeßverfahren realisierbar. Es wäre vorteilhaft, die Programmierparameter herabzusetzen, um eine Verringerung der Größe der zugehörigen Schaltungen (z.B. Spannungsgenerator, Programmiertransistor, Verdrahtung usw.) zu ermöglichen und/oder die Meßsicherheit zu verbessern.
  • KURZE BESCHREIBUNG DER ERFINDUNG
  • Die vorliegende Erfindung erzielt technische Vorteile als elektrisch programmierbare Transistor-Schmelzsicherung mit in einem Halbleitersubstrat angeordneter Source und angeordnetem Drain und weiterhin mit einer in einer einzelnen Schicht von Polysilizium angeordneten Doppel-Gateanordnung, bei der ein Gate kapazitiv an das Draingebiet angekoppelt ist. Weiterhin enthält die Transistorschmelzsicherung eine Kopplungsvorrichtung zum Erhöhen der kapazitiven Kopplung des einen Gates und des Draingebiets zum Ermöglichen der Verringerung der Schmelzsicherungsprogrammierspannung, wobei Programmierung der Transistorschmelzsicherung über Anwendung eines Spannungssignals an den Drain bewirkt wird, wobei das Spannungssignal geringer als die Sperrschicht-Durchbruchspannung der Transistorschmelzsicherung ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Zum vollständigeren Verständnis der vorliegenden Erfindung wird auf die nachfolgende ausführliche Beschreibung in Verbindung mit den beiliegenden Zeichnungen Bezug genommen. In den Zeichnungen zeigt:
  • 1 eine herkömmliche EEPROM-Vorrichtung;
  • 1A eine Ersatzschaltung eines in Reihe geschalteten Trenntransistors und eines Floating-Gate-Transistors;
  • 2A eine 2-Transistoren-Struktur zur Verwendung als elektrisches Schmelzsicherungselement nach beispielhaften Ausführungsformen der vorliegenden Erfindung;
  • 2B eine Draufsicht der in 2A gezeigten 2-Transistoren-Struktur;
  • 3A eine weitere 2-Transistoren-Struktur zur Verwendung als elektrisches Schmelzsicherungselement nach beispielhaften Ausführungsformen der vorliegenden Erfindung;
  • 3B eine Draufsicht der in 3A gezeigten 2-Transistoren-Struktur;
  • 4A eine weitere 2-Transistoren-Struktur zur Verwendung als elektrisches Schmelzsicherungselement nach beispielhaften Ausführungsformen der vorliegenden Erfindung;
  • 4B eine Draufsicht der in 4A gezeigten 2-Transistoren-Struktur;
  • 5A ein Diagramm der Programmierung der in 2A, 3A und 4A gezeigten 2-Transistoren-Strukturen;
  • 5B Vorspannung für die in 2A, 3A und 4A gezeigten 2-Transistoren-Strukturen;
  • 6A eine Schmelzsicherungszelle nach beispielhaften Ausführungsformen der vorliegenden Erfindung;
  • 6B Vorspannung für die in 6A dargestellte Schmelzsicherungszelle; und
  • 7 eine Schmelzsicherungsgruppe nach beispielhaften Ausführungsformen der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die zahlreichen Neuerungen der vorliegenden Anmeldung werden unter besonderer Bezugnahme auf die gegenwärtig bevorzugten beispielhaften Ausführungsformen beschrieben. Es versteht sich jedoch, daß diese Klasse von Ausführungsformen nur einige Beispiele der vielen vorteilhaften Verwendungen und Erneuerungen darin bereitstellt. Im allgemeinen umgrenzen in der Beschreibung der vorliegenden Erfindung getätigte Aussagen nicht unbedingt irgendeine der verschiedenen beanspruchten Erfindungen. Darüber hinaus können einige Aussagen für einige erfinderische Merkmale, jedoch nicht für andere gelten. Es ist zu bemerken, daß in den gesamten Zeichnungen die gleichen Bezugsziffern oder -buchstaben zur Bezeichnung gleicher oder gleichwertiger Elemente mit der gleichen Funktion benutzt werden. Ausführliche Beschreibungen bekannter Funktionen und Ausführungen, die den Gegenstand der vorliegenden Erfindung unnötig verdecken, sind der Deutlichkeit halber weggelassen worden.
  • Gegenwärtige elektrische Sicherungen sind passive Elemente wie beispielsweise Widerstände oder Kondensatoren, die durch elektrische Impulse mit typischen Programmierströmen von der Größenordnung von Milliampere (mA) programmiert werden, oder Transistor-Schmelzsicherungen mit einer größeren Programmierspannung als die Sperrschicht-Durchbruchspannung des Transistors. Gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung wird ein vorteilhafterweise in einem selbstjustierenden CMOS-Prozeß realisierter 2-Transistoren-EEPROM-Transistor mit einer einzelnen Polysiliziumschicht beschrieben und als Schmelzsicherungselement benutzt. Der zum Programmieren einer 2-Transistoren-EEPROM-Vorrichtung erforderliche Programmierstrom ist von der Größenordnung einiger Mikroampere (μA), eine Verringerung von drei Größenordnungen gegenüber typischen elektrischen Sicherungen. Herkömmliche EEPROM-Vorrichtungen sind jedoch nicht CMOS-kompatibel und weisen hohe Programmierpotentiale auf.
  • Herkömmliche Splitgate-EEPROM-Strukturen werden unter Verwendung von mindestens zwei Schichten polykristallinen Siliziums gebildet und enthalten wie in 1 dargestellt einen Floating-Gate-Transistor. Dieser Speicherzellenaufbau entspricht einem in Reihe geschalteten Trenntransistor 11 und Floating-Gate-Transistor 12 nach der Darstellung im Schaltbild der 1A. Der Trenntransistor 11 wird durch den Zustand des Floatinggates nicht beeinflußt und bleibt ausgeschaltet, wenn sein Steuergate nicht aktiviert ist. Für diese herkömmliche Speicherstruktur bildet die erste Schicht von Polysilizium das Floatinggate. Das Floatinggate überdeckt einen Teil eines Kanalgebiets zwischen der Source und der Drain. Der Rest des Kanalgebiets wird direkt durch eine zweite Schicht Polysilizium, das Steuergate, gesteuert, das über dem Floatinggate liegt. Durch dieses darüberliegende Steuergate wird die Gatespannung auf das Floatinggate auf gekoppelt und das Hochziehen der Kanal-Heißelektronen unterstützt. Die in das Floatinggate injizierten negativen Ladungen ändern die Vt des Transistors, da die eingefangenen Elektronen die Gate-Austrittsarbeit ändern; wodurch zum Einschalten der Vorrichtung zusätzliche Gatespannung erforderlich ist.
  • Obwohl diese herkömmliche Floating-Gate-Struktur für viele Speichervorrichtungen gut funktioniert, weicht sie von dem herkömmlichen CMOS-Prozeß mit einzelner Polysiliziumschicht ab und erfordert zusätzliche Prozeßschritte und steigert die Prozeß-Kompliziertheit bei der Ablagerung und Entfernung der Floating-Gate-Polysiliziumschicht in einem kleinen Dichtebereich innerhalb eines großen Prozessorchips. Auch stellt die Floating-Gate-Polysiliziumschicht zusätzliche Gerätekosten zur Aufrechterhaltung und Kompatibilität zwischen Logik-Fertigungsanlagen dar, da die herkömmliche Logik-CMOS-Fertigungsanlage mit Polysilizium-Einzelschicht-Prozeß ausgerüstet ist.
  • Nunmehr auf 2A, 3A und 4A bezugnehmend sind dort 2-Transistoren-Strukturen zur Verwendung als elektrisches Schmelzsicherungselement gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung dargestellt. In jeder dargestellten Struktur sind das Steuergate und Floatinggate in einem Polysilizium-Einzelschicht-Prozeß unter Verwendung standardmäßiger CMOS-Verarbeitung ohne Zufügung einer weiteren Polysiliziumebene implementiert. Mit einer einzelnen Polysiliziumschicht kann die elektrische Schmelzsicherung in einem Host-Logikprozeß implementiert werden, der die gleichen Prozeßschritte bewahrt, wodurch Prozeßeinfachheit und Prozeßkosten aufrechterhalten werden. Zusätzlich arbeiten die 2-Transistoren-Strukturen der 2A, 3A und 4A mit einer viel geringeren Programmierspannung, da die Gatespannung (~5 V oder niedriger) zum Einschalten des 2-Transistoren-Teils dienen kann. Eine enorme Verbesserung der Gate-Vorspannung zum Programmieren (~12 V) für die in 1 gezeigte Struktur und andere ähnliche Speichervorrichtungen, die eine solche hohe Programmierspannung erfordern. Die typische Betriebsvorspannung für die herkömmliche Struktur der 1 ist in Tabellenform in der 1B dargestellt.
  • Nunmehr auf die 2A und 2B bezugnehmend enthält die elektrische Schmelzsicherung 200 ein Source-Gebiet 210 und ein Drain-Gebiet 211 einer ersten Leitfähigkeitsart, gebildet in einem Halbleitersubstrat einer der ersten Leitfähigkeitsart entgegengesetzten zweiten Leitfähigkeitsart, wobei die Source 210 und der Drain 211 beabstandet sind, um zwischen ihnen ein Kanalgebiet 213 zu definieren. Über dem Source-Gebiet 210, Drain-Gebiet 211 und Kanalgebiet 213 ist eine gleichförmige Schicht von Isoliermaterial von der Größenordnung 50 nm ausgebildet. Die elektrische Schmelzsicherung 200 enthält weiterhin eine 2-Transistoren-Anordnung, die in einer einzelnen Polysiliziumschicht ausgebildet ist. Die 2-Transistoren-Anordnung enthält einen einen Teil des Drains 211 überlappenden Floating-Gate-Teil 215 und einen einen Teil der Source 210 überlappenden Steuergateteil 216. Das Steuergate 216 enthält einen Anschluß zum Empfangen extern angelegter Spannungspotentiale zum Steuern von Programmier- und Leseoperationen. Der Floating-Gate-Teil 215 und ein Steuer-Gate-Teil 216 sind voneinander getrennt. Weiterhin kann im Halbleitersubstrat auch ein isoliertes Wannengebiet 220 gebildet werden. 2B zeigt eine Draufsicht der in 2A gezeigten elektrischen Schmelzsicherung. Die isolierte Wanne 220 ist in dem Halbleitersubstrat dargestellt, um nur den Floating-Gate-Teil 215 zu überlappen und bietet damit gesteigerte kapazitive Kopplung und verringerte Programmierspannung.
  • Im Betrieb wird die Vorspannung der elektrischen Schmelzsicherung durch kapazitive Kopplung erreicht. Das heißt das Floating-Gate 215 ist unabhängig über kapazitive Kopplung mit der Drain 211 und isolierten Wanne 220 vorgespannt. Das Floatinggate 215 wird unter Verwendung von als Kanal-Heißelektronen-Programmierung bekannte Programmierung aufgeladen. Insbesondere fließt (nach der Darstellung in 5A und 5B) bei geerdeter Source 210 (Vss), an das Gate angelegter Schwellenspannung (Vt) und einer an den Drain 211 angelegten Programmierspannung ein Programmierstrom und durch Source-seitige Injektion werden für das Floating-Gate 215 Elektronen bereitgestellt, wenn genügend Energie erlangt wird, um die Silizium-Energiebarriere (~3,1 eV) zu überspringen. Die Isolationswanne 220 und ein (weiter unten besprochener) Drain mit erweiterter RX-Breite sollen mindestens 70% Kopplung zwischen dem Drain 211 und Floatinggate 215 bereitstellen, um die niedrigere Programmierspannung zu ermöglichen und es ist daher kein HV-Prozeß erforderlich. Bei dieser Transistorstruktur und Vorspannungsanordnung kann die Programmierspannung der elektrischen Schmelzsicherung unter der Sperrschicht-Durchbruchspannung gehalten werden, die typischerweise von 3-6 V reicht. In der 5B sind beispielhafte Betriebsvorspannungen für die Strukturen der elektrischen Schmelzsicherungen der 2A, 3A und 4A in Tabellenform dargestellt.
  • Während dem Lesebetrieb bei wie in der Tabelle der 5B beschriebenen Spannungszuständen weist die elektrische Schmelzsicherung eine von zwei vorbestimmten Reaktionen gemäß der Ladung an dem Floatinggate 215 auf. Wenn das Floatinggate 215 programmiert (d.h. geladen) worden ist, erfordert es eine größere Spannung als eine vorbestimmte Vref zum Einschalten des Floating-Gate-Transistors und es fließt daher kein Strom von der Source 210 zum Drain 211.
  • Wenn demgegenüber das Floatinggate 215 nicht programmiert worden ist, genügt Vref zum Einschalten des Trenntransistors 11 und des Floating-Gate-Transistors 12 und es fließt Strom von der Source 210 zur Bitleitung (d.h. Drain 211). Zum Bestimmen des Programmierzustandes kann dann Stromflußerkennung benutzt werden.
  • Zum Löschen oder Neuprogrammieren wird eine negative Programmierspannung (–5 V im vorliegenden Beispiel) an das Steuergate 216 angelegt und Elektronen werden daher vom Floatinggate 215 weggeleitet.
  • In einer weiteren in 3A und 3B dargestellten Ausführungsform ist der Drain 311 mit einer erweiterten RX-Breite dargestellt, die im wesentlichen das gesamte Floatinggate 215 überlappt. Die erweiterte RX-Breite funktioniert genau wie die isolierte Wanne 220, indem sie die Drain-Floating-Gate-Überlappung erhöht, um kapazitive Kopplung zu steigern und damit niedrigere Programmierspannungen zu ermöglichen. Bei einer weiteren Ausführungsform enthält die elektrische Schmelzsicherung zum Erhöhen des Kopplungswirkunggrades der Drainspannung zum Floatinggate ein im Halbleitersubstrat wie in 4A und 4B dargestellt gebildetes Dotierimplantat. Obwohl das Dotierimplantat 410 in dem erweiterten Drainaufbau dargestellt ist, kann es auch bei dem Aufbau mit isolierter Wanne benutzt werden.
  • Nunmehr auf 6A bezugnehmend ist dort eine Schmelzsicherungszelle 610 gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung dargestellt. Die Schmelzsicherungszelle 610 enthält eine elektrische Schmelzsicherung 200, Auswahlschaltungen 615, Verriegelungsschaltungen 620, einen Programmiertransistor (PROG) 625 und eine Programmier-Stromquelle (OSC) 630. Da Flash-Programmierung Injektion hohen Stroms bedeutet, wird eine HV-Quelle (OSC) 630 benötigt, um den erforderlichen Programmstrom zum BL (Drain) zu leiten. Der OSC 630 ist über Prog 625 an den Drain 211 der 2-Transistoren-Elektroschmelzsicherung 200 angekoppelt. Prog 625 wird zur Programmierung ON und zum Lesen OFF angewählt. Die Auswahlschaltung 615 ist zum Anwählen der Sicherung zur Programmierung an das Steuergate 216 der elektrischen Schmelzsicherung 200 angekoppelt. Anwahl der Sicherung findet über Verriegelungsschaltung 620 zum BL (Drain) und Auswahlschaltungen 615 zu WL (Gate) statt. Regelungs- und Auswahlschaltungen können für Befehlszwecke mit einem Zustandsautomaten verbunden sein. Die Funktionsweise der Schmelzsicherungszelle kann vom Fachmann unter Bezugnahme auf die oben erwähnte Struktur der elektrischen Schmelzsicherung und die in 6B gezeigten Vorspannungszustände verstanden werden. Insbesondere wird für die Programmierung die Source 210 geerdet und wird an den Drain 211, 311 oder die Bitleitungsverbindung eine Programmierspannung 5 V, wobei PROG als ON gezählt wird, angelegt.
  • 7 zeigt einen Gruppenaufbau unter Verwendung der in 6A gezeigten elektrischen Schmelzsicherung, wobei die Auswahlblöcke 615 die Auswahlschaltungen 615 von WL in der 6A und die Verriegelungsblöcke L1, L2, ... LN die Verriegelungsschaltung 620 zu jeweiligen Bitleitungen darstellen. Der Programmiertransistor 625 und OSC 630 sind der Deutlichkeit halber weggelassen worden.
  • Obwohl eine bevorzugte Ausführungsform des Verfahrens und Systems der vorliegenden Erfindung in den beiliegenden Zeichnungen dargestellt und in der obigen ausführlichen Beschreibung beschrieben worden ist, versteht es sich, daß die Erfindung nicht auf die offenbarte Ausführungsform begrenzt ist, sondern zahlreiche Umordnungen, Abänderungen und Ergänzungen möglich sind, ohne aus dem Sinn der Erfindung in den nachfolgenden Ansprüchen aufgeführt und definiert abzuweichen.
  • ZUSAMMENFASSUNG
  • Elektrisch programmierbare Transistor-Schmelzsicherung mit einer in einer Einzelschicht von Polysilizium angeordneten Doppel-Gate-Anordnung, bei der ein erstes Gate einen Teil eines Source-Gebiets überlappend angeordnet ist und ein zweites Gate vom ersten Gate isoliert und einen Teil eines Drain-Gebiets überlappend angeordnet ist. Das erste Gate enthält einen Anschluß zum Empfangen eines extern angelegten Steuersignals und das zweite Gate ist kapazitiv an das Drain-Gebiet angekoppelt, wobei eine Kopplungsvorrichtung zum Erhöhen der kapazitiven Kopplung des zweiten Gates und des Draingebiets eingeschlossen ist, um eine Verringerung der Schmelzsicherungsprogrammierspannung zu ermöglichen.

Claims (20)

  1. Elektrisch programmierbare Transistor-Schmelzsicherungen mit einem Substrat aus Halbleitermaterial einer ersten Leitfähigkeitsart, einem in diesem Substrat angeordneten und zum Definieren eines Kanalgebiets dazwischen beabstandeten Source-Gebiet und Drain-Gebiet, und einer Schicht von Isoliermaterial mit gleichförmiger Stärke und über dem Source-Gebiet, Drain-Gebiet und Kanalgebiet angeordnet, wobei die elektrisch programmierbare Transistor-Schmelzsicherung folgendes umfaßt: ein in einer einzelnen Schicht von Polysilizium über dem Isoliermaterial angeordnetes erstes Gate und ein zweites Gate, wobei das erste Gate einen Teil des Source-Gebiets überlappend angeordnet ist und das zweite Gate vom ersten Gate isoliert und einen Teil des Drain-Gebiets überlappend angeordnet ist, wobei das erste Gate einen Anschluß zum Empfangen eines extern angelegten Signals enthält und das zweite Gate kapazitiv an das Drain-Gebiet angekoppelt ist; und eine in dem Substrat angeordnete Kopplungsvorrichtung zum Steigern der kapazitiven Kopplung des zweiten Gates und des Drain-Gebiets, wobei Programmierung durch Laden des zweiten Gates über kapazitive Kopplung an das Drain-Gebiet bewirkt wird.
  2. Sicherung nach Anspruch 1, wobei die Programmierung über Anlegen eines Spannungssignals an das Drain-Gebiet bewirkt wird und das Spannungssignal geringer als die Sperrschicht-Durchbruchspannung der Transistor-Schmelzsicherung ist.
  3. Schmelzsicherung nach Anspruch 1, weiterhin mit einem Drain-Teil mit erweiterter Breite integral mit dem Drain-Gebiet, das in dem Substrat das zweite Gate überlappend zur gesteigerten kapazitiven Kopplung angeordnet ist.
  4. Schmelzsicherung nach Anspruch 1, weiterhin mit einem Drain-Teil mit erweiterter Breite integral mit dem Drain-Gebiet, das in dem Substrat einen Teil des zweiten Gates überlappend angeordnet ist, und einem in dem Substrat angeordneten Wannengebiet, das ebenfalls einen Teil des zweiten Gates überlappt, wobei das Wannengebiet vom zweiten Gate und dem Drain isoliert ist.
  5. Schmelzsicherung nach Anspruch 4, wobei Programmierung durch Bereitstellung einer Bezugserde für die Source, die Transistor-Schwellenspannung für das erste Gate und eine Programmspannung für das Drain-Gebiet und das isolierte Wannengebiet bewirkt wird.
  6. Schmelzsicherung nach Anspruch 5, wobei die Programmspannung geringer als die Transistor-Sperrschicht-Durchbruchspannung ist.
  7. Schmelzsicherung nach Anspruch 5, wobei Lesen durch Bereitstellung einer Bezugsspannung für das erste Gate und Erkennen von Stromfluß zwischen dem Source-Gebiet und dem Drain-Gebiet bewirkt wird, wobei ein programmierter Zustand festgestellt wird, wenn kein Strom erkannt wird, und ein nicht programmierter Zustand festgestellt wird, wenn Strom erkannt wird.
  8. Schmelzsicherung nach Anspruch 7, wobei die Bezugsspannung größer als die Transistor-Schwellenspannung ist.
  9. Schmelzsicherung nach Anspruch 5, wobei Umprogrammierung durch Bereitstellung des Kehrwerts der Programmierspannung für das erste Gate bewirkt wird.
  10. Programmierbare Sicherungszelle mit einem Substrat aus Halbleitermaterial einer ersten Leitfähigkeitsart, einem in diesem Substrat angeordneten und zum Definieren eines Kanalgebiets dazwischen beabstandeten Source-Gebiet und Drain-Gebiet, und einer Schicht von Isoliermaterial mit gleichförmiger Stärke und über dem Source-Gebiet, Drain-Gebiet und Kanalgebiet angeordnet, wobei die Transistor-Schmelzsicherung folgendes umfaßt: eine Transistor-Schmelzsicherung mit folgendem: einem in einer einzelnen Schicht von Polysilizium über dem Isoliermaterial angeordneten ersten Gate und einem zweiten Gate, wobei das erste Gate einen Teil des Source-Gebiets überlappend angeordnet ist und das zweite Gate vom ersten Gate isoliert und einen Teil des Drain-Gebiets überlappend angeordnet ist; wobei das erste Gate einen Anschluß zum Empfangen eines extern angelegten Signals enthält und das zweite Gate kapazitiv an das Drain-Gebiet angekoppelt ist; und eine in dem Substrat angeordnete Kopplungsvorrichtung zum Steigern der kapazitiven Kopplung des zweiten Gates und des Drain-Gebiets, wobei Programmierung durch Laden des zweiten Gates über kapazitive Kopplung an das Drain-Gebiet bewirkt wird; und erste an den ersten Gateanschluß angekoppelte Schaltungen zum Auswählen der Transistor-Schmelzsicherung zum Programmieren über ein Spannungssignal; und zweite an das Drain-Gebiet und die Kopplungsvorrichtung angekoppelte Schaltungen zum Pro grammieren und Lesen des Programmierungszustands der Transistor-Schmelzsicherung.
  11. Sicherungszelle nach Anspruch 10, wobei die zweiten Schaltungen einen weiteren an das Drain-Gebiet und die Kopplungsvorrichtung angekoppelten Transistor zum Abgeben eines Programmierungsspannungssignals bei Auswahl von ON enthalten.
  12. Sicherungszelle nach Anspruch 11, wobei die zweiten Schaltungen weitere an die Transistor-Schmelzsicherung angekoppelte Schaltungen zum Erkennen von Stromfluß darin bei Auswahl von OFF des weiteren Transistors enthalten.
  13. Sicherungszelle nach Anspruch 10, wobei die Programmierung über Anlegen eines Spannungssignals an ein Drain-Gebiet und die Kopplungsvorrichtung, das geringer als die Sperrschicht-Durchbruchspannung der Transistor-Schmelzsicherung ist, bewirkt wird.
  14. Sicherungszelle nach Anspruch 10, wobei die Transistor-Schmelzsicherung weiterhin einen Drain-Teil mit erweiterter Breite integral mit dem Drain-Gebiet angeordnet in dem Substrat und das zweite Gate überlappend zum Steigern der kapazitiven Kopplung umfaßt.
  15. Sicherungszelle nach Anspruch 10, wobei die Transistor-Schmelzsicherung weiterhin einen Drain-Teil mit erweiterter Breite integral mit dem im Substrat angeordneten Drain-Gebiet einen Teil des zweiten Gates überlappend und ein im Substrat angeordnetes Wannengebiet, ebenfalls einen Teil des zweiten Gates überlappend umfaßt, wobei das Wannengebiet vom zweiten Gate und dem Drain isoliert ist.
  16. Sicherungszelle nach Anspruch 10, wobei Programmierung durch Bereitstellung einer Bezugserde für die Source, der Transistor-Schwellenspannung für das erste Gate über die erste Schaltung und eine Programmspannung für das Drain-Gebiet über die zweiten Schaltungen bewirkt wird.
  17. Sicherungszelle nach Anspruch 16, wobei die Programmspannung geringer als die Transistor-Sperrschicht-Durchbruchspannung ist.
  18. Sicherungszelle nach Anspruch 16, wobei Lesen durch Bereitstellung einer Bezugsspannung für das erste Gate über die ersten Schaltungen und Erkennen von Stromfluß zwischen dem Source-Gebiet und dem Drain-Gebiet über die zweiten Schaltungen bewirkt wird, wobei ein programmierter Zustand festgestellt wird, wenn kein Strom erkannt wird, und ein nicht programmierter Zustand festgestellt wird, wenn Strom erkannt wird.
  19. Sicherungszelle nach Anspruch 18, wobei die Bezugsspannung größer als die Transistor-Schwellenspannung ist.
  20. Sicherungszelle nach Anspruch 16, wobei Umprogrammierung durch Bereitstellung des Kehrwerts der Programmierspannung für das erste Gate über die ersten Schaltungen bewirkt wird.
DE112004002678T 2004-01-29 2004-11-26 Elektrisch programmierbares 2-Transistoren-Sicherungselement mit einfacher Polysiliziumschicht und elektrisch programmierbare Transistor-Sicherungszelle Expired - Fee Related DE112004002678B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/769,101 2004-01-29
US10/769,101 US7075127B2 (en) 2004-01-29 2004-01-29 Single-poly 2-transistor based fuse element
PCT/EP2004/053138 WO2005076357A1 (en) 2004-01-29 2004-11-26 Single-poly 2-transistor based fuse element

Publications (2)

Publication Number Publication Date
DE112004002678T5 true DE112004002678T5 (de) 2007-01-25
DE112004002678B4 DE112004002678B4 (de) 2011-05-05

Family

ID=34808043

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004002678T Expired - Fee Related DE112004002678B4 (de) 2004-01-29 2004-11-26 Elektrisch programmierbares 2-Transistoren-Sicherungselement mit einfacher Polysiliziumschicht und elektrisch programmierbare Transistor-Sicherungszelle

Country Status (4)

Country Link
US (1) US7075127B2 (de)
JP (1) JP2007520067A (de)
DE (1) DE112004002678B4 (de)
WO (1) WO2005076357A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586548B1 (ko) * 2004-06-22 2006-06-08 주식회사 하이닉스반도체 반도체 메모리소자의 퓨즈 및 리페어 방법
US7298639B2 (en) * 2005-05-04 2007-11-20 International Business Machines Corporation Reprogrammable electrical fuse
KR100650867B1 (ko) * 2005-12-29 2006-11-28 동부일렉트로닉스 주식회사 협채널 금속 산화물 반도체 트랜지스터
US20070210369A1 (en) * 2006-03-13 2007-09-13 Bomy Chen Single gate-non-volatile flash memory cell
US20090045484A1 (en) 2007-08-16 2009-02-19 International Business Machines Corporation Methods and systems involving electrically reprogrammable fuses
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US9058887B2 (en) * 2007-10-30 2015-06-16 International Business Machines Corporation Reprogrammable electrical fuse
WO2009123203A1 (ja) * 2008-04-02 2009-10-08 シャープ株式会社 不揮発性半導体記憶装置
US7911820B2 (en) * 2008-07-21 2011-03-22 International Business Machines Corporation Regulating electrical fuse programming current
US8178945B2 (en) * 2009-02-03 2012-05-15 International Business Machines Corporation Programmable PN anti-fuse
CN102201412B (zh) * 2010-03-25 2013-04-03 上海丽恒光微电子科技有限公司 单栅非易失性快闪存储单元、存储器件及其制造方法
CN102456412B (zh) * 2010-10-27 2015-06-03 上海华虹宏力半导体制造有限公司 多晶硅熔丝构成的otp器件及其操作方法
US8922328B2 (en) * 2011-08-16 2014-12-30 United Microelectronics Corp. Electrical fuse structure
US9628920B2 (en) 2014-10-16 2017-04-18 Infineon Technologies Ag Voltage generator and biasing thereof
US10720389B2 (en) * 2017-11-02 2020-07-21 Nanya Technology Corporation Anti-fuse structure

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4035820A (en) * 1975-12-29 1977-07-12 Texas Instruments Incorporated Adjustment of avalanche voltage in DIFMOS memory devices by control of impurity doping
DE2908796C3 (de) 1979-03-07 1982-04-01 Siemens AG, 1000 Berlin und 8000 München Umprogrammierbarer Halbleiter-Festwertspeicher vom Floating-Gate-Typ
US4361847A (en) 1980-04-07 1982-11-30 Eliyahou Harari Non-volatile EPROM with enhanced drain overlap for increased efficiency
GB8422732D0 (en) 1984-09-08 1984-10-10 Plessey Co Plc Memory cells
US5247346A (en) 1988-02-05 1993-09-21 Emanuel Hazani E2 PROM cell array including single charge emitting means per row
US4845538A (en) 1988-02-05 1989-07-04 Emanuel Hazani E2 prom cell including isolated control diffusion
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
FR2683664A1 (fr) 1991-11-13 1993-05-14 Sgs Thomson Microelectronics Memoire integree electriquement programmable a un seuil transistor.
US5544103A (en) 1992-03-03 1996-08-06 Xicor, Inc. Compact page-erasable eeprom non-volatile memory
JPH08506693A (ja) * 1992-06-19 1996-07-16 ラティス・セミコンダクター・コーポレイション 単層の多結晶シリコン層を有するフラッシュｅ▲上２▼ｐｒｏｍセル
JPH06204487A (ja) * 1993-01-08 1994-07-22 Toshiba Corp 半導体記憶装置
US5440159A (en) * 1993-09-20 1995-08-08 Atmel Corporation Single layer polysilicon EEPROM having uniform thickness gate oxide/capacitor dielectric layer
US5633186A (en) 1995-08-14 1997-05-27 Motorola, Inc. Process for fabricating a non-volatile memory cell in a semiconductor device
US5844271A (en) 1995-08-21 1998-12-01 Cypress Semiconductor Corp. Single layer polycrystalline silicon split-gate EEPROM cell having a buried control gate
US5777361A (en) * 1996-06-03 1998-07-07 Motorola, Inc. Single gate nonvolatile memory cell and method for accessing the same
US5780341A (en) 1996-12-06 1998-07-14 Halo Lsi Design & Device Technology, Inc. Low voltage EEPROM/NVRAM transistors and making method
TW340958B (en) 1997-02-25 1998-09-21 Winbond Electronics Corp The producing method for self-aligned isolating gate flash memory unit
US5896315A (en) * 1997-04-11 1999-04-20 Programmable Silicon Solutions Nonvolatile memory
US5986941A (en) 1997-10-09 1999-11-16 Bright Microelectronics, Inc. Programming current limiter for source-side injection EEPROM cells
US6100746A (en) 1998-05-18 2000-08-08 Vanguard International Semiconductor Corporation Electrically programmable fuse
US6313500B1 (en) * 1999-01-12 2001-11-06 Agere Systems Guardian Corp. Split gate memory cell
JP2000311957A (ja) * 1999-04-27 2000-11-07 Seiko Instruments Inc 半導体装置
US6177703B1 (en) * 1999-05-28 2001-01-23 Vlsi Technology, Inc. Method and apparatus for producing a single polysilicon flash EEPROM having a select transistor and a floating gate transistor
DE19946884A1 (de) * 1999-09-30 2001-04-12 Micronas Gmbh Eprom-Struktur für Halbleiterspeicher
DE60041313D1 (de) 1999-10-25 2009-02-26 Imec Inter Uni Micro Electr Elektrisch programmierbares und löschbares Gerät und ein Verfahren zu seinem Betrieb
US6627947B1 (en) * 2000-08-22 2003-09-30 Lattice Semiconductor Corporation Compact single-poly two transistor EEPROM cell
CN1192436C (zh) * 2001-11-02 2005-03-09 力旺电子股份有限公司 可擦写可编程只读存储器的编程操作方法
EP1313149A1 (de) * 2001-11-14 2003-05-21 STMicroelectronics S.r.l. Verfahren zur Herstellung einer Speicherzelle mit zwei Speicherzonen
TW535265B (en) * 2002-04-29 2003-06-01 Powerchip Semiconductor Corp Structure and manufacturing method of CMOS process compatible single poly-silicon erasable and programmable ROM
US6617637B1 (en) * 2002-11-13 2003-09-09 Ememory Technology Inc. Electrically erasable programmable logic device
US6842374B2 (en) * 2003-01-06 2005-01-11 Ememory Technology Inc. Method for operating N-channel electrically erasable programmable logic device
JP3941943B2 (ja) * 2003-03-12 2007-07-11 力旺電子股▲ふん▼有限公司 Ｒｏｍ

Also Published As

Publication number Publication date
US7075127B2 (en) 2006-07-11
US20050167728A1 (en) 2005-08-04
JP2007520067A (ja) 2007-07-19
WO2005076357A1 (en) 2005-08-18
DE112004002678B4 (de) 2011-05-05

Similar Documents

Publication Publication Date Title
DE69227413T2 (de) Zwischenspeicherschaltung für Daten mit einer nichtlöschbaren Speicherzelle
DE69324328T2 (de) Sicherungsschaltung für integrierte Schaltung
DE60009181T2 (de) Antischmelzsicherungsschaltung zur DRAMreparatur nach der Verpackung ins Gehäuse
DE69029132T2 (de) Novramzell unter verwendung von zwei differentialen entkopplungsbaren nichtflüchtigen speicherelementen
DE68920161T2 (de) Elektrisch veränderliches nichtflüchtiges Flip-Flop mit Null-Leistung.
DE69100247T2 (de) Sicherungsdetektorschaltung.
DE60305217T2 (de) Speichervorrichtung mit Schalter für hohe Spannungen
DE60304746T2 (de) Verfahren und Vorrichtung zur Verifikation eines Gate-Oxide Fuse-Elementes
DE69018328T2 (de) Verwendung einer elektrisch programmierbaren MOS-Zelle als Schmelzsicherung.
DE68924740T2 (de) Halbleiterspeicherzellen und Halbleiterspeichergerät mit diesen Zellen.
DE112004002678B4 (de) Elektrisch programmierbares 2-Transistoren-Sicherungselement mit einfacher Polysiliziumschicht und elektrisch programmierbare Transistor-Sicherungszelle
DE3850482T2 (de) Elektrisch löschbarer und programmierbarer Festwertspeicher mit Stapelgatterzellen.
DE4300703A1 (de)
DE4213741C2 (de) Speichermatrix mit in Zeilen und Spalten angeordneten Speicherzellen
DE102006017480B4 (de) Schaltungsanordnung mit einer nicht-flüchtigen Speicherzelle und Verfahren
DE112019000653T5 (de) Hybrid-Konfigurationsspeicherzelle
DE10214898A1 (de) Speicherschaltung
DE3714980C2 (de)
DE19625904C2 (de) Schmelzsicherungssignaturschaltkreis für elektrische Schmelzsicherungen einer Halbleiterspeichervorrichtung
DE4121053A1 (de) Einmal programmierbare eeprom-zelle
DE10023154B4 (de) Verfahren zum Löschen programmierbarer Zusammenschaltungszellen
DE3002492A1 (de) Nicht selbstloeschende speichereinrichtung und verfahren zum betrieb dieser einrichtung
DE69214313T2 (de) Halbleiter-Speichereinrichtung
DE102006046089B3 (de) Speicherelement und Verfahren zum Betreiben eines Speicherelementes
DE3330013A1 (de) Statische speicherzelle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004002678

Country of ref document: DE

Date of ref document: 20070125

Kind code of ref document: P

R082 Change of representative
R020 Patent grant now final

Effective date: 20110806

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115170

Ipc: H01L0027115630

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0027115630