JP3209745B2 - アモルファスシリコンアンチヒューズ及びその製造方法 - Google Patents
アモルファスシリコンアンチヒューズ及びその製造方法Info
- Publication number
- JP3209745B2 JP3209745B2 JP51099492A JP51099492A JP3209745B2 JP 3209745 B2 JP3209745 B2 JP 3209745B2 JP 51099492 A JP51099492 A JP 51099492A JP 51099492 A JP51099492 A JP 51099492A JP 3209745 B2 JP3209745 B2 JP 3209745B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plug
- conductive
- amorphous silicon
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 発明の背景 産業上の利用分野 本発明は、プログラム可能な集積回路構造及びその製
造方法に関し、特にアモルファスシリコンアンチヒュー
ズ及びアンチヒューズを組み入れた回路及びラウティン
グ構造とその製造方法に関する。
造方法に関し、特にアモルファスシリコンアンチヒュー
ズ及びアンチヒューズを組み入れた回路及びラウティン
グ構造とその製造方法に関する。
従来技術 プログラム可能な半導体デバイスは、プログラム可能
な読み出し専用メモリ（“PROMs"）、プログラム可能な
論理デバイス（“PLDs"）及びプログラム可能なゲート
アレイを含む。１個または複数のこれらのデバイスのた
めに適したプログラム可能な要素は、ヒューズ及びアン
チヒューズを含む。
な読み出し専用メモリ（“PROMs"）、プログラム可能な
論理デバイス（“PLDs"）及びプログラム可能なゲート
アレイを含む。１個または複数のこれらのデバイスのた
めに適したプログラム可能な要素は、ヒューズ及びアン
チヒューズを含む。
ヒューズは、第１端子と第２端子とを電気的に接続す
る構造であるが、しかしその端子間に充分な電流を流す
ことによってプログラムされたとき、第１端子を第２端
子から電気的に遮断する。ヒューズは典型的には、回路
が開く程度に加熱されたとき、導電性のヒューズの各部
分が互いに物理的に分離されるような形状を有する導電
性の材料からなる。
る構造であるが、しかしその端子間に充分な電流を流す
ことによってプログラムされたとき、第１端子を第２端
子から電気的に遮断する。ヒューズは典型的には、回路
が開く程度に加熱されたとき、導電性のヒューズの各部
分が互いに物理的に分離されるような形状を有する導電
性の材料からなる。
一方、アンチヒューズは、プログラムされていないと
きその第１端子と第２端子とを電気的に接続しない構造
を有し、第１端子と第２端子との間に充分な電圧を印加
してプログラムされたときに、前記第１端子及び第２端
子を永久的に電気的に接続する構造を有する。ある形式
のアンチヒューズは、加熱されたときに導電性ポリシリ
コンを形成するアモルファスシリコンを有する。例え
ば、PROMデバイスでは、ヒューズ技術を上回るアンチヒ
ューズ技術の利点は、小型化が可能でありかつプログラ
ミング電流が少ないということである。種々のアンチヒ
ューズが、1972年６月４日に発行されたNealeによる米
国特許第3,675,090号明細書及び、1974年２月12日に発
行されたTsangによる米国特許第3,792,319号明細書に記
載されている。
きその第１端子と第２端子とを電気的に接続しない構造
を有し、第１端子と第２端子との間に充分な電圧を印加
してプログラムされたときに、前記第１端子及び第２端
子を永久的に電気的に接続する構造を有する。ある形式
のアンチヒューズは、加熱されたときに導電性ポリシリ
コンを形成するアモルファスシリコンを有する。例え
ば、PROMデバイスでは、ヒューズ技術を上回るアンチヒ
ューズ技術の利点は、小型化が可能でありかつプログラ
ミング電流が少ないということである。種々のアンチヒ
ューズが、1972年６月４日に発行されたNealeによる米
国特許第3,675,090号明細書及び、1974年２月12日に発
行されたTsangによる米国特許第3,792,319号明細書に記
載されている。
半導体スレシホールドデバイス及びスイッチングデバ
イスの製造にアモルファスシリコンを用いることは公知
である。上述されたNealeによる特許の明細書でより詳
しく記述されているように、種々の半導体スイッチング
デバイスは、底部電極を形成する面と上部電極を形成す
る面とを接続するアモルファスシリコンを満たされた
“開孔（pore）”を有する。
イスの製造にアモルファスシリコンを用いることは公知
である。上述されたNealeによる特許の明細書でより詳
しく記述されているように、種々の半導体スイッチング
デバイスは、底部電極を形成する面と上部電極を形成す
る面とを接続するアモルファスシリコンを満たされた
“開孔（pore）”を有する。
上述された特許明細書で、Nealeは、予めプログラム
された状態で非常に少ない漏れ電流を有し、かつほぼ一
定のプログラミング電圧を有するスイッチングデバイス
を得るという２つの重要な目的を掲げている。Nealeの
発明の一つの特徴は、漏れ電流の通路を最小にするため
に、電流が流れる非常に小さい半導体材料の断面領域を
備えた半導体スイッチングデバイスを製造することであ
る。
された状態で非常に少ない漏れ電流を有し、かつほぼ一
定のプログラミング電圧を有するスイッチングデバイス
を得るという２つの重要な目的を掲げている。Nealeの
発明の一つの特徴は、漏れ電流の通路を最小にするため
に、電流が流れる非常に小さい半導体材料の断面領域を
備えた半導体スイッチングデバイスを製造することであ
る。
アンチヒューズは、プログラム可能な相互接続基層、
メモリ、及び幾つかの種類のPLDsで用いられてきた。こ
れに関する詳しい記述は、1984年６月３日に発行された
Stopperらによる米国特許第4,458,297号の明細書に記載
されている。
メモリ、及び幾つかの種類のPLDsで用いられてきた。こ
れに関する詳しい記述は、1984年６月３日に発行された
Stopperらによる米国特許第4,458,297号の明細書に記載
されている。
バイポーラPROMのためのアンチヒューズ技術の例がBr
ian Cook及びSteve Kellerによる、1986年のBipolar Ci
rcuits and Technology Meetingの“Amorphous Silicon
Antifuse Technology for Bipoler PROMs."の第99〜10
0頁から引用された第１図及び第２図に例示されてい
る。
ian Cook及びSteve Kellerによる、1986年のBipolar Ci
rcuits and Technology Meetingの“Amorphous Silicon
Antifuse Technology for Bipoler PROMs."の第99〜10
0頁から引用された第１図及び第２図に例示されてい
る。
第１図の通路アンチヒューズでは、アルミニウム導体
14及びバリアメタル10及び11からなる第１金属が、基層
12の上の酸化膜13の上に提供されている。厚い酸化膜18
が、第２金属から絶縁するための導体14の上に提供され
ている。酸化膜18内にエッチングされた通路は、通路の
下のバリアメタル11を完全に覆いかつバリアメタル11と
接触するアモルファスシリコンの薄いフィルムを内張り
されている。バリアメタル16及びアルミニウム導体17か
らなる第２金属は、アモルファスシリコン15と接触して
通路の上に提供されている。
14及びバリアメタル10及び11からなる第１金属が、基層
12の上の酸化膜13の上に提供されている。厚い酸化膜18
が、第２金属から絶縁するための導体14の上に提供され
ている。酸化膜18内にエッチングされた通路は、通路の
下のバリアメタル11を完全に覆いかつバリアメタル11と
接触するアモルファスシリコンの薄いフィルムを内張り
されている。バリアメタル16及びアルミニウム導体17か
らなる第２金属は、アモルファスシリコン15と接触して
通路の上に提供されている。
第２図の接触アンチヒューズは、コレクタ20、ベース
21及びエミッタ22を有するトランジスタの上に形成され
ている。エミッタ接合部は、アモルファスシリコンフィ
ルム26に沿って並んだ酸化膜24内のコンタクトホールを
通してアルミニウムシリコン領域23として形成されてい
る。バリアメタル26及びアルミニウム導体27はアモルフ
ァスシリコン25を覆い、かつ酸化膜28によって保護され
ている。
21及びエミッタ22を有するトランジスタの上に形成され
ている。エミッタ接合部は、アモルファスシリコンフィ
ルム26に沿って並んだ酸化膜24内のコンタクトホールを
通してアルミニウムシリコン領域23として形成されてい
る。バリアメタル26及びアルミニウム導体27はアモルフ
ァスシリコン25を覆い、かつ酸化膜28によって保護され
ている。
第１図及び第２図の例では、アモルファスシリコンの
堆積過程は、フィルム15（第１図）フィルム25（第２
図）の厚さがプログラミング電圧を制御すると考えられ
ているために、プロセスの重要な過程である。予めプロ
グラムされた漏れ電流は、450℃の高温のアニールによ
って電圧2Vで約６μＡに減少させられる。ドープされて
いないアモルファスシリコンアンチヒューズの漏れ電流
に影響を与える他の因子としては、形状のサイズ（漏れ
電流が比例する）及びフィルムの厚さ（漏れ電流が反比
例する）がある。
堆積過程は、フィルム15（第１図）フィルム25（第２
図）の厚さがプログラミング電圧を制御すると考えられ
ているために、プロセスの重要な過程である。予めプロ
グラムされた漏れ電流は、450℃の高温のアニールによ
って電圧2Vで約６μＡに減少させられる。ドープされて
いないアモルファスシリコンアンチヒューズの漏れ電流
に影響を与える他の因子としては、形状のサイズ（漏れ
電流が比例する）及びフィルムの厚さ（漏れ電流が反比
例する）がある。
メモリ用に開発されたアンチヒューズ技術は、Cookら
によって指摘されたように、PLDsに用いるためには漏れ
電流が大きい。PROMでは、一回の出力あたり１ビットが
選択されるので、もしプログラム可能な要素が漏れ電流
を発生し易ければ、ただ１つの漏れ電流を発生しやすい
ビットによってセンスアンプに負荷が与えられる。通
常、センスアンプは、その機能及び性能を大きく損なう
ことなしに、この負荷を許容することができる。それ
は、PROM技術を用いて実施されるプログラム可能なアレ
イ論理として知られているある形式のPLDとは対照的で
ある。プログラム可能な要素が、（ラウティングが全体
的に実施された）論理の構成を変更するために用いられ
る。プログラム可能なアレイ論理では、複数のビットが
アクセス可能であり、もしプログラム可能な要素が漏れ
電流を発生し易ければセンスラインがオーバーロードに
なる。センスラインをオーバーロードにすることは、性
能を大幅に低下させ、かつ最悪の場合、機能の停止を引
き起こす。
によって指摘されたように、PLDsに用いるためには漏れ
電流が大きい。PROMでは、一回の出力あたり１ビットが
選択されるので、もしプログラム可能な要素が漏れ電流
を発生し易ければ、ただ１つの漏れ電流を発生しやすい
ビットによってセンスアンプに負荷が与えられる。通
常、センスアンプは、その機能及び性能を大きく損なう
ことなしに、この負荷を許容することができる。それ
は、PROM技術を用いて実施されるプログラム可能なアレ
イ論理として知られているある形式のPLDとは対照的で
ある。プログラム可能な要素が、（ラウティングが全体
的に実施された）論理の構成を変更するために用いられ
る。プログラム可能なアレイ論理では、複数のビットが
アクセス可能であり、もしプログラム可能な要素が漏れ
電流を発生し易ければセンスラインがオーバーロードに
なる。センスラインをオーバーロードにすることは、性
能を大幅に低下させ、かつ最悪の場合、機能の停止を引
き起こす。
アンチヒューズの漏れ電流によって引き起こされた問
題を解決するべく、ある技術がアンチヒューズ技術を用
いてPLDs内に実施されてきた。ある技術は、ダイオード
またはトランジスタのようなアクティブ半導体デバイス
を漏れ電流をブロックするために用い、そのような方法
は漏れ電流の大きいアンチヒューズを有するメモリに対
しても用いられてきた。この方法はPLDsの論理構成回路
及びメモリに対しては満足のゆくものであったが、フィ
ールドプログラマブルゲートアレイ（“FPGA"）のよう
な集積回路のラウティング回路に用いるためには満足の
ゆくものではなかった。
題を解決するべく、ある技術がアンチヒューズ技術を用
いてPLDs内に実施されてきた。ある技術は、ダイオード
またはトランジスタのようなアクティブ半導体デバイス
を漏れ電流をブロックするために用い、そのような方法
は漏れ電流の大きいアンチヒューズを有するメモリに対
しても用いられてきた。この方法はPLDsの論理構成回路
及びメモリに対しては満足のゆくものであったが、フィ
ールドプログラマブルゲートアレイ（“FPGA"）のよう
な集積回路のラウティング回路に用いるためには満足の
ゆくものではなかった。
FPGAは、利用者がプログラムできるという点では従来
のゲートアレイとは区別されるが、しかし内部の論理ブ
ロックの行列とそれを取り囲む入出力インタフェースブ
ロックを有するという点では従来のゲートアレイと共通
している。論理機能、入力機能及び相互接続ネットワー
クのラウティングは全てユーザがその構成を変更可能で
あり、高い密度と、ほとんどの論理設計に適した柔軟性
とを与える。例えば、ユーザの論理は、２入力NANDゲー
トをより複雑な機能に相互接続することによって実施さ
れる。FPGAを利用者が大幅に構成を変更できるというこ
とは、論理ブロック及び入力出力ブロック及び相互接続
ネットワーク内に多数のプログラム可能な要素を組み込
むことによって達成される。一般的に含まれる多数のプ
ログラム可能な接続部及び漏れ電流が発生する多くの故
障モードのために、プログラム可能な要素に対する漏れ
電流を規制する要求は当然厳しいものである。即ち、ラ
ウティング領域内の漏れ電流を発生しやすいプログラム
可能な要素は、供給電流を大きくし、クロストークを起
こし、性能の低下を引き起こす。
のゲートアレイとは区別されるが、しかし内部の論理ブ
ロックの行列とそれを取り囲む入出力インタフェースブ
ロックを有するという点では従来のゲートアレイと共通
している。論理機能、入力機能及び相互接続ネットワー
クのラウティングは全てユーザがその構成を変更可能で
あり、高い密度と、ほとんどの論理設計に適した柔軟性
とを与える。例えば、ユーザの論理は、２入力NANDゲー
トをより複雑な機能に相互接続することによって実施さ
れる。FPGAを利用者が大幅に構成を変更できるというこ
とは、論理ブロック及び入力出力ブロック及び相互接続
ネットワーク内に多数のプログラム可能な要素を組み込
むことによって達成される。一般的に含まれる多数のプ
ログラム可能な接続部及び漏れ電流が発生する多くの故
障モードのために、プログラム可能な要素に対する漏れ
電流を規制する要求は当然厳しいものである。即ち、ラ
ウティング領域内の漏れ電流を発生しやすいプログラム
可能な要素は、供給電流を大きくし、クロストークを起
こし、性能の低下を引き起こす。
従って、簡単な構造、小さいサイズ、プログラムされ
ていない状態での小さい静電容量、少ない漏れ電流、及
び再現性の高い物理的及び電気的な特性を有し、かつFP
GAでの利用に適した容易に製造可能なアモルファスシリ
コンアンチヒューズを提供することが望まれる。
ていない状態での小さい静電容量、少ない漏れ電流、及
び再現性の高い物理的及び電気的な特性を有し、かつFP
GAでの利用に適した容易に製造可能なアモルファスシリ
コンアンチヒューズを提供することが望まれる。
発明の開示 本発明のアモルファスシリコンアンチヒューズの実施
例は、その構造が簡単で、かつ小型であり、プログラム
されていない状態の静電容量が小さく、漏れ電流が小さ
く、再現性の高い制御可能な物理的及び電気的特性を有
する。そして、製造に必要なプロセス過程が少なく、そ
のプロセスシーケンスは、ほとんど全ての過程に平坦な
主面を提供する。特に、ある実施例では、アモルファス
シリコンは平坦であり、高品質の均一な厚さの堆積が容
易に実現される。ある実施例では、アモルファスシリコ
ンの上の電極も平坦なので、電極の製造も容易である。
例は、その構造が簡単で、かつ小型であり、プログラム
されていない状態の静電容量が小さく、漏れ電流が小さ
く、再現性の高い制御可能な物理的及び電気的特性を有
する。そして、製造に必要なプロセス過程が少なく、そ
のプロセスシーケンスは、ほとんど全ての過程に平坦な
主面を提供する。特に、ある実施例では、アモルファス
シリコンは平坦であり、高品質の均一な厚さの堆積が容
易に実現される。ある実施例では、アモルファスシリコ
ンの上の電極も平坦なので、電極の製造も容易である。
このような利点及びその他の利点が、本発明に基づく
アンチヒューズ構造の実施例によって達成される。アン
チヒューズ構造は、開口部を備えた絶縁層と、前記絶縁
層の主面とほぼ同一平面上にある主面を備えた、前記開
口部を満たす導電性プラグと、前記プラグを覆いかつ前
記プラグと接触するアモルファスシリコン層と、前記ア
モルファスシリコン層を覆いかつ前記アモルファスシリ
コン層と接触する導体とを有する。
アンチヒューズ構造の実施例によって達成される。アン
チヒューズ構造は、開口部を備えた絶縁層と、前記絶縁
層の主面とほぼ同一平面上にある主面を備えた、前記開
口部を満たす導電性プラグと、前記プラグを覆いかつ前
記プラグと接触するアモルファスシリコン層と、前記ア
モルファスシリコン層を覆いかつ前記アモルファスシリ
コン層と接触する導体とを有する。
更に、アンチヒューズ構造を製造する方法が提供され
る。この方法は、絶縁層を製造する過程と、選択された
位置に前記絶縁層を通過する開口部を製造する過程と、
前記絶縁層の主面とほぼ同一平面上にある主面を備えた
前記開口部内の導電性材料からなるプラグを製造する過
程と、前記プラグを覆いかつ前記プラグと接触するアモ
ルファスシリコン層を製造する過程と、前記アモルファ
スシリコン層を覆い、かつ前記アモルファスシリコン層
と接触する導体を製造する過程とを有する。本発明は更
に、プログラム可能な相互接続構造とフィールドプログ
ラマブルゲートアレイの製造方法とを提供する。
る。この方法は、絶縁層を製造する過程と、選択された
位置に前記絶縁層を通過する開口部を製造する過程と、
前記絶縁層の主面とほぼ同一平面上にある主面を備えた
前記開口部内の導電性材料からなるプラグを製造する過
程と、前記プラグを覆いかつ前記プラグと接触するアモ
ルファスシリコン層を製造する過程と、前記アモルファ
スシリコン層を覆い、かつ前記アモルファスシリコン層
と接触する導体を製造する過程とを有する。本発明は更
に、プログラム可能な相互接続構造とフィールドプログ
ラマブルゲートアレイの製造方法とを提供する。
本発明のこれらの実施例及び他の実施例が以下に説明
される。
される。
図面の簡単な説明 第１図及び第２図は、従来技術のアモルファスシリコ
ンアンチヒューズ構造を示す断面図である。
ンアンチヒューズ構造を示す断面図である。
第３〜５図は、本発明に基づくアモルファスシリコン
アンチヒューズを製造するプロセスの間の構造を示す断
面図である。
アンチヒューズを製造するプロセスの間の構造を示す断
面図である。
第６図は、本発明に基づくアモルファスシリコンアン
チヒューズの断面図である。
チヒューズの断面図である。
第７図は、本発明に基づくアモルファスシリコンアン
チヒューズを備えたプログラム可能なCMOS集積回路の一
部を示す断面図である。
チヒューズを備えたプログラム可能なCMOS集積回路の一
部を示す断面図である。
発明の詳細な説明 各図面では、等しい部分には同一の符号が付されてい
る。
る。
第３〜６図は、他の装置内でプログラム可能な半導体
デバイスと共に使用されるアンチヒューズ構造の製造方
法の基本的な過程を示している。アモルファスシリコン
アンチヒューズ30としての最終的な構造が、第６図に示
されている。第３図に示すように、典型的にはシリコン
酸化膜からなる第１絶縁層34は、シリコン基層（図示さ
れていない）の上に形成され、そして基層の一部を露出
するようにパターンされる。絶縁層34は、基層上に直接
形成される代わりに、他のフィルム層（図示されていな
い）または導体（図示されていない）のような要素の上
に形成されることも可能である。第１導電層38が絶縁層
34の上に形成され、適切な相互接続部を形成するべくパ
ターンされる。ある実施例では、第１導電層38はアルミ
ニウムからなる。他の実施例では、第１導電層38はチタ
ン−タングステンからなる。更に他の実施例では、第１
導電層38は、厚いアルミニウム層によって覆われた薄い
チタン層を含む種々の導電層（図示されていない）から
なる。その他の導電層を用いることも可能である。
デバイスと共に使用されるアンチヒューズ構造の製造方
法の基本的な過程を示している。アモルファスシリコン
アンチヒューズ30としての最終的な構造が、第６図に示
されている。第３図に示すように、典型的にはシリコン
酸化膜からなる第１絶縁層34は、シリコン基層（図示さ
れていない）の上に形成され、そして基層の一部を露出
するようにパターンされる。絶縁層34は、基層上に直接
形成される代わりに、他のフィルム層（図示されていな
い）または導体（図示されていない）のような要素の上
に形成されることも可能である。第１導電層38が絶縁層
34の上に形成され、適切な相互接続部を形成するべくパ
ターンされる。ある実施例では、第１導電層38はアルミ
ニウムからなる。他の実施例では、第１導電層38はチタ
ン−タングステンからなる。更に他の実施例では、第１
導電層38は、厚いアルミニウム層によって覆われた薄い
チタン層を含む種々の導電層（図示されていない）から
なる。その他の導電層を用いることも可能である。
第２絶縁層40が第１導電層38の上に形成される。第２
絶縁層40は、第１導電層38を露出させる通路例えば通路
44を形成するべくパターンされる。これらの通路の内の
あるもの、特に通路44は、アンチヒューズのための設置
場所として働く。図示されていない他の通路は、第１導
電層38とこれから形成される第２導電層との直接的な接
続を可能にする。
絶縁層40は、第１導電層38を露出させる通路例えば通路
44を形成するべくパターンされる。これらの通路の内の
あるもの、特に通路44は、アンチヒューズのための設置
場所として働く。図示されていない他の通路は、第１導
電層38とこれから形成される第２導電層との直接的な接
続を可能にする。
第４図に示すように、導電性材料からなるプラグ45
は、通路44を満たすように通路44内に形成される。プラ
グ45はアンチヒューズの底部電極を提供する。プラグ45
の主面は、第２絶縁層40の主面とほぼ同一平面上にあ
る。従って、続いて形成されるアモルファスシリコン層
46（第６図）も平坦になる。これによって高品質の均一
な層46の形成が容易になる。
は、通路44を満たすように通路44内に形成される。プラ
グ45はアンチヒューズの底部電極を提供する。プラグ45
の主面は、第２絶縁層40の主面とほぼ同一平面上にあ
る。従って、続いて形成されるアモルファスシリコン層
46（第６図）も平坦になる。これによって高品質の均一
な層46の形成が容易になる。
ある実施例ではプラグ45はタングステンからなる。タ
ングステンプラグは、異なる導電層間の接続部を提供す
るために用いられる。タングステンプラグを堆積するた
めに任意の適切な技術が用いられる。例えば、ある技術
では、プラグ45は、選択的に気相成長法によって通路44
にタングステンを満たすことによって形成される。通路
44の底面では、第１導電層38の材料が、気体の反応物質
と反応して、通路44にタングステンを形成する。しか
し、選択的な気相成長法を用いることで第２絶縁層40の
主面にはタングステンは堆積されない。タングステンの
選択的な気相成長法は、米国ニュージャージー州のPisc
atawayのInstitute of Electrical and Electronic Eng
ineers（“IEEE"から入手可能な、1989年６月12日から1
3日のVMIC Conferenceの、R.V.Joshiらによる、“Low−
Resistance Submicron CVD W Interlevel Via Plugs on
Al−Cu−Si."の第113頁から121頁に記載されている。
この文献はここで言及したことによって本出願の一部と
されたい。更に、IEEEから入手可能な、1990年６月12日
から13日のVMIC Conferenceの、T.Ohbaによる、“Selec
tive and Blanket Tungsten Interconnection and its
Suitability for 0.2−Micron ULSI,"の第226頁〜232
頁、及びT.Moriyaらによる、“A Planar Metallization
Process−Its Application to Tri−Level Aluminum I
nterconnection,"83 IEDM 550にも選択的に気相成長法
が記載されており、これらの文献はここで言及したこと
によって本出願の一部とされたい。
ングステンプラグは、異なる導電層間の接続部を提供す
るために用いられる。タングステンプラグを堆積するた
めに任意の適切な技術が用いられる。例えば、ある技術
では、プラグ45は、選択的に気相成長法によって通路44
にタングステンを満たすことによって形成される。通路
44の底面では、第１導電層38の材料が、気体の反応物質
と反応して、通路44にタングステンを形成する。しか
し、選択的な気相成長法を用いることで第２絶縁層40の
主面にはタングステンは堆積されない。タングステンの
選択的な気相成長法は、米国ニュージャージー州のPisc
atawayのInstitute of Electrical and Electronic Eng
ineers（“IEEE"から入手可能な、1989年６月12日から1
3日のVMIC Conferenceの、R.V.Joshiらによる、“Low−
Resistance Submicron CVD W Interlevel Via Plugs on
Al−Cu−Si."の第113頁から121頁に記載されている。
この文献はここで言及したことによって本出願の一部と
されたい。更に、IEEEから入手可能な、1990年６月12日
から13日のVMIC Conferenceの、T.Ohbaによる、“Selec
tive and Blanket Tungsten Interconnection and its
Suitability for 0.2−Micron ULSI,"の第226頁〜232
頁、及びT.Moriyaらによる、“A Planar Metallization
Process−Its Application to Tri−Level Aluminum I
nterconnection,"83 IEDM 550にも選択的に気相成長法
が記載されており、これらの文献はここで言及したこと
によって本出願の一部とされたい。
他の技術ではプラグ45は、その後にエッチバックが続
くタングステンのブランケット気相成長法によって形成
される。第５図に示されるように、タングステンのブラ
ンケット気相成長法は、タングステン層45に平坦な主面
を提供する。タングステンがエッチングによって第２絶
縁層40の主面から除去されるまで、層45はエッチングさ
れる。変形実施例では、第５図のタングステン層45がブ
ランケット気相成長法によって形成される前に、チタン
−タングステンの薄い粘着層（図示されていない）が通
路44の表面にスパッタされる。他の変形実施例では、通
路44が形成される前にシリコン窒化膜からなるサクリフ
ィッシャル（sacrificial）層（図示されていない）が
第２絶縁層40の上に堆積される。シリコン窒化膜は、第
２絶縁層40の表面を保護し、そして第５図のタングステ
ン層45をエッチングする間のローディング効果を減少さ
せる。エッチングの後、残留したシリコン窒化膜が除去
される。ブランケット気相成長法及びエッチバックによ
って形成されたタングステンプラグは、IEEEから入手可
能な、1989年５月12日〜13日のVMIC Conference,のJ.M.
F.G.van Laarhovenらによる“A Novel Blanket Tungste
n Etchback Scheme,"の第129頁から135頁に記載されて
おり、この文献はここで言及したことによって本出願の
一部とされたい。
くタングステンのブランケット気相成長法によって形成
される。第５図に示されるように、タングステンのブラ
ンケット気相成長法は、タングステン層45に平坦な主面
を提供する。タングステンがエッチングによって第２絶
縁層40の主面から除去されるまで、層45はエッチングさ
れる。変形実施例では、第５図のタングステン層45がブ
ランケット気相成長法によって形成される前に、チタン
−タングステンの薄い粘着層（図示されていない）が通
路44の表面にスパッタされる。他の変形実施例では、通
路44が形成される前にシリコン窒化膜からなるサクリフ
ィッシャル（sacrificial）層（図示されていない）が
第２絶縁層40の上に堆積される。シリコン窒化膜は、第
２絶縁層40の表面を保護し、そして第５図のタングステ
ン層45をエッチングする間のローディング効果を減少さ
せる。エッチングの後、残留したシリコン窒化膜が除去
される。ブランケット気相成長法及びエッチバックによ
って形成されたタングステンプラグは、IEEEから入手可
能な、1989年５月12日〜13日のVMIC Conference,のJ.M.
F.G.van Laarhovenらによる“A Novel Blanket Tungste
n Etchback Scheme,"の第129頁から135頁に記載されて
おり、この文献はここで言及したことによって本出願の
一部とされたい。
他の変形実施例では、プラグ45は、通路44の下側部分
にタングステンを選択的な気相成長法によって形成し、
かつ通路44を満たすように、タングステンをブランケッ
ト気相成長法によって形成し、エッチバックすることに
よって形成される。その詳細については、前述されたT.
Ohbaらによる文献に詳しく記載されている。
にタングステンを選択的な気相成長法によって形成し、
かつ通路44を満たすように、タングステンをブランケッ
ト気相成長法によって形成し、エッチバックすることに
よって形成される。その詳細については、前述されたT.
Ohbaらによる文献に詳しく記載されている。
第６図に示すように、アモルファスシリコン層46は通
路44の上に堆積されそしてパターンされる。アモルファ
スシリコン層46は平坦であり、かつ均一な厚さと物性の
一様性とを備えた高品質のアモルファスシリコンが堆積
されているので、再現性のある物理的及び電気的な特性
が容易に達成できる。ここで言及したことによって本出
願の一部とされる、1989年12月８日に出願された米国特
許出願第07/447,969号の明細書に記載されているよう
に、プラグ45と接触するアモルファスシリコン層46の厚
さは、アンチヒューズのプログラミング電圧及び漏れ電
流を制御するための重要な要因である。この実施例で
は、アモルファスシリコン層46の厚さは約1600オングス
トロームである。もちろん、他の所望のプログラミング
電圧に対しては異なった厚さが適切である。
路44の上に堆積されそしてパターンされる。アモルファ
スシリコン層46は平坦であり、かつ均一な厚さと物性の
一様性とを備えた高品質のアモルファスシリコンが堆積
されているので、再現性のある物理的及び電気的な特性
が容易に達成できる。ここで言及したことによって本出
願の一部とされる、1989年12月８日に出願された米国特
許出願第07/447,969号の明細書に記載されているよう
に、プラグ45と接触するアモルファスシリコン層46の厚
さは、アンチヒューズのプログラミング電圧及び漏れ電
流を制御するための重要な要因である。この実施例で
は、アモルファスシリコン層46の厚さは約1600オングス
トロームである。もちろん、他の所望のプログラミング
電圧に対しては異なった厚さが適切である。
上述された特許出願第07/447,969号の明細書に記載さ
れているように、漏れ電流を制御する他の要因として、
アモルファスシリコン層46を堆積する方法が挙げられ
る。ある実施例では、アモルファスシリコン層46はプラ
ズマ気相成長法（“PECVD"）を用いて堆積される。その
ために適切な反応炉は、米国カリフォルニア州サンノゼ
のNovellus Systems社から入手可能なConcept One反応
炉である。適切な反応物質及びプロセス変数が、上述さ
れた特許出願第07/447,969号明細書に記載されている。
れているように、漏れ電流を制御する他の要因として、
アモルファスシリコン層46を堆積する方法が挙げられ
る。ある実施例では、アモルファスシリコン層46はプラ
ズマ気相成長法（“PECVD"）を用いて堆積される。その
ために適切な反応炉は、米国カリフォルニア州サンノゼ
のNovellus Systems社から入手可能なConcept One反応
炉である。適切な反応物質及びプロセス変数が、上述さ
れた特許出願第07/447,969号明細書に記載されている。
第６図に示すように、アンチヒューズ30の第２電極
は、約2000オングストロームの厚さを有するチタン−タ
ングステン（TiW）層70と約8000オングストロームの厚
さを有するアルミニウム−銅（AlCu）層72とをスパッタ
リングによって堆積することにより形成される。TiW層7
0及びAlCu層72は、第２電極を形成するようにパターン
される。第２電極層70及び72をパターンするために用い
られるマスクは、アモルファスシリコン46をパターンす
るために用いられるマスクよりも小さいので、マスク同
士が整合しない場合でも、第２電極の全体はアモルファ
スシリコン46の上に形成される。第２電極用のマスクに
よって露出されたアモルファスシリコン46の一部は、第
２電極が形成される間に層70及び72がエッチングされる
とき、同時にエッチングによって除去される。層70及び
72はアモルファスシリコン層46の上に平坦に形成され
る。アモルファスシリコン層46が平坦なために、層70及
び72の堆積は容易になる。TiW層70は、AlCu層72のアル
ミニウムがアモルファスシリコン層46内にスパイクする
ことを防止するバリア層として働く。アルミニウムのス
パイクは、漏れ電流を増加させるか、またはアンチヒュ
ーズを短絡させることになる。
は、約2000オングストロームの厚さを有するチタン−タ
ングステン（TiW）層70と約8000オングストロームの厚
さを有するアルミニウム−銅（AlCu）層72とをスパッタ
リングによって堆積することにより形成される。TiW層7
0及びAlCu層72は、第２電極を形成するようにパターン
される。第２電極層70及び72をパターンするために用い
られるマスクは、アモルファスシリコン46をパターンす
るために用いられるマスクよりも小さいので、マスク同
士が整合しない場合でも、第２電極の全体はアモルファ
スシリコン46の上に形成される。第２電極用のマスクに
よって露出されたアモルファスシリコン46の一部は、第
２電極が形成される間に層70及び72がエッチングされる
とき、同時にエッチングによって除去される。層70及び
72はアモルファスシリコン層46の上に平坦に形成され
る。アモルファスシリコン層46が平坦なために、層70及
び72の堆積は容易になる。TiW層70は、AlCu層72のアル
ミニウムがアモルファスシリコン層46内にスパイクする
ことを防止するバリア層として働く。アルミニウムのス
パイクは、漏れ電流を増加させるか、またはアンチヒュ
ーズを短絡させることになる。
これまでの説明から明らかなように、アンチヒューズ
30はかなり少ないプロセス過程によって製造される。更
に、プロセスシーケンスは、アモルファスシリコンの堆
積及び上部電極の形成のための平坦な主面を提供する。
アモルファスシリコン層46及び第２電極層70及び72が平
坦なので、層46、70及び72の高品質の均一な堆積が容易
となる。更に、もしプラグ45がタングステンによって形
成されているならば、アルミニウムが第１導電層38に用
いられていた場合でも、アモルファスシリコン46と第１
導電層38との間のバリア層を必要としない。
30はかなり少ないプロセス過程によって製造される。更
に、プロセスシーケンスは、アモルファスシリコンの堆
積及び上部電極の形成のための平坦な主面を提供する。
アモルファスシリコン層46及び第２電極層70及び72が平
坦なので、層46、70及び72の高品質の均一な堆積が容易
となる。更に、もしプラグ45がタングステンによって形
成されているならば、アルミニウムが第１導電層38に用
いられていた場合でも、アモルファスシリコン46と第１
導電層38との間のバリア層を必要としない。
プラグ45を底部電極として用いることによって、通路
44が、第２絶縁層40の厚さに比べて狭い場合でさえも、
第１導電層38と良好に接触した高品質のプラグを形成で
きるので、アンチヒューズ30の占める全体の領域を減少
させることが可能になる。アンチヒューズ30の占める面
積が小さいために、プログラムされていないアンチヒュ
ーズの漏れ電流及び静電容量が減少される。更に、何千
または何百万のアンチヒューズを備えたフィールドプロ
グラマブルゲートアレイでは、各アンチヒューズの寸法
を少し減少させることで、FPGAの全体の寸法を大きく減
少させることができる。第１導電層38から形成される第
１導電性ラウティングチャネルと、TiW層70と、AlCu層7
2とから形成される第２導電性ラウティングチャネルと
の間の静電容量を減少させるためには、第２絶縁層40を
充分厚くすることができる。
44が、第２絶縁層40の厚さに比べて狭い場合でさえも、
第１導電層38と良好に接触した高品質のプラグを形成で
きるので、アンチヒューズ30の占める全体の領域を減少
させることが可能になる。アンチヒューズ30の占める面
積が小さいために、プログラムされていないアンチヒュ
ーズの漏れ電流及び静電容量が減少される。更に、何千
または何百万のアンチヒューズを備えたフィールドプロ
グラマブルゲートアレイでは、各アンチヒューズの寸法
を少し減少させることで、FPGAの全体の寸法を大きく減
少させることができる。第１導電層38から形成される第
１導電性ラウティングチャネルと、TiW層70と、AlCu層7
2とから形成される第２導電性ラウティングチャネルと
の間の静電容量を減少させるためには、第２絶縁層40を
充分厚くすることができる。
第６図の実施例に基づくアンチヒューズを備えたCMOS
プログラム可能なゲートアレイ構造の一部の断面図が第
７図に示されている。適切なCMOSプロセスは公知かつ利
用可能であり、あるCMOS構造が典型例として示されてい
る。第６図のアンチヒューズ30は、任意のプロセスによ
って形成されたメモリ、論理回路、デジタルまたはアナ
ログ回路、そしてNMOSトランジスタ、PMOSトランジス
タ、バイポーラトランジスタ、BiCMOS、ガリウム砒素IC
及びその他の素子を含む任意の形式の集積回路構造内で
使用できる。
プログラム可能なゲートアレイ構造の一部の断面図が第
７図に示されている。適切なCMOSプロセスは公知かつ利
用可能であり、あるCMOS構造が典型例として示されてい
る。第６図のアンチヒューズ30は、任意のプロセスによ
って形成されたメモリ、論理回路、デジタルまたはアナ
ログ回路、そしてNMOSトランジスタ、PMOSトランジス
タ、バイポーラトランジスタ、BiCMOS、ガリウム砒素IC
及びその他の素子を含む任意の形式の集積回路構造内で
使用できる。
基層100は、Ｐ型にドープされた基層領域104を有す
る。ゲートアレイの論理回路または入出力回路の一部を
形成するNMOSデバイス162は、ソース領域112及びドレイ
ン領域114及びゲート116を有する。パターンされた酸化
膜118、119及び120（斜線を施されて示されている）も
また存在する。当業者には公知のように、酸化膜118は
フィールド酸化膜であり、ホウ燐ケイ酸ガラス層119は
接触酸化膜であり、酸化膜120はゲート116の製造中に形
成された種々の酸化膜（図示されていない）からなる。
酸化膜118、119及び120は、領域112及び114を含む種々
のソース領域及びドレイン領域に達するコンタクト孔を
形成するべく適切にパターンされそしてエッチングされ
る。
る。ゲートアレイの論理回路または入出力回路の一部を
形成するNMOSデバイス162は、ソース領域112及びドレイ
ン領域114及びゲート116を有する。パターンされた酸化
膜118、119及び120（斜線を施されて示されている）も
また存在する。当業者には公知のように、酸化膜118は
フィールド酸化膜であり、ホウ燐ケイ酸ガラス層119は
接触酸化膜であり、酸化膜120はゲート116の製造中に形
成された種々の酸化膜（図示されていない）からなる。
酸化膜118、119及び120は、領域112及び114を含む種々
のソース領域及びドレイン領域に達するコンタクト孔を
形成するべく適切にパターンされそしてエッチングされ
る。
標準的な技術を用いて、約6000オングストロームの厚
さを有するアルミニウムフィルムが、パターンされた酸
化膜の上及び領域112及び114とのコンタクト孔内にスパ
ッタされる。アルミニウム以外の材料を用いることも可
能である。アルミニウムフィルム38は、第３〜６図の第
１導電層38に対応する。第１金属ラインは、BCl3、Cl
2、CHCl3標準アルミニウムドライエッチングを用いて、
アルミニウムフィルム38をパターンし、エッチングする
ことによって形成される。
さを有するアルミニウムフィルムが、パターンされた酸
化膜の上及び領域112及び114とのコンタクト孔内にスパ
ッタされる。アルミニウム以外の材料を用いることも可
能である。アルミニウムフィルム38は、第３〜６図の第
１導電層38に対応する。第１金属ラインは、BCl3、Cl
2、CHCl3標準アルミニウムドライエッチングを用いて、
アルミニウムフィルム38をパターンし、エッチングする
ことによって形成される。
金属間の絶縁層40は、例えばプラズマ気相成長法等の
任意の適切な標準的な技術を用いて堆積された約9000オ
ングストロームの厚さを有する厚い酸化膜からなる。絶
縁層40は、第３〜６図の第２絶縁層40に対応する。多く
の適切な技術の内のある技術では、絶縁層40は２つの酸
化膜（図示されていない）からなる。第１の酸化膜は、
選択された厚さに堆積されそして平坦化される。平坦化
過程は、堆積された酸化膜の上にレジスト層をスピンオ
ンする過程と、ポストベークによってレジスト層をリフ
ローする過程とを有し、その後にRIEエッチバック法に
よってレジスト層と酸化膜のエッチング速度を等しくす
ることによって、表面が平坦化される。次に第２酸化膜
が、絶縁性を高め、かつ不規則な形状の上に9000オング
ストロームの厚みを有して形成されるように堆積され
る。
任意の適切な標準的な技術を用いて堆積された約9000オ
ングストロームの厚さを有する厚い酸化膜からなる。絶
縁層40は、第３〜６図の第２絶縁層40に対応する。多く
の適切な技術の内のある技術では、絶縁層40は２つの酸
化膜（図示されていない）からなる。第１の酸化膜は、
選択された厚さに堆積されそして平坦化される。平坦化
過程は、堆積された酸化膜の上にレジスト層をスピンオ
ンする過程と、ポストベークによってレジスト層をリフ
ローする過程とを有し、その後にRIEエッチバック法に
よってレジスト層と酸化膜のエッチング速度を等しくす
ることによって、表面が平坦化される。次に第２酸化膜
が、絶縁性を高め、かつ不規則な形状の上に9000オング
ストロームの厚みを有して形成されるように堆積され
る。
こうして、アンチヒューズの通路44a及び44bが、アル
ミニウムフィルム38まで達するように形成される。金属
開口マスクと同じ寸法を有するアンチヒューズ通路マス
クが酸化膜をパターンするために用いられ、標準的なRI
E技術を用いて、通路がアルミニウムフィルム38でエッ
チングされる。
ミニウムフィルム38まで達するように形成される。金属
開口マスクと同じ寸法を有するアンチヒューズ通路マス
クが酸化膜をパターンするために用いられ、標準的なRI
E技術を用いて、通路がアルミニウムフィルム38でエッ
チングされる。
導電性のプラグ45a及び45bが、通路44a及び44b内に各
々形成される。プラグ45a及び45bは各アンチヒューズ30
a及び30bの底部電極を提供する。プラグ45の主面は、酸
化膜40の主面とほぼ同一平面上にある。
々形成される。プラグ45a及び45bは各アンチヒューズ30
a及び30bの底部電極を提供する。プラグ45の主面は、酸
化膜40の主面とほぼ同一平面上にある。
約1600オングストロームの厚さを有する平坦なアモル
ファスシリコン層46は、アンチヒューズの通路44の上に
堆積されそしてパターンされる。ある実施例では、アモ
ルファスシリコン層46は、第６図に関して説明されたよ
うにプラズマ気相成長法によって堆積される。
ファスシリコン層46は、アンチヒューズの通路44の上に
堆積されそしてパターンされる。ある実施例では、アモ
ルファスシリコン層46は、第６図に関して説明されたよ
うにプラズマ気相成長法によって堆積される。
約2000オングストロームの厚さのチタン−タングステ
ン層70と約8000オングストロームアルミニウム−銅層72
は、標準的な技術によってスパッタされ、かつ堆積さ
れ、かつパターンされて第２金属ラインを形成する。通
路44の上の層70及び72の部分は、各アンチヒューズ30の
上部電極を形成する。標準的な技術を用いて、5000オン
グストロームの厚さのシリコン酸化膜（図示されていな
い）が堆積され、パッドの開口部がパターンされる。次
に、10000オングストロームの厚さを有するシリコン窒
化膜（図示されていない）が堆積され、パッドの開口部
がパターンされる。これらの酸化膜及び窒化膜は保護用
層として用いられている。次にこの構造は標準的な技術
を用いて400℃で合金化される。
ン層70と約8000オングストロームアルミニウム−銅層72
は、標準的な技術によってスパッタされ、かつ堆積さ
れ、かつパターンされて第２金属ラインを形成する。通
路44の上の層70及び72の部分は、各アンチヒューズ30の
上部電極を形成する。標準的な技術を用いて、5000オン
グストロームの厚さのシリコン酸化膜（図示されていな
い）が堆積され、パッドの開口部がパターンされる。次
に、10000オングストロームの厚さを有するシリコン窒
化膜（図示されていない）が堆積され、パッドの開口部
がパターンされる。これらの酸化膜及び窒化膜は保護用
層として用いられている。次にこの構造は標準的な技術
を用いて400℃で合金化される。
アルミニウム層38は、ゲートアレイの選択された回路
要素に接続された第１レベルのラウティングチャネルを
提供する。チタン−タングステン層70及びアルミニウム
−銅層72は、ゲートアレイの選択された回路要素に接続
された第２レベルのラウティングチャネルを提供する。
第２レベルのラウティングチャネルが上部電極を提供
し、プラグ45が底部電極を提供するので、アンチヒュー
ズ30の電極を形成するためにはこれ以上の金属層を必要
としない。従って、ゲートアレイの全体の構造が簡単化
され、かつプロセス過程の工程数が減少される。
要素に接続された第１レベルのラウティングチャネルを
提供する。チタン−タングステン層70及びアルミニウム
−銅層72は、ゲートアレイの選択された回路要素に接続
された第２レベルのラウティングチャネルを提供する。
第２レベルのラウティングチャネルが上部電極を提供
し、プラグ45が底部電極を提供するので、アンチヒュー
ズ30の電極を形成するためにはこれ以上の金属層を必要
としない。従って、ゲートアレイの全体の構造が簡単化
され、かつプロセス過程の工程数が減少される。
第２レベルのラウティングチャネルは、例えば、1990
年４月３日に発行されたGordonらによる米国特許第4,91
4,055号の明細書に記載された従来のレイアウトでは、
第１レベルのラウティングチャネルとほぼ直交して延在
している。この特許明細書はここで言及したことによっ
て本出願の一部とされたい。厚い酸化膜40は、第１レベ
ルのラウティングチャネルと第２レベルのラウティング
チャネルとの間の静電容量を減少するように働く。酸化
膜40の厚みが大き２いにもかかわらず、アルミニウム層
38との良好な接触を提供する高品質のプラグ45を狭い通
路内に形成できるので、通路44を狭く形成することがで
きる。このようにしてゲートアレイの寸法を減少するこ
とが可能になる。プログラムされていないアンチヒュー
ズの漏れ電流と静電容量もまた減少することができる。
年４月３日に発行されたGordonらによる米国特許第4,91
4,055号の明細書に記載された従来のレイアウトでは、
第１レベルのラウティングチャネルとほぼ直交して延在
している。この特許明細書はここで言及したことによっ
て本出願の一部とされたい。厚い酸化膜40は、第１レベ
ルのラウティングチャネルと第２レベルのラウティング
チャネルとの間の静電容量を減少するように働く。酸化
膜40の厚みが大き２いにもかかわらず、アルミニウム層
38との良好な接触を提供する高品質のプラグ45を狭い通
路内に形成できるので、通路44を狭く形成することがで
きる。このようにしてゲートアレイの寸法を減少するこ
とが可能になる。プログラムされていないアンチヒュー
ズの漏れ電流と静電容量もまた減少することができる。
上述された実施例について本発明が説明されたが、こ
こで説明されなかった他の実施例及び変形が、本発明の
技術的視点を逸脱することなしに可能なことは明があ
る。例えば本発明は相互接続に用いられた金属層の組合
せに限定されるものではなく、また構造内の様々なフィ
ルム及び酸化膜の特定の厚さに限定されるものでもな
い。これらの他の実施例及び変形実施例は添付の請求の
範囲によって定義される本発明の技術的視点を逸脱する
ものではない
こで説明されなかった他の実施例及び変形が、本発明の
技術的視点を逸脱することなしに可能なことは明があ
る。例えば本発明は相互接続に用いられた金属層の組合
せに限定されるものではなく、また構造内の様々なフィ
ルム及び酸化膜の特定の厚さに限定されるものでもな
い。これらの他の実施例及び変形実施例は添付の請求の
範囲によって定義される本発明の技術的視点を逸脱する
ものではない
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−13992（ＪＰ，Ａ) 特開 昭57−20467（ＪＰ，Ａ) 特開 昭62−84533（ＪＰ，Ａ) 米国特許4424578（ＵＳ，Ａ) 米国特許4748490（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 H01L 27/118 H01L 21/3205 H01L 21/3213 H01L 21/768
Claims (30)
- 【請求項１】アンチヒューズ構造であって、 開口部を備えた絶縁層と、 前記開口部を満たし、かつ前記絶縁層の主面と同一の平
面上にある主面を備えた導電性プラグと、 前記アンチヒューズ構造がプログラムされていないとき
非導通状態であり、前記アンチヒューズ構造がプログラ
ムされているとき導電性の通路を提供し、かつ前記プラ
グを覆いかつ前記プラグと接触する平坦なプログラム可
能な材料層と、 前記プログラム可能な材料層を覆いかつ前記プログラム
可能な材料層と接触する導体とを有することを特徴とす
るアンチヒューズ構造。 - 【請求項２】前記絶縁層と前記プラグとの下に配置さ
れ、かつ前記絶縁層と前記プラグとに接触した導電性材
料層とを更に有することを特徴とする請求項１に記載の
アンチヒューズ構造。 - 【請求項３】前記導電性材料層が、前記プラグを半導体
デバイスに接続することを特徴とする請求項２に記載の
アンチヒューズ構造。 - 【請求項４】前記プログラム可能な材料層が、少なくと
も前記プラグの主面全体の上に延在することを特徴とす
る請求項１に記載のアンチヒューズ構造。 - 【請求項５】前記プログラム可能な材料層が、少なくと
も前記プラグの前記主面全体に延在する平坦な部分を有
することを特徴とする請求項１に記載のアンチヒューズ
構造。 - 【請求項６】前記導体が前記プラグの直上に配置された
部分を有することを特徴とする請求項１に記載のアンチ
ヒューズ構造。 - 【請求項７】前記部分が平坦であり、かつ少なくとも前
記プラグの前記主面全体の上に延在することを特徴とす
る請求項６に記載のアンチヒューズ構造。 - 【請求項８】前記プラグが前記開口部を完全に満たすこ
とを特徴とする請求項１に記載のアンチヒューズ構造。 - 【請求項９】前記プラグがタングステンからなることを
特徴とする請求項１に記載のアンチヒューズ構造。 - 【請求項１０】前記絶縁層が約9000オングストロームの
厚さを有することを特徴とする請求項１に記載のアンチ
ヒューズ構造。 - 【請求項１１】アンチヒューズ構造の製造方法であっ
て、 絶縁層を製造する過程と、 選択された位置に前記絶縁層を通過する開口部を製造す
る過程と、 前記絶縁層の主面と同一の平面上にある主面を有するよ
うな導電性材料からなるプラグを前記開口部内に製造す
る過程と、 前記プラグを覆い、かつ前記プラグと接触するアモルフ
ァスシリコン層を製造する過程と、 前記アモルファスシリコン層を覆い、かつ前記アモルフ
ァスシリコン層と接触する導体を製造する過程とを有す
ることを特徴とするアンチヒューズ構造の製造方法。 - 【請求項１２】前記導電性材料がタングステンからなる
ことを特徴とする請求項11に記載の製造方法。 - 【請求項１３】プラグを製造する前記過程が、 前記絶縁層の上及び前記開口部の中に、平坦な主面を備
えた導電性材料の第１層を堆積する過程と、 前記プラグを製造するために、前記第１層の少なくとも
一部をエッチングする過程とからなることを特徴とする
請求項11に記載の製造方法。 - 【請求項１４】プラグを製造する前記過程が、導電性材
料を前記開口部内に選択的に堆積する過程を有すること
を特徴とする請求項11に記載の製造方法。 - 【請求項１５】前記絶縁層の下に位置し、かつ前記プラ
グと接触する導電層を製造する過程を更に有することを
特徴とする請求項11に記載の製造方法。 - 【請求項１６】導電層を製造する前記過程が、絶縁層を
製造する前記過程に先立って実施されることを特徴とす
る請求項15に記載の製造方法。 - 【請求項１７】アモルファスシリコン層を製造する前記
過程が、プラズマ気相成長法を用いてアモルファスシリ
コンを堆積する過程からなることを特徴とする請求項11
に記載の製造方法。 - 【請求項１８】導体を製造する前記過程が、 チタン−タングステン層を堆積する過程と、 前記チタン−タングステン層によって前記アモルファス
シリコン層から隔てられるようにアルミニウム層を堆積
する過程とからなることを特徴とする請求項11に記載の
製造方法。 - 【請求項１９】チタン−タングステン層を堆積する前記
過程が、スパッタリングによってチタン−タングステン
層を堆積する過程からなり、 アルミニウム層を堆積する前記過程が、スパッタリング
によってアルミニウムを堆積する過程からなることを特
徴とする請求項18に記載の方法。 - 【請求項２０】プログラム可能な集積回路であって、 基層内の回路要素を備えた半導体構造と、 選択された前記回路要素に接続された第１レベルの導電
性ラウティングチャネルと、 選択された位置に形成された開口部を備え、かつ前記第
１レベルのラウティングチャネルを覆う絶縁層と、 前記第１レベルのラウティングチャネルに接触した前記
各開口部内の導電性プラグと、 前記集積回路がプログラムされていないときに非導通状
態であり、前記集積回路がプログラムされたときに１個
または複数の導電性通路を提供し、前記プラグを覆い、
かつ前記絶縁層の前記主面の隣接する各部分を覆う平坦
な部分を各プラグに対して備え、かつ前記プラグを覆い
かつ前記プラグと接触するプログラム可能な材料層と、 選択された回路要素に接続され、かつ前記プログラム可
能な材料層を覆いかつ選択された位置で前記プログラム
可能な材料と接触する、第２レベルの導電性ラウティン
グチャネルとを有し、 前記各プラグに対し、前記絶縁層の主面が、前記プラグ
と隣接しかつ前記各プラグの主面と同一平面上にある部
分を有することを特徴とするプログラム可能な集積回
路。 - 【請求項２１】前記開口部が、前記第１レベルのラウテ
ィングチャネルで終息することを特徴とする請求項20に
記載のプログラム可能な集積回路。 - 【請求項２２】前記絶縁層が約9000オングストロームの
厚さを有することを特徴とする請求項20に記載のプログ
ラム可能な集積回路。 - 【請求項２３】前記第２レベルのラウティングチャネル
が前記第１レベルのラウティングチャネルと直交するこ
とを特徴とする請求項20に記載のプログラム可能な集積
回路。 - 【請求項２４】プログラム可能な集積回路の製造方法で
あって、 基層内に回路要素を形成する過程と、 選択された回路要素に接続された第１レベルの導電性ラ
ウティングチャネルを形成する過程と、 前記第１レベルのラウティングチャネルを覆う絶縁層を
形成する過程と、 選択された前記第１レベルのラウティングチャネルで終
息する開口部を前記絶縁層の選択された位置に形成する
過程と、 前記第１レベルのラウティングチャネルと接触し、かつ
前記主面の一部と同一平面上にある主面を備えた導電性
プラグを前記各開口部内に形成する過程と、 前記プラグと接触し、かつ前記プラグを覆うようにアモ
ルファスシリコン層を堆積する過程と、 選択された回路要素に接続され、かつ前記アモルファス
シリコンと接触し、かつ前記アモルファスシリコンを覆
う第２レベルの導電性ラウティングチャネルを形成する
過程とを有することを特徴とするプログラム可能な集積
回路の製造方法。 - 【請求項２５】前記第２レベルのラウティングチャネル
が前記第１レベルのラウティングチャネルと直交するこ
とを特徴とする請求項24に記載の製造方法。 - 【請求項２６】前記プログラム可能な材料がアモルファ
スシリコンからなることを特徴とする請求項１に記載の
アンチヒューズ構造。 - 【請求項２７】前記導体が、 導電性材料と、 前記導電性材料が前記プログラム可能な材料内にスパイ
クすることを防止するために、前記導電性材料を前記プ
ログラム可能な材料から隔てるバリア層とを有すること
を特徴とする請求項１に記載アンチヒューズ構造。 - 【請求項２８】前記プログラム可能な材料がアモルファ
スシリコンからなることを特徴とする請求項20に記載の
プログラム可能な集積回路。 - 【請求項２９】前記アモルファスシリコンが約1600オン
グストロームの厚さを有することを特徴とする請求項26
に記載のアンチヒューズ構造。 - 【請求項３０】前記導体が、 チタン−タングステン層と、 前記チタン−タングステン層によって前記プログラム可
能な材料層から隔てられたアルミニウム層とを有するこ
とを特徴とする請求項26に記載のアンチヒューズ構造。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US69864891A | 1991-05-10 | 1991-05-10 | |
| US698,648 | 1991-05-10 | ||
| PCT/US1992/003919 WO1992021154A1 (en) | 1991-05-10 | 1992-05-06 | Amorphous silicon antifuses and methods for fabrication thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06510634A JPH06510634A (ja) | 1994-11-24 |
| JP3209745B2 true JP3209745B2 (ja) | 2001-09-17 |
Family
ID=24806126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51099492A Expired - Lifetime JP3209745B2 (ja) | 1991-05-10 | 1992-05-06 | アモルファスシリコンアンチヒューズ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3209745B2 (ja) |
| AU (1) | AU1904992A (ja) |
| WO (1) | WO1992021154A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5427979A (en) * | 1993-10-18 | 1995-06-27 | Vlsi Technology, Inc. | Method for making multi-level antifuse structure |
| US5789764A (en) * | 1995-04-14 | 1998-08-04 | Actel Corporation | Antifuse with improved antifuse material |
| JP3027195B2 (ja) * | 1995-06-02 | 2000-03-27 | アクテル・コーポレイション | 隆起タングステンプラグ アンチヒューズ及びその製造方法 |
| US5793094A (en) * | 1995-12-28 | 1998-08-11 | Vlsi Technology, Inc. | Methods for fabricating anti-fuse structures |
| US5723358A (en) * | 1996-04-29 | 1998-03-03 | Vlsi Technology, Inc. | Method of manufacturing amorphous silicon antifuse structures |
| US5753540A (en) * | 1996-08-20 | 1998-05-19 | Vlsi Technology, Inc. | Apparatus and method for programming antifuse structures |
| US5764563A (en) * | 1996-09-30 | 1998-06-09 | Vlsi Technology, Inc. | Thin film load structure |
| US20030062596A1 (en) | 2001-10-02 | 2003-04-03 | Actel Corporation | Metal-to-metal antifuse employing carbon-containing antifuse material |
| US7390726B1 (en) | 2001-10-02 | 2008-06-24 | Actel Corporation | Switching ratio and on-state resistance of an antifuse programmed below 5 mA and having a Ta or TaN barrier metal layer |
| US7459763B1 (en) | 2001-10-02 | 2008-12-02 | Actel Corporation | Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material |
| US6728126B1 (en) | 2002-12-20 | 2004-04-27 | Actel Corporation | Programming methods for an amorphous carbon metal-to-metal antifuse |
| US6965156B1 (en) | 2002-12-27 | 2005-11-15 | Actel Corporation | Amorphous carbon metal-to-metal antifuse with adhesion promoting layers |
| US11177213B2 (en) | 2020-01-28 | 2021-11-16 | International Business Machines Corporation | Embedded small via anti-fuse device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3675090A (en) * | 1968-11-04 | 1972-07-04 | Energy Conversion Devices Inc | Film deposited semiconductor devices |
| JPS5720463A (en) * | 1980-07-14 | 1982-02-02 | Toshiba Corp | Semiconductor memory device |
| US4499557A (en) * | 1980-10-28 | 1985-02-12 | Energy Conversion Devices, Inc. | Programmable cell for use in programmable electronic arrays |
| US4458297A (en) * | 1981-01-16 | 1984-07-03 | Mosaic Systems, Inc. | Universal interconnection substrate |
| US4847732A (en) * | 1983-09-15 | 1989-07-11 | Mosaic Systems, Inc. | Wafer and method of making same |
| JPS6258673A (ja) * | 1985-09-09 | 1987-03-14 | Fujitsu Ltd | 半導体記憶装置 |
| US4933898A (en) * | 1989-01-12 | 1990-06-12 | General Instrument Corporation | Secure integrated circuit chip with conductive shield |
-
1992
- 1992-05-06 JP JP51099492A patent/JP3209745B2/ja not_active Expired - Lifetime
- 1992-05-06 AU AU19049/92A patent/AU1904992A/en not_active Abandoned
- 1992-05-06 WO PCT/US1992/003919 patent/WO1992021154A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO1992021154A1 (en) | 1992-11-26 |
| AU1904992A (en) | 1992-12-30 |
| JPH06510634A (ja) | 1994-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5362676A (en) | Programmable interconnect structures and programmable integrated circuits | |
| US5786268A (en) | Method for forming programmable interconnect structures and programmable integrated circuits | |
| US5557136A (en) | Programmable interconnect structures and programmable integrated circuits | |
| US5780919A (en) | Electrically programmable interconnect structure having a PECVD amorphous silicon element | |
| US5502315A (en) | Electrically programmable interconnect structure having a PECVD amorphous silicon element | |
| US5614756A (en) | Metal-to-metal antifuse with conductive | |
| US5780323A (en) | Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug | |
| US4823181A (en) | Programmable low impedance anti-fuse element | |
| US6746947B2 (en) | Post-fuse blow corrosion prevention structure for copper fuses | |
| US5565703A (en) | Multi-level antifuse structure | |
| JP3209745B2 (ja) | アモルファスシリコンアンチヒューズ及びその製造方法 | |
| US5789764A (en) | Antifuse with improved antifuse material | |
| US5627098A (en) | Method of forming an antifuse in an integrated circuit | |
| US20070291441A1 (en) | Semiconductor Device With Capacitor Element | |
| JPH05274993A (ja) | 電気的にプログラム可能なアンチヒューズ素子 | |
| US10811353B2 (en) | Sub-ground rule e-Fuse structure | |
| US6107189A (en) | Method of making a local interconnect using spacer-masked contact etch | |
| WO1993004499A1 (en) | An improved antifuse and method of manufacture thereof | |
| JP2828597B2 (ja) | プログラム可能なアンチヒューズ素子およびその製造方法 | |
| US6156588A (en) | Method of forming anti-fuse structure | |
| US5294836A (en) | Semiconductor device having a wiring strip of noble metal and process of fabricating the semiconductor device | |
| JP3343251B2 (ja) | プログラム可能な相互接続構造とプログラム可能な集積回路及びその製造方法 | |
| US6159836A (en) | Method for forming programmable contact structure | |
| US5434448A (en) | Programmable contact structure | |
| US6297083B1 (en) | Method of forming four transistor SRAM cell having a resistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |