DE19719181A1 - System und Verfahren zum Sperren statischer Stromwege in einer Sicherungslogik - Google Patents

System und Verfahren zum Sperren statischer Stromwege in einer Sicherungslogik

Info

Publication number
DE19719181A1
DE19719181A1 DE19719181A DE19719181A DE19719181A1 DE 19719181 A1 DE19719181 A1 DE 19719181A1 DE 19719181 A DE19719181 A DE 19719181A DE 19719181 A DE19719181 A DE 19719181A DE 19719181 A1 DE19719181 A1 DE 19719181A1
Authority
DE
Germany
Prior art keywords
circuit
fuse
programmable
controllable switch
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19719181A
Other languages
English (en)
Other versions
DE19719181B4 (de
Inventor
Michael J Bennett
Robert W Proulx
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of DE19719181A1 publication Critical patent/DE19719181A1/de
Application granted granted Critical
Publication of DE19719181B4 publication Critical patent/DE19719181B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die vorliegende Erfindung bezieht sich allgemein auf pro­ grammierbare Sicherungsschaltungen in einer integrierten Schaltung und insbesondere auf eine programmierbare Siche­ rungsschaltung mit einem steuerbaren Schalter zum Sperren eines Ruhestromwegs durch die Sicherungsschaltung.
Eine integrierte Schaltung ist ein mikroelektronisches Halb­ leiterbauelement, das aus vielen verbundenen Transistoren und anderen Komponenten besteht. Eine einzelne integrierte Schaltung kann von nur ein bis zwei Komponenten, was als ei­ ne Kleinstintegration (SSI; SSI = Small-Scaled Integration) bezeichnet wird, bis zu einer Vielzahl von tausend oder mehr Komponenten, was als Größtintegration (VLSI; VLSI = Very-Large-Scaled Integration) bezeichnet wird, aufweisen. Inte­ grierte Schaltungen werden typischerweise auf einem Wafer hergestellt, der aus einem geeigneten Material, beispiels­ weise Silizium, besteht. Auf einem einzelnen Wafer können 50 bis 100 integrierte Schaltungen existieren. Nach der Her­ stellung wird der Wafer in kleine rechteckige Chips ge­ schnitten, die die einzelnen integrierten Schaltungen auf­ weisen. Jeder Chip wird dann auf eine Art und Weise gehäust, um die integrierte Schaltung auf demselben zu schützen.
Aus einer Vielzahl von Gründen wird ein bestimmter Prozent­ satz der integrierten Schaltungen, die auf einem Wafer her­ gestellt werden, Herstellungsdefekte aufweisen, die die in­ tegrierten Schaltungen nutzlos machen, es sei denn, die Schaltungen können repariert werden. Solche Herstellungsde­ fekte können Materialfehlern, einem technischen Fehler oder sogar dem Vorliegen eines Fremdobjekts, beispielsweise Staub oder Schmutz, zugeordnet sein. Ungeachtet der Ursache des Defekts ist es unumgänglich, daß der Defekt in dem ab­ schließenden Montageprozeß so früh wie möglich erfaßt wird, um die Qualitätsstandards zu bewahren und sämtliche Kosten zu verhindern, die der weiteren Verarbeitung eines fehler­ haften Produkts zugeordnet sind. Folglich werden vor dem Schneiden des Wafers üblicherweise mehrere Tests auf einer integrierten Schaltung durchgeführt, so daß fehlerhafte in­ tegrierte Schaltungen identifiziert und wenn möglich vor der endgültigen Montage repariert werden können.
Ein wichtiger Aspekt des Testens, das auf integrierten Schaltungen durchgeführt wird, besteht darin, daß bestimmte Defekte in der Schaltung reparierbar sind, wenn dieselben vor der Häusung der integrierten Schaltung gefunden werden. Beispielsweise sind Speicherbanken typischerweise entworfen, um redundante Speicherelemente aufzuweisen, die in die Schaltung eingeblendet oder aus derselben ausgeblendet wer­ den können, um fehlerhafte Speicherelemente zu ersetzen. Die fehlerhaften Speicherelemente werden in gleicher Weise aus der Speicherbank ausgeblendet, um folgenfrei gemacht zu wer­ den. Das Einblenden und Ausblenden der Speicherelemente ge­ schieht typischerweise mit einer Mehrzahl von programmierba­ ren Sicherungsschaltungen, die konfiguriert sind, um ein lo­ gisches Steuersignal zu einer Sicherungslogikschaltung, die mit der Speicherbank verbunden ist, zu liefern, um den Be­ trieb der Speicherbank durch das Einblenden und Ausblenden von Elementen zu programmieren. In Fig. 1 ist eine herkömm­ liche programmierbare Sicherungsschaltung 12, die in einem Programmierspeicher verwendet wird, dargestellt. In der Si­ cherungsschaltung 12 ist eine Sicherung 14 seriell zwischen Masse (GND) und eine Lastvorrichtung 16 geschaltet. Die Lastvorrichtung 16 ist ferner seriell mit einer Spannungs­ versorgung (VDD) verbunden. Der resultierende Spannungstei­ ler wird verwendet, um einen logischen Ausgangspegel zu er­ zeugen, der von dem Zustand der Sicherung abhängt. Wenn die Sicherung beispielsweise durchgebrannt ist, ist der logische Ausgangspegel hoch. Alternativ ist, wenn die Sicherung nicht durchgebrannt ist, der logische Ausgangspegel tief. Daher kann die programmierbare Sicherungsschaltung verwendet wer­ den, um den Betrieb der Speicherbank permanent zu program­ mieren.
Ein Testtyp, der während der Herstellung auf integrierten Schaltungen durchgeführt wird, ist ein funktioneller Logik­ test. Beim funktionellen Logiktesten wird ein Stimulus in der Form eines Testmusters an den Eingang einer integrierten Schaltung angelegt. Das Ausgangssignal der integrierten Schaltung wird dann beobachtet und mit einem gewünschten Antwortmuster verglichen, das erwartet werden würde, wenn die integrierte Schaltung ordnungsgemäß arbeitet. Vorzugs­ weise werden zahlreiche Muster entworfen und an die inte­ grierte Schaltung angelegt, um den Betrieb der integrierten Schaltung eingehend zu testen. In gleicher Weise kann das funktionelle Logiktesten verwendet werden, um einen Zeitge­ bungstest durchzuführen, indem das Eingangssignal in eine integrierte Schaltung hin- und hergeschaltet wird, um zu be­ stimmen, ob die integrierte Schaltung die Verhaltensanforde­ rungen bezüglich der Einstellzeiten, der Haltezeiten und der Ausbreitungsverzögerungen erfüllt.
Obwohl das funktionelle Logiktesten zum Testen der meisten integrierten Schaltungen geeignet ist, wurde erkannt, daß es bei komplizierten integrierten Schaltungen, insbesondere bei Teilschaltungen derselben, schwierig sein kann, die Schal­ tung mit einem Eingangsmuster zu stimulieren, und/oder schwierig sein kann, ein Antwortmuster zu beobachten, das den Fehler findet. Die Teilschaltungen können ferner so tief in mehrere Schichten des umgebenden Schaltungsaufbaus einge­ brannt sein, daß es virtuell unmöglich ist, physikalisch zu­ zugreifen, geschweige denn das Testmuster anzulegen und/oder ein geeignetes Antwortmuster zu beobachten. Überdies sind komplizierte integrierte Schaltungen, beispielsweise anwen­ dungsspezifische integrierte Schaltungen (ASICs; ASIC = Application Specific Integrated Circuits), nicht regelmäßig, weshalb es häufig unpraktisch ist, die große Anzahl von Testmustern zu entwickeln, die erforderlich ist, um die ASIC adäquat zu testen, um alle Kombinationen von möglichen Feh­ lern und Defekten zu finden.
Ein weiterer Testtyp, der auf integrierten Schaltungen durchgeführt wird, ist das Ruhestromtesten. Beim Ruhestrom­ testen wird der Strom, der durch eine zu testende integrier­ te Schaltung gezogen wird, gemessen, wenn in der Schaltung ein Ruhezustand vorliegt. Wenn ein Defekt in der integrier­ ten Schaltung vorliegt, wird aufgrund der Stromwege, die durch den Defekt bewirkt werden, ein statischer Stromfluß (der auch als Ruhestrom bezeichnet wird) erfaßt, der höher ist als normal. Ein Vorteil dieser Testtechnik besteht da­ rin, daß der Strom durch die Leistungsversorgungs- und Mas­ se-Verbindungen der integrierten Schaltung beobachtet wird, die zugreifbar und einfach zu beobachten sind. Außerdem stützt sich diese Technik nicht auf das funktionelle Aus­ gangssignal der integrierten Schaltung oder irgendeine Teil­ schaltung derselben. Gegenwärtig ist das Testen des Ruhe­ stroms primär auf das Testen komplementärer Metalloxidhalb­ leiter-Schaltungen (CMOS-Schaltungen; CMOS = Complimentary Metal-Oxide Semiconductor) begrenzt. Der Grund dafür ist, daß ein CMOS-Schaltungsaufbau während eines Ruhezustands im wesentlichen keinen Strom erzeugt. Daher existiert, wenn ein Strom oberhalb einer vorbestimmten Schwelle erfaßt wird, wenn die Schaltung in einem Ruhezustand ist, ein Defekt in der Schaltung.
Jedoch besteht ein Nachteil des Ruhestromtestens darin, daß viele Typen von integrierten Schaltungen nicht dadurch cha­ rakterisiert sind, daß dieselben im wesentlichen keinen Stromfluß aufweisen, während sie in einem Ruhezustand sind, wie dies bei CMOS-Schaltungen der Fall ist. Beispielsweise weist eine programmierbare Sicherungsschaltung 12 (Fig. 1) einen kontinuierlichen statischen (d. h. Ruhe-) Stromweg auf, es sei denn die Sicherung 14 ist durchgebrannt. Folglich ist jede integrierte Schaltung, die die programmierbare Siche­ rungsschaltung 12 aufweist, nicht mittels des Ruhestroms testbar. Dies ist ein signifikanter Nachteil, da program­ mierbare Sicherungsschaltungen, wie die, die in Fig. 1 dar­ gestellt ist, gewöhnlich in Verbindung mit einem Siche­ rungslogikaufbau verwendet werden, um die Operationen von Speicherbanken, die einen Direktzugriffsspeicher (RAM; RAM = Random Access Memory), einen löschbaren programmierbaren Nur-Lese-Speicher (EPROM; EPROM = Erasable Programmable Read Only Memory), einen Flash-EPROM und zahlreiche weitere ge­ eignete Speicherkonfigurationen umfassen, permanent zu pro­ grammieren, wie oben erläutert wurde.
Zusätzlich zu dem oben genannten Bedarf in der Industrie wurde es in jüngerer Zeit erwünscht, daß integrierte Schal­ tungen eine eindeutige Maschinen-lesbare Seriennummer zu Identifizierungszwecken aufweisen. Durch das Vorsehen einer eindeutigen Seriennummer auf einer integrierten Schaltung kann eine Vielzahl von Funktionen bewahrt werden. Beispiels­ weise kann eine Informationsdatenbank bezüglich des Ur­ sprungs, des Verkaufs, der Spezifikationen, usw., einer in­ tegrierten Schaltung bewahrt werden. Eine Mehrzahl von pro­ grammierbaren Sicherungsschaltungen, beispielsweise der, die in Fig. 1 dargestellt ist, wurden verwendet, um eine binäre Seriennummer zu liefern, die erzeugt wurde, indem die Siche­ rungen der jeweiligen Sicherungsschaltungen selektiv durch­ gebrannt wurden. Jedoch ist dieses Verfahren unerwünscht, da die programmierbaren Sicherungsschaltungen, die für die Se­ riennummer verwendet werden, einen konstanten Leistungsver­ brauch darstellen würden, was in den meisten Anwendungen in­ tegrierter Schaltungen ein kritischer Entwurfsbelang ist.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine programmierbare Sicherungsschaltung in einer integrierten Schaltung zu schaffen, die einen Ruhestromweg aufweist, der selektiv gesperrt werden kann.
Diese Aufgabe wird durch eine programmierbare Sicherungs­ schaltung gemäß Anspruch 1 gelöst.
Die vorliegende Erfindung überwindet die Unzulänglichkeiten und die Mängel des Stands der Technik, die oben offenbart und in der Industrie gut bekannt sind. Die vorliegende Er­ findung liefert eine programmierbare Sicherungsschaltung mit einem sperrbaren Ruhestromweg. Die programmierbare Siche­ rungsschaltung kann in einer integrierten Schaltung verwen­ det werden, um eine Vielzahl von funktionellen Zwecken zu erfüllen, beispielsweise ein Testen des Ruhestroms einer Speicherbank zu ermöglichen, die programmierbare Sicherungs­ schaltungen zum Programmieren eines Sicherungslogikschal­ tungsaufbaus verwendet, um Speicherelemente einzublenden und auszublenden.
Kurz gesagt liefert die programmierbare Sicherungsschaltung der vorliegenden Erfindung einen steuerbaren Schalter, der selektiv betätigt werden kann, um einen statischen Stromweg (d. h. einen Ruhestromweg) durch die Schaltung freizugeben oder zu sperren. Der steuerbare Schalter ist vorzugsweise ein Transistor, der konfiguriert ist, um ein Eingangssignal zu empfangen, das entweder einen logisch hohen oder einen logisch tiefen Pegel aufweist. Basierend auf dem Zustand des Eingangssignals wird der Transistor den Stromfluß durch den Transistor entweder freigeben oder sperren, und folglich den Stromfluß durch die Sicherungslogikschaltung.
Folglich kann eine integrierte Schaltung, die vorher auf­ grund des Ruhestroms der programmierbaren Sicherungsschal­ tungen nicht mit Ruhestromtechniken testbar war, nun mit den Ruhestromtechniken getestet werden, indem programmierbare Sicherungsschaltungen gemäß den Grundsätzen der vorliegenden Erfindung eingebaut werden. Durch das Sperren des Stromwegs in der programmierbaren Sicherungsschaltung über den steuer­ baren Schalter kann der Betrag des Ruhestroms in der inte­ grierten Schaltung beobachtet werden, um zu bestimmen, ob ein Defekt vorliegt. Dies ist besonders vorteilhaft, da die integrierten Schaltungen, die vorher nicht mittels des Ruhe­ stroms testbar waren, nun mittels des Ruhestroms getestet werden können, wodurch ein gründlicheres Testen der inte­ grierten Schaltung geliefert wird. Ferner können bestimmte Defekte korrigiert werden, wenn sie identifiziert werden, was beispielsweise durch das Ein- und Ausblenden von Spei­ cherbänken geschieht, um fehlerhafte Speicherelemente durch redundante Speicherelemente zu ersetzen, wie oben beschrie­ ben wurde. Daher erhöht die vorliegende Erfindung nicht nur die Qualität, sondern reduziert ferner die Produktionskosten durch das Minimieren der Anzahl von fehlerhaften Produkten, die weggeworfen werden müssen.
Eine weitere Funktion einer programmierbaren Sicherungs­ schaltung gemäß den Grundsätzen der vorliegenden Erfindung besteht im Markieren von integrierten Schaltungen mit Se­ riennummern zu Identifizierungszwecken, ohne die program­ mierbaren Sicherungsschaltungen fortgesetzt mit Leistung versorgen zu müssen. Beispielsweise kann das Ausgangssignal einer Mehrzahl von programmierbaren Sicherungsschaltungen, die auf einer integrierten Schaltung plaziert sind, program­ miert sein, um eine eindeutige binäre Seriennummer durch das selektive Durchbrennen der Sicherungen zu schaffen. Bei die­ ser Konfiguration liefert die vorliegende Erfindung des Vor­ teil, daß die steuerbaren Schalter gesperrt sind, bis die Seriennummer der integrierten Schaltungen gelesen werden muß, so daß die programmierbaren Sicherungsschaltungen über­ haupt keine Leistung verbrauchen. Wenn die Seriennummer ge­ lesen werden soll, werden die steuerbaren Schalter freigege­ ben, so daß ein Strom in den jeweiligen programmierbaren Si­ cherungsschaltungen, die keine durchgebrannte Sicherung auf­ weisen, fließt, und die Seriennummer gelesen werden kann. Nachfolgend können die steuerbaren Schalter wieder gesperrt werden, bis es noch einmal erwünscht ist, die Seriennummer der integrierten Schaltung zu lesen. Dies ist beim Entwurf von integrierten Schaltungen, bei denen der Leistungsver­ brauch ein kritisches Entwurfsmerkmal ist, besonders nütz­ lich.
Bei einem ersten Ausführungsbeispiel weist die programmier­ bare Sicherungsschaltung eine Lastvorrichtung und eine Si­ cherungsvorrichtung, die seriell verbunden sind, auf. Die Lastvorrichtung ist ferner mit einer Leistungsversorgung (VDD) verbunden, während die Sicherungsvorrichtung ferner seriell mit einem steuerbaren Schalter, der mit Masse ver­ bunden ist, verbunden ist. Bei diesem Ausführungsbeispiel ist der steuerbare Schalter ein n-Kanal-Metalloxid-Halblei­ ter-Feldeffekttransistor (NMOS-FET), der als ein Pull-Down-Bauelement konfiguriert ist. Die Verwendung eines NMOS-FET ist bei Herstellungsprozessen mit einem P-dotierten Sili­ ziumsubstrat aufgrund der erhöhten Ladungsbeweglichkeit des­ selben bevorzugt. Das Ausgangssignal der programmierbaren Sicherungsschaltung wird an der Verbindung zwischen der Lastvorrichtung und der Sicherung entnommen. Folglich ist, wenn die Sicherung durchgebrannt oder der NMOS-FET gesperrt ist, das Ausgangssignal auf einem hohen logischen Pegel. Andernfalls ist das Ausgangssignal auf einem tiefen logi­ schen Pegel.
Bei einer zu dem ersten Ausführungsbeispiel alternativen Konfiguration können mehrere Sicherungen seriell zwischen die Lastvorrichtung und den NMOS-FET geschaltet sein, um mehrere Ausgangssignale zu liefern, wie es häufig erwünscht ist. Bei dieser alternativen Konfiguration werden die Aus­ gangssignale typischerweise an jeder Verbindung zwischen den benachbarten Sicherungen und der Verbindung zwischen der Lastvorrichtung und der benachbarten Sicherung entnommen. Typischerweise kann in dieser Reihensicherungsschaltung nur eine Sicherung durchgebrannt werden. Wie bei der vorherigen Konfiguration hängt der Logikpegel der jeweiligen Ausgangs­ signale von dem Zustand der Sicherungen ab. Speziell wird jede Sicherung auf der Masse-Seite (GND-Seite) einer durch­ gebrannten Sicherung ein Ausgangssignal eines tiefen logi­ schen Pegels aufweisen, während alle Sicherungen auf der Spannungsversorgungs-Seite (VDD-Seite) einer durchgebrannten Sicherung ein Ausgangssignal eines hohen logischen Pegels aufweisen werden.
Bei einem zweiten Ausführungsbeispiel weist eine program­ mierbare Sicherungsschaltung der vorliegenden Erfindung eine Lastvorrichtung und eine Sicherungsvorrichtung auf, die wie bei dem vorherigen Ausführungsbeispiel seriell verbunden sind. Jedoch ist bei diesem Ausführungsbeispiel die Lastvor­ richtung ferner seriell mit Masse (GND) verbunden, während die Sicherungsvorrichtung seriell mit einem steuerbaren Schalter, der mit einer Leistungsversorgung (VDD) verbunden ist, verbunden ist. Bei diesem Ausführungsbeispiel ist der steuerbare Schalter ein p-Kanal-Metalloxid-Halbleiter-Feld­ effekttransistor (PMOS-FET), der als ein Pull-Up-Bauelement konfiguriert ist. Die Verwendung des PMOS-FET ist bei einem Herstellungsprozeß in einem N-dotierten Siliziumsubstrat oder in einer Schaltung, die verlangt, daß ihr Ausgang nor­ malerweise auf einem hohen logischen Pegel ist, es sei denn, dieselbe ist programmiert, bevorzugt. Das Ausgangssignal der programmierbaren Sicherungsschaltung wird an einer Verbin­ dung zwischen der Lastvorrichtung und der Sicherung entnom­ men. Im Gegensatz zu dem ersten Ausführungsbeispiel ist das Ausgangssignal der Sicherungslogikschaltung auf einem logi­ schen hohen Pegel, es sei denn, die Sicherung ist durchge­ brannt, oder der PMOS-FET ist gesperrt.
Wie bei dem ersten Ausführungsbeispiel kann auch das zweite Ausführungsbeispiel mit mehreren Sicherungen in einer alter­ nativen Konfiguration konfiguriert sein, wodurch die Siche­ rungen in einer Reihe zwischen dem PMOS-FET und der Lastvor­ richtung verschaltet sind, um mehrere Ausgangssignale zu liefern. Bei dieser Konfiguration werden die Ausgangssignale an jeder der Verbindungen zwischen den benachbarten Siche­ rungen und der Verbindung zwischen der Lastvorrichtung und der benachbarten Sicherung entnommen.
Ein Vorteil einer programmierbaren Sicherungsschaltung gemäß der vorliegenden Erfindung besteht darin, daß dieselbe eine programmierbare Sicherungsschaltung schafft, die mittels des Ruhestroms testbar ist. Speziell verhindert eine solche pro­ grammierbare Sicherungsschaltung nicht, daß eine integrierte Schaltung mit Ruhestromtechniken testbar ist. Dies ermög­ licht ein gründlicheres Testen der integrierten Schaltungen, die programmierbare Sicherungsschaltungen aufweisen.
Ein weiterer Vorteil der programmierbaren Sicherungsschal­ tung gemäß der vorliegenden Erfindung besteht darin, daß dieselbe eine programmierbare Sicherungsschaltung liefert, die überhaupt keine Leistung verbraucht, wenn das Ausgangs­ signal der Schaltung nicht benötigt wird.
Ein weiterer Vorteil einer programmierbaren Sicherungsschal­ tung gemäß der vorliegenden Erfindung besteht darin, daß dieselbe eine programmierbare Sicherungsschaltung liefert, die einfach zu implementieren ist und einen effizienten Be­ trieb aufweist.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeich­ nungen näher erläutert. Es zeigen:
Fig. 1 ein schematisches Schaltungsdiagramm einer bekann­ ten programmierbaren Sicherungsschaltung;
Fig. 2 ein schematisches Schaltungsdiagramm eines ersten Ausführungsbeispiels einer programmierbaren Siche­ rungsschaltung mit einem einzelnen Ausgang gemäß der vorliegenden Erfindung;
Fig. 3 ein schematisches Schaltungsdiagramm einer alterna­ tiven Konfiguration des ersten Ausführungsbeispiels mit mehreren Ausgängen;
Fig. 4 ein schematisches Schaltungsdiagramm eines zweiten Ausführungsbeispiels einer programmierbaren Siche­ rungsschaltung mit einem einzelnen Ausgang gemäß der vorliegenden Erfindung; und
Fig. 5 ein schematisches Schaltungsdiagramm einer alter­ nativen Konfiguration des zweiten Ausführungsbei­ spiels mit mehreren Ausgängen.
I. Schaltungsentwurf
Bezugnehmend nun auf die Zeichnungen zeigt Fig. 2 ein erstes Ausführungsbeispiel einer programmierbaren Sicherungsschal­ tung 20 gemäß der vorliegenden Erfindung. Die programmierba­ re Sicherungsschaltung 20 weist eine Sicherungsvorrichtung 22 und eine Lastvorrichtung 24, die seriell verbunden sind, auf. Die Lastvorrichtung 24 ist ferner seriell mit einer Leistungsversorgung (VDD) verbunden, während die Sicherungs­ vorrichtung 22 ferner seriell mit einem steuerbaren Schalter 26 verbunden ist, der ferner mit Masse (GND) verbunden ist. Eine Steuerleitung 28, die mit dem steuerbaren Schalter 26 verbunden ist, liefert ein Steuersignal zum Freigeben und Sperren des steuerbaren Schalters 26. Das Ausgangssignal der programmierbaren Sicherungsschaltung 20 wird an einer Aus­ gangsleitung 30 entnommen.
Bei diesem Ausführungsbeispiel weist die Sicherungsvorrich­ tung 22 vorzugsweise eine Metallschicht auf, die entweder leitfähig ist oder nicht, abhängig davon, ob dieselbe durch­ gebrannt wurde oder nicht. Alternativ kann eine Polysili­ zium- oder Silizid-Schicht anstelle einer Metallschicht ver­ wendet werden. Die Lastvorrichtung kann durch jede wider­ standsbehaftete Vorrichtung implementiert sein, ist jedoch vorzugsweise entweder als ein N-dotierter Wannenwiderstand oder ein p-Kanal-Metalloxid-Halbleiter-Feldeffekttransistor (PMOS-FET) implementiert. Der steuerbare Schalter 26 ist vorzugsweise ein n-Kanal-Metalloxid-Halbleiter-Feldeffekt­ transistor (NMOS-FET), der als Pull-Down-Bauelement konfi­ guriert ist. Es sollte jedoch an diesem Punkt bemerkt wer­ den, daß der steuerbare Schalter 26 durch jedes einer Anzahl von geeigneten Bauelementen implementiert sein kann, die als ein steuerbarer Schalter konfiguriert sind, beispielsweise NPN- und PNP-Bipolar-Sperrschichttransistoren (BJT-Bauele­ mente; BJT = Bipolar Junction Transistor), oder Sperr­ schicht-Feldeffekttransistorbauelemente (JFET-Bauelemente; JFET = Junction FET).
Bei dem ersten Ausführungsbeispiel ist die spezielle Konfi­ guration eines NMOS-FETs als ein Pull-Down-Bauelement für den steuerbaren Schalter 26 für Fachleute offensichtlich. Jedoch sollte allgemein der NMOS-FET vorzugsweise derart konfiguriert sein, daß seine Drain-Elektrode mit der Siche­ rung verbunden ist, seine Source-Elektrode mit Masse (GND) verbunden ist, und seine Gate-Elektrode mit der Steuerlei­ tung 28 verbunden ist. Wenn ein Steuersignal auf der Steuer­ leitung 28 auf einen logisch hohen Pegel gesetzt wird, wird folglich der steuerbare Schalter 26 leitfähig. Im Gegensatz dazu ist, wenn das Steuersignal auf der Steuerleitung 28 auf einen logisch tiefen Pegel gesetzt ist, der steuerbare Schalter 26 nicht leitfähig und der Ruhestromweg durch die programmierbare Sicherungsschaltung ist gesperrt. Es sollte ferner bemerkt werden, daß, wenn die Sicherungsvorrichtung 22 durchgebrannt ist, der Ruhestromweg der programmierbaren Sicherungsschaltung 20 in gleicher Weise gesperrt ist, unge­ achtet des Zustands des steuerbaren Schalters 26.
In Fig. 3 ist eine alternative Konfiguration des ersten Aus­ führungsbeispiels dargestellt und mit dem Bezugszeichen 32 bezeichnet. Die programmierbare Sicherungsschaltung 32 ist im wesentlichen identisch wie die programmierbare Siche­ rungsschaltung 20 konfiguriert, mit Ausnahme dessen, daß die programmierbare Sicherungsschaltung 32 mehrere Ausgangssi­ gnale A, B und C über jeweilige Ausgangsleitungen 34, 36 und 38 aufweist. Jeder der Ausgangsleitungen 34, 36 und 38 ist eine jeweilige Sicherung 40, 42 und 44 zugeordnet, wobei die Sicherungen seriell verschaltet sind. Wie in Fig. 3 gezeigt ist, ist eine Lastvorrichtung 46 seriell zwischen die Siche­ rung 40 und eine Spannungsversorgung (VDD) geschaltet. Fer­ ner ist eine Pull-Down-Vorrichtung 48 seriell zwischen die Sicherung 44 und Masse (GDN) geschaltet. Wie bei dem ersten Ausführungsbeispiel ist der steuerbare Schalter 48 vorzugs­ weise ein NMOS-FET, der als ein Pull-Down-Bauelement konfi­ guriert ist. Folglich ist der NMOS-FET derart konfiguriert, daß seine Drain-Elektrode mit der Sicherung 44 verbunden ist, seine Source-Elektrode mit Masse (GND) verbunden ist, und seine Gate-Elektrode mit einer Steuerleitung 50 verbun­ den ist, wie für Fachleute offensichtlich ist.
Wenn folglich ein Steuersignal auf der Steuerleitung 50 in einem logisch hohen Zustand ist, ist der steuerbare Schalter 48 leitfähig. Alternativ ist, wenn das Steuersignal auf der Steuerleitung 50 in einem logisch tiefen Zustand ist, der steuerbare Schalter 48 nicht leitfähig, wodurch der stati­ sche Stromweg durch die programmierbare Sicherungsschaltung 32 gesperrt ist. Es sei ferner bemerkt, daß die Ausgangssi­ gnale, die an den jeweiligen Ausgangsleitungen 34, 36 und 38 entnommen werden, von dem Zustand der Sicherungen 40, 42 bzw. 44 abhängen, wie oben bezugnehmend auf die programmier­ bare Sicherungsschaltung 20 beschrieben wurde (Fig. 2). Fer­ ner wird in diesem Fall nur eine der Sicherungsvorrichtungen aus der Mehrzahl von Sicherungsvorrichtungen 40, 42 und 44 durchgebrannt.
Bei einem zweiten Ausführungsbeispiel weist, wie in Fig. 4 gezeigt ist, eine programmierbare Sicherungsschaltung 60 ei­ ne Lastvorrichtung 62 und eine Sicherungsvorrichtung 64, die seriell verschaltet sind, auf. Die Lastvorrichtung ist fer­ ner seriell mit Masse (GND) verbunden, während die Siche­ rungsvorrichtung 64 ferner mit einem steuerbaren Schalter 66 verbunden ist, der mit einer Spannungsversorgung (VDD) ver­ bunden ist. Bei diesem Ausführungsbeispiel ist der steuer­ bare Schalter 66 ein P-Kanal-MOS-FET (PMOS-FET), der als ein Pull-Up-Bauelement konfiguriert ist. Es sollte jedoch be­ merkt werden, daß der steuerbare Schalter 66 durch eine be­ liebige einer Anzahl anderer geeigneter Vorrichtungen imple­ mentiert sein kann, beispielsweise NPN- und PNP-BJT-Bauele­ mente oder JFET-Bauelemente. Dem steuerbaren Schalter 66 ist eine Steuerleitung 68 zum Steuern des Betriebs des steuerba­ ren Schalters 66 zugeordnet, wie oben beschrieben wurde. Das Ausgangssignal der programmierbaren Sicherungsschaltung 60 wird auf einer Ausgangsleitung 70 an der Verbindung zwischen der Sicherungsvorrichtung 64 und der Lastvorrichtung 62 ent­ nommen.
Obwohl die spezielle Konfiguration des PMOS-FET für den steuerbaren Schalter 66 in Fig. 4 nicht dargestellt ist, schließen die Verbindungen des PMOS-FET allgemein die Ver­ bindung der Source-Elektrode des PMOS-FET mit der Leistungs­ versorgung (VDD), der Gate-Elektrode des PMOS-FET mit der Steuerleitung 68 und der Drain-Elektrode des PMOS-FET mit der Sicherungsvorrichtung 64 ein. Wenn ein Steuersignal auf der Steuerleitung 68 auf einem logisch tiefen Pegel ist, ist der PMOS-FET folglich leitfähig, so daß der Ruhestromweg an dem Steuerschalter 66 nicht gesperrt ist. Wenn das Steuersi­ gnal auf der Steuerleitung 68 alternativ auf einem logisch hohen Pegel ist, ist der PMOS-FET nicht leitfähig, wobei der Ruhestromweg durch die programmierbare Sicherungsschaltung 60 gesperrt ist.
In Fig. 5 ist eine alternative Konfiguration des zweiten Ausführungsbeispiels dargestellt und mit dem Bezugszeichen 72 bezeichnet. Die programmierbare Sicherungsschaltung 72 ist größtenteils wie die programmierbare Sicherungsschaltung 60 konfiguriert, jedoch modifiziert, um mehrere Ausgangssi­ gnale A′, B′ und C′ über die Ausgangsleitungen 74, 76 bzw. 78 zu liefern. Jeder Ausgangsleitung 74, 76 und 78 ist eine jeweilige Sicherung 80, 82 und 84, die seriell verbunden sind, zugeordnet. Zwischen die Sicherung 80 und die Span­ nungsversorgung (VDD) ist ein steuerbarer Schalter 86 ge­ schaltet, der als ein Pull-Up-Bauelement konfiguriert ist und vorzugsweise über einen PMOS-FET implementiert ist. Dem steuerbaren Schalter 86 ist eine Steuerleitung 88 zum Steu­ ern des Betriebs des steuerbaren Schalters 86 zugeordnet, wie oben beschrieben wurde. Überdies ist eine Lastvorrich­ tung 90 zwischen die Sicherung 84 und Masse (GND) geschal­ tet.
Entsprechend dem Betrieb einer programmierbaren Sicherungs­ schaltung mit mehreren Ausgangssignalen hängt der logische Zustand jedes Ausgangssignals A′, B′ und C′ an den jeweili­ gen Ausgangsleitungen 74, 76 und 78 von dem Zustand der Si­ cherungen 80, 82 bzw. 84 zusätzlich zu dem Zustand des steu­ erbaren Schalters 86 ab. Wie bei der Konfiguration mit meh­ reren Ausgangssignalen des ersten Ausführungsbeispiels, das in Fig. 3 gezeigt ist, wird in diesem Fall nur eine Siche­ rungsvorrichtung aus der Mehrzahl von Sicherungsvorrichtun­ gen 80, 82, 84 durchgebrannt.
Speziell bezugnehmend auf den Betrieb des steuerbaren Schal­ ters 86 ist der PMOS-FET leitfähig, wenn ein Steuersignal auf der Steuerleitung 88 einen logisch tiefen Pegel auf­ weist, so daß der Ruhestromweg an dem Steuerschalter 86 nicht gesperrt ist. Wenn das Steuersignal auf der Steuerlei­ tung 88 einen logisch hohen Pegel aufweist, ist der PMOS-FET alternativ nicht leitfähig, wobei der Ruhestromweg durch die programmierbare Sicherungsschaltung 72 gesperrt ist.
II. Schaltungsbetrieb
Zu Zwecken der Kürze werden der bevorzugte Betrieb und die Abfolge von Ereignissen, die einer programmierbaren Siche­ rungsschaltung gemäß der vorliegenden Erfindung zugeordnet ist, sowie die dazugehörige Methodologie nachfolgend bezug­ nehmend auf die programmierbare Sicherungsschaltung 20 (Fig. 2) beschrieben. Es ist für Fachleute basierend auf der fol­ genden Erläuterung und der vorliegenden Offenbarung als Gan­ zes offensichtlich, wie die programmierbaren Sicherungs­ schaltungen 32, 60 und 72 arbeiten.
Bezugnehmend auf Fig. 2 wird der Betrieb der programmierba­ ren Sicherungsschaltung 20 zuerst im Zusammenhang mit dem Ein- und Ausblenden von Speicherelementen aus einer und in eine Speicherbank über einen Sicherungslogikschaltungsaufbau erläutert. Durch das Programmieren des Sicherungslogikschal­ tungsaufbaus mit den Ausgangssignalen von einer Mehrzahl von programmierbaren Sicherungsschaltungen 20 ist die Speicher­ bank mittels des Ruhestroms testbar, da die Ruhestromwege durch die programmierbaren Sicherungsschaltungen 20 über den steuerbaren Schalter 26 gesperrt werden können. Wie oben er­ wähnt wurde, ist dies erwünscht, um ein gründlicheres Testen der integrierten Schaltung zu erreichen.
Um ein Testen mittels eines Ruhestroms durchzuführen, wird das Signal auf der Steuerleitung 28 für jede jeweilige pro­ grammierbare Sicherungsschaltung 20 auf einen logisch tiefen Pegel gesetzt. Vorzugsweise sind die Steuerleitungen 28 der programmierbaren Sicherungsschaltungen 20 miteinander ver­ bunden. Dies sperrt den Ruhestromweg jeder programmierbaren Sicherungsschaltung 20, indem der steuerbare Schalter 26 nicht-leitfähig gemacht wird. Folglich kann ein Test mittels eines Ruhestroms durchgeführt werden, da im wesentlichen kein Ruhestrom fließen kann, wenn die Schaltung in einem Ru­ hezustand ist, mit Ausnahme eines solchen, der die Folge ei­ nes Defekts ist.
Als nächstes wird der Betrieb der programmierbaren Siche­ rungsschaltung 20 im Zusammenhang mit dem Liefern einer Se­ riennummer auf einer integrierten Schaltung zum Identifizie­ ren der integrierten Schaltung erläutert. Speziell wird dies erreicht, indem mehrere programmierbare Sicherungsschaltun­ gen 20 auf einer integrierten Schaltung (d. h. einem Chip) vorgesehen werden, und indem diese programmierbaren Siche­ rungsschaltungen mit einer eindeutigen binären Seriennummer, die diese integrierte Schaltung identifiziert, programmiert werden. Ein spezieller Vorteil der Verwendung der program­ mierbaren Sicherungsschaltungen 20, um eine Seriennummer zu liefern, besteht darin, daß der Ruhestromweg der program­ mierbaren Sicherungsschaltungen 20 durch die steuerbaren Schalter 26 gesperrt werden kann, so daß keine Leistung ver­ braucht wird, wenn die Seriennummer nicht benötigt wird. Wenn es jedoch erwünscht ist, die Seriennummer zu lesen, kann der steuerbare Schalter freigegeben werden, um leitfä­ hig zu sein, und um dadurch zu ermöglichen, daß die Serien­ nummer gelesen wird.
Die Funktionalität, die oben bezugnehmend auf die Seriennum­ mer beschrieben wurde, wird erreicht, indem eine Mehrzahl von programmierbaren Sicherungsschaltungen 20 derart konfi­ guriert wird, daß ihre jeweiligen steuerbaren Schalter 26 im wesentlichen gleichzeitig betätigt werden können, und daß ihre jeweiligen Ausgangssignale auf eine Art und Weise gele­ sen werden können, um eine Seriennummer zu bilden, die die integrierte Schaltung eindeutig identifiziert. Im Betrieb wird ein Signal eines tiefen logischen Pegels auf der Steu­ erleitung 28 jeder programmierbaren Sicherungsschaltung 20 plaziert, so daß der Ruhestromweg jeder Schaltung 20 ge­ sperrt bleibt und kein Gleichstrom (DC-Strom; DC = Direct Current) in den jeweiligen programmierbaren Sicherungsschal­ tungen 20 fließt. Wenn jedoch die Seriennummer gelesen wer­ den soll, wird ein Signal eines logisch hohen Pegels auf je­ der Steuerleitung 28 plaziert, um den Stromweg jeder pro­ grammierbaren Sicherungsschaltung 20, deren Sicherung 22 nicht durchgebrannt ist, freizugeben. Folglich werden die­ jenigen Sicherungslogikschaltungen, deren Sicherung nicht durchgebrannt wurde, einen logisch tiefen Pegel an ihrem Ausgang lesen. Diejenigen programmierbaren Sicherungsschal­ tungen 20, deren Sicherung 22 durchgebrannt wurde, werden an ihrem Ausgang einen logisch hohen Pegel lesen. Folglich lie­ fert die Kombination der Ausgangssignale eines logisch tie­ fen Pegels und eines logisch hohen Pegels von den jeweiligen programmierbaren Sicherungsschaltungen 20 eine eindeutige binäre Seriennummer zum Identifizieren der integrierten Schaltung.

Claims (11)

1. Programmierbare Sicherungsschaltung (20) mit folgenden Merkmalen:
einer ersten Leistungsversorgung (VDD, GND) und einer zweiten Leistungsversorgung (GND, VDD) mit einer Span­ nungsdifferenz zwischen denselben;
einer Lastvorrichtung (24), die mit der ersten Lei­ stungsversorgung verbunden ist und zum Teilen der Span­ nungsdifferenz zwischen der ersten und der zweiten Lei­ stungsversorgung konfiguriert ist, um ein logisches Ausgangssignal auf einer Ausgangsleitung (30) der pro­ grammierbaren Sicherungsschaltung (20) zu erzeugen;
einem steuerbaren Schalter (26), der mit der zweiten Leistungsversorgung verbunden ist, wobei der steuerbare Schalter (26) zum selektiven Freigeben und Sperren ei­ nes Ruhestromwegs durch die programmierbare Sicherungs­ schaltung (20) konfiguriert ist; und
eine Sicherungsvorrichtung (22), die seriell zwischen die Lastvorrichtung (24) und den steuerbaren Schalter (26) geschaltet ist, wobei ein Zustand der Sicherungs­ vorrichtung (22) einen logischen Pegel des logischen Ausgangssignals der programmierbaren Sicherungsschal­ tung (20) bestimmt;
wodurch der Stromweg durch den steuerbaren Schalter (26) selektiv freigegeben und gesperrt werden kann, um einen Ruhestromfluß in der programmierbaren Sicherungs­ schaltung (20) zu verhindern.
2. Schaltung gemäß Anspruch 1, bei der der steuerbare Schalter (20) ein Pull-Down-Bauelement ist.
3. Schaltung gemäß Anspruch 1, bei der der steuerbare Schalter (26) ein Pull-Up-Bauelement ist.
4. Schaltung gemäß einem der Ansprüche 1 bis 3, die ferner eine zweite Sicherungsvorrichtung, die seriell mit der Sicherungsvorrichtung (22) verbunden ist, aufweist, wo­ bei ein Zustand der zweiten Sicherungsvorrichtung einen logischen Pegel eines zweiten logischen Ausgangssignals der programmierbaren Sicherungsschaltung (20) bestimmt.
5. Schaltung gemäß einem der Ansprüche 1 bis 4, bei der die Lastvorrichtung (24) ein Widerstand ist.
6. Schaltung gemäß einem der Ansprüche 1 bis 5, bei der die Sicherungsvorrichtung (22) eine leitfähige Metall­ schicht aufweist.
7. Schaltung gemäß einem der Ansprüche 1 bis 6, bei der die erste Leistungsversorgung eine Spannungsquelle und die zweite Leistungsversorgung Masse ist.
8. Schaltung gemäß einem der Ansprüche 1 bis 6, bei der die erste Leistungsversorgung Masse und die zweite Lei­ stungsversorgung eine Spannungsquelle ist.
9. Schaltung gemäß einem der Ansprüche 1 bis 8, bei der das logische Ausgangssignal zu einem Sicherungslogik­ schaltungsaufbau zum Programmieren einer Speicherbank gesendet wird.
10. Schaltung gemäß einem der Ansprüche 1 bis 9, bei dem das logische Ausgangssignal für Identifizierungszwecke verwendet wird.
DE19719181A 1996-07-18 1997-05-06 Programmierbare Sicherungsschaltung und Verwendung derselben Expired - Fee Related DE19719181B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US683485 1996-07-18
US08/683,485 US5663902A (en) 1996-07-18 1996-07-18 System and method for disabling static current paths in fuse logic

Publications (2)

Publication Number Publication Date
DE19719181A1 true DE19719181A1 (de) 1998-01-29
DE19719181B4 DE19719181B4 (de) 2006-04-13

Family

ID=24744252

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19719181A Expired - Fee Related DE19719181B4 (de) 1996-07-18 1997-05-06 Programmierbare Sicherungsschaltung und Verwendung derselben

Country Status (4)

Country Link
US (1) US5663902A (de)
JP (1) JPH1092290A (de)
DE (1) DE19719181B4 (de)
GB (1) GB2315624B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19917686A1 (de) * 1999-04-19 2000-10-26 Thomson Brandt Gmbh Testverfahren für Schaltungen, die integrierte Schaltkreise enthalten

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240535B1 (en) * 1995-12-22 2001-05-29 Micron Technology, Inc. Device and method for testing integrated circuit dice in an integrated circuit module
US5939934A (en) * 1996-12-03 1999-08-17 Stmicroelectronics, Inc. Integrated circuit passively biasing transistor effective threshold voltage and related methods
US6227637B1 (en) * 1998-05-14 2001-05-08 Lsi Logic Corporation Circuit and method for encoding and retrieving a bit of information
JP2000132990A (ja) * 1998-10-27 2000-05-12 Fujitsu Ltd 冗長判定回路、半導体記憶装置及び冗長判定方法
US6230275B1 (en) 1999-01-15 2001-05-08 Microchip Technology Incorporated Circuit for powering down unused configuration bits to minimize power consumption
US6518823B1 (en) * 1999-08-31 2003-02-11 Sony Computer Entertainment Inc. One-time programmable logic device
US6469884B1 (en) * 1999-12-24 2002-10-22 Texas Instruments Incorporated Internal protection circuit and method for on chip programmable poly fuses
JP2001338495A (ja) 2000-05-26 2001-12-07 Mitsubishi Electric Corp 半導体記憶装置
TWI255472B (en) * 2004-06-15 2006-05-21 Matsushita Electric Ind Co Ltd Semiconductor bare chip, method of recording ID information thereon, and method of identifying the same
US7679426B2 (en) * 2005-01-19 2010-03-16 Hewlett-Packard Development Company, L.P. Transistor antifuse device
US7548448B2 (en) * 2005-08-24 2009-06-16 Infineon Technologies Ag Integrated circuit having a switch
JP5880826B2 (ja) * 2011-11-22 2016-03-09 サンケン電気株式会社 トリミング回路及び調整回路
JP6539086B2 (ja) 2015-03-31 2019-07-03 キヤノン株式会社 記憶装置、制御装置、治工具、画像形成装置および定着装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4446534A (en) * 1980-12-08 1984-05-01 National Semiconductor Corporation Programmable fuse circuit
US4571707A (en) * 1984-02-23 1986-02-18 Nec Corporation Memory circuit with improved redundant structure
US4621346A (en) * 1984-09-20 1986-11-04 Texas Instruments Incorporated Low power CMOS fuse circuit
US4829481A (en) * 1985-08-20 1989-05-09 Sgs-Thomson Microelectronics, Inc. Defective element disabling circuit having a laser-blown fuse
JPS63217821A (ja) * 1987-03-06 1988-09-09 Toshiba Corp 半導体集積回路
US4996670A (en) * 1989-09-28 1991-02-26 International Business Machines Corporation Zero standby power, radiation hardened, memory redundancy circuit
NL9001558A (nl) * 1990-07-09 1992-02-03 Philips Nv Stabiel dissipatie-arm referentiecircuit.
US5140554A (en) * 1990-08-30 1992-08-18 Texas Instruments Incorporated Integrated circuit fuse-link tester and test method
DE69117926D1 (de) * 1991-03-29 1996-04-18 Ibm Speichersystem mit anpassbarer Redundanz

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19917686A1 (de) * 1999-04-19 2000-10-26 Thomson Brandt Gmbh Testverfahren für Schaltungen, die integrierte Schaltkreise enthalten

Also Published As

Publication number Publication date
JPH1092290A (ja) 1998-04-10
GB2315624B (en) 2000-11-29
DE19719181B4 (de) 2006-04-13
GB9712967D0 (en) 1997-08-27
GB2315624A (en) 1998-02-04
US5663902A (en) 1997-09-02

Similar Documents

Publication Publication Date Title
DE112016001160B4 (de) Kompaktes ReRAM-basiertes FPGA
DE3015096C2 (de)
DE4026326C2 (de) Integriertes Halbleiterschaltungsplättchen (Chip) mit mitintegrierter Identifizierungsschaltungseinrichtung
DE3851847T2 (de) Integrierte Halbleiterschaltung mit einer Mehrzahl von Schaltungsblöcken äquivalenter Funktionen.
DE69122065T2 (de) Programmierbare integrierte Schaltung
DE3910466C2 (de) Ausgangspufferschaltung für einen byte-weiten Speicher
DE69100247T2 (de) Sicherungsdetektorschaltung.
DE60206299T2 (de) Eingangspuffer und spannungspegel-detektionsverfahren
DE19719181A1 (de) System und Verfahren zum Sperren statischer Stromwege in einer Sicherungslogik
DE69706043T2 (de) Integrierte schaltungsschutzanordnung und verfahren
DE69413478T2 (de) Inverter mit Verzögerungselement mit variabler Impedanz
DE19813706A1 (de) Integrierte Halbleiter-Schaltungsvorrichtung
DE10313926A1 (de) Halbleiterbauelement mit einem auf Zellen beruhenden Grundelementaggregat, welches ein vorspringendes Teil in einem aktiven Gebiet aufweist
DE4037206A1 (de) Quellspannungssteuerschaltkreis
DE10214898A1 (de) Speicherschaltung
DE10121459A1 (de) Halbleitervorrichtung
DE19625904C2 (de) Schmelzsicherungssignaturschaltkreis für elektrische Schmelzsicherungen einer Halbleiterspeichervorrichtung
DE10044453A1 (de) Aktiver, gegen Unterschwingen gehärteter FET-Schalter
DE102005038452A1 (de) Halbleiterwafer und Prüfverfahren
DE112004002678B4 (de) Elektrisch programmierbares 2-Transistoren-Sicherungselement mit einfacher Polysiliziumschicht und elektrisch programmierbare Transistor-Sicherungszelle
DE102004036898A1 (de) Integrierte Halbleiterschaltung und Reverse-Engineering-Schutzverfahren
DE3630679C2 (de)
DE19630913A1 (de) Einbrenn-Sensorschaltung
DE69111252T2 (de) Halbleiter-Speichereinrichtung mit Monitor-Funktion.
DE3430972C2 (de) Integrierte Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: HEWLETT-PACKARD CO. (N.D.GES.D.STAATES DELAWARE),

8127 New person/name/address of the applicant

Owner name: HEWLETT-PACKARD DEVELOPMENT CO., L.P., HOUSTON, TE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111201