DE102005038452A1

DE102005038452A1 - Halbleiterwafer und Prüfverfahren

Info

Publication number: DE102005038452A1
Application number: DE102005038452A
Authority: DE
Inventors: Kil-Yeon Seongnam Kim; Hoo-Sung Gunpo Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-08-09
Filing date: 2005-08-03
Publication date: 2006-02-23
Also published as: JP2006054450A; KR20060013828A; KR100648260B1; US20060028227A1

Abstract

Die Erfindung bezieht sich auf einen Halbleiterwafer mit Halbleiterbauelementen (100), die auf dem Wafer ausgebildet sind, und einer Leistungsversorgungsleitung (10) zum Transferieren einer Prüfleistung zu den Halbleiterbauelementen sowie auf ein zugehöriges Prüfverfahren. DOLLAR A Erfindungsgemäß beinhaltet der Halbleiterwafer eine Leistungsabschalteinheit (200), die so aufgebaut ist, dass sie ein Halbleiterbauelement detektiert, bei dem ein Überstrom fließt, während die Halbleiterbauelemente geprüft werden, und eine elektrische Verbindung zwischen dem Halbleiterbauelement, bei dem Überstrom fließt, und der Leistungsversorgungsleitung ohne eine externe Steuerung selbsttätig unterbricht. DOLLAR A Verwendung in der Halbleiterbauelementtechnik.

Description

Die Erfindung bezieht sich auf einen Halbleiterwafer nach dem Oberbegriff des Anspruchs 1 sowie auf ein Prüfverfahren hierfür.

Um die Zuverlässigkeit von Halbleiterbauelementen zu verbessern, können verschiedene Prüfverfahren eingesetzt werden. Häufig wird der übliche sogenannte Burn-in- bzw. Voralterungstest durchgeführt, um potentielle oder existierende Defekte in Halbleiterbauelementen zu detektieren. Der Burn-in-Test ist ein Alterungstest, der bei einer hohen Temperatur durchgeführt wird. Der Burn-in-Test wendet eine hohe Temperatur und einen hohen Druck auf jedes Halbleiterbauelement an, wodurch absichtlich bewirkt wird, dass das Halbleiterbauelement unter schlechtesten Bedingungen arbeitet. Der Burn-in-Test identifiziert die defektbehafteten Halbleiterbauelemente. Das Halbleiterbauelement kann ein passives Bauelement, ein aktives Bauelement und/oder einen integrierten Schaltkreis umfassen. Das Halbleiterbauelement, typischerweise ein kleines, dünnes, quadratisches Halbleiterstück, wird als "Einzelchip" oder kurz als "Chip" bezeichnet. Im Allgemeinen ist eine Mehrzahl von Halbleiterbauelementen regelmäßig in Zeilen- und Spaltenrichtung auf einem Wafer angeordnet.

In jüngerer Zeit werden Burn-in-Tests auf Waferebene bzw. Waferlevel angewendet, und dazu wurden Verfahren vorgeschlagen, die in der Lage sind, eine Mehrzahl von Halbleiterbauelementen gleichzeitig zu prüfen. Zum Beispiel ist in der Patentschrift US 6.490.223 ein Verfahren zum gleichzeitigen Durchführen eines Burn-in-Tests für eine Mehrzahl von Halbleiterbauelementen offenbart, bei dem eine Leistungsversorgungsleitung für einen Burn-in-Test in einem Schreib- bzw. Trennlinienbereich angeordnet wird.

1 zeigt einen Halbleiterwafer mit einer herkömmlichen Struktur, bei dem in dieser Weise eine Leistungsversorgungsleitung in einem Schreiblinienbereich eines Wafers angeordnet ist. Im Beispiel von 1 ist eine Anzahl von Halbleiterbauelementen 100 auf dem Halbleiterwafer angeordnet. Eine Anzahl von Schreiblinienbereichen ist zwischen den Halbleiterbauelementen 100 angeordnet. Die in 1 dargestellten Schreiblinienbereiche dienen wie üblich dazu, den Wafer entlang derselben zu zerteilen und so die Halbleiterbauelemente 100 zu separieren. In den Schreiblinienbereichen des Wafers sind keine Schaltkreise vorhanden, jedoch ist entlang derselben eine Anzahl von Burn-in-Leistungsversorgungsleitungen 10 mit einer Anzahl von Halbleiterbauelementen 100, Burn-in-Masseleitungen 20 und Taktsignalleitungen 30 verbunden.

Da die Leitungen 10, 20 und 30, die in dem Schreiblinienbereich angeordnet sind, gemeinsam mit den Halbleiterbauelementen 100 verbunden sind, können die Halbleiterbauelemente 100, die auf dem Wafer angeordnet sind, mit einer Belastung in Form einer Burn-in-Versorgungsspannung beaufschlagt werden. Demgemäß ist es möglich, gleichzeitig einen Burn-in-Test bezüglich eines gesamten Wafers durchzuführen, so dass die für jedes Bauelement erforderliche Burn-in-Testzeit minimiert werden kann.

Wenn jedoch ein Defekt in einem spezifischen Halbleiterbauelement vorliegt, wird der Burn-in-Test möglicherweise aufgrund des Defekts nicht ordnungsgemäß durchgeführt. Wenn zum Beispiel ein Defekt in Form einer metallischen Brücke bei einem spezifischen Halbleiterbauelement während des Burn-in-Tests vorliegt, fließt ein Überstrom, der höher als ein vorgegebener Pegel ist, in dem betreffenden Halbleiterbauelement. In diesem Fall fließt der Hauptteil des Stroms, der in dem Burn-in-Test verwendet wird, zu einem defektbehafteten Halbleiterbauelement, wodurch die Burn-in-Testspannung reduziert wird, die an den Wafer angelegt ist. Als Ergebnis wird eventuell nicht die richtige Burn-in-Testspannung an alle Halbleiterbauelemente angelegt, die geprüft werden.

Um dieses Problem zu lösen, wird in der US-Patentschrift US 6.133.054 ein Verfahren vorgeschlagen, um zu verhindern, dass einem Halbleiterbauelement, bei dem ein Überstrom fließt, Leistung zugeführt wird. Aufgrund einer physikalischen Eigenschaft einer Schmelzsicherung, wie sie dort benutzt wird, ist dieses Verfahren jedoch nur anwendbar, wenn ein Strom detektiert wird, der höher als einige Milliampere ist. Daher ist dieses Verfahren nicht auf Halbleiterbauelemente anwendbar, bei denen die Überströme geringer als einige Milliampere sind, z.B. einige hundert Mikroampere. Außerdem bewirkt dieser zusätzliche Prozess zur Identifizierung eines Halbleiterbauelements, bei dem ein übermäßiger Strom fließt, bevor ein Burn-in-Test durchgeführt wird, dass die Prüfzeit und die Belastung einer Prüfapparatur erhöht wird. Des Weiteren ist es schwierig, durch einen zusätzlichen Verifikationsprozess zu bestätigen, ob Halbleiterbauelementen eine geeignete Prüfleistung zugeführt wird.

Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterwafers der eingangs genannten Art sowie eines Prüfverfahrens hierfür zugrunde, mit denen sich die oben erwähnten Schwierigkeiten des Standes der Technik reduzieren oder eliminieren lassen und die insbesondere ein vergleichsweise schnelles und zuverlässiges Testen des Halbleiterwafers bei relativ geringem Energieverbrauch ermöglichen.

Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterwafers mit den Merkmalen des Anspruchs 1 und eines Prüfverfahrens mit den Merkmalen des Anspruchs 15.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen sowie die zu deren besserem Verständnis oben erläuterten herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt. Hierbei zeigen:
1 eine Layoutdarstellung eines Halbleiterwafers mit einer herkömmlichen Struktur, bei dem eine Leistungsversorgungsleitung in einem Schreiblinienbereich des Wafers angeordnet ist,
2 eine Layoutdarstellung eines Halbleiterwafers mit einer Schreiblinienstruktur gemäß der Erfindung,
3 ein Schaltbild einer Leistungsabschalteinheit von 2,
4 eine Layoutdarstellung eines weiteren Halbleiterwafers mit einer Schreiblinienstruktur gemäß der Erfindung,
5 ein Schaltbild einer Leistungsabschalteinheit von 4 und
6 ein Flussdiagramm, das ein Verfahren gemäß der Erfindung zum Prüfen eines Halbleiterwafers darstellt.
Gemäß Ausführungsformen der Erfindung wird bei einem Halbleiterwafer und einem Prüfverfahren hierfür ein Halbleiterbauelement, bei dem ein Überstrom fließt, während eines Prüfvorgangs unter einer Anzahl von Halbleiterbauelementen detektiert, die auf dem Halbleiterwafer ausgebildet sind. Dann wird die Leistung für das Halbleiterbauelement, bei dem der Überstrom fließt, automatisch abgeschaltet. Außerdem kann ein Überstromdetektionsergebnis bezüglich der Halbleiterbauelemente auf dem Halbleiterwafer durch eine Prüfvorrichtung abgegeben werden.
2 zeigt eine Schreiblinienstruktur eines Halbleiterwafers, die für eine Prüfung verschiedener Halbleiterbauelemente auf Waferebene bzw. Waferniveau anwendbar ist. Drei typische Verfahrensarten zum Prüfen auf Waferniveau sind ein Burn-in-Test, ein Gleichstromtest und ein Funktionstest. Der Einfachheit halber wird ein Verfahren zum Prüfen auf Waferniveau nachfolgend unter Bezugnahme auf einen Burn-in-Test beschrieben. Die Anwendbarkeit von Ausführungsformen der Erfindung auf einen Gleichstromtest und einen Funktionstest ist jedoch offensichtlich.
Unter Bezugnahme auf 2 sind eine Anzahl von Halbleiterbauelementen 100 und eine Anzahl von Schreiblinienbereichen auf einem Wafer angeordnet. Eine Anzahl von Burn-in-Leistungsversorgungsleitungen 10, eine Anzahl von Burn-in-Masseleitungen 20 und eine Anzahl von Taktsignalleitungen 20 sind in den Schreiblinienbereichen angeordnet. In diesem Fall ist die Anzahl von Burn-in-Leistungsversorgungsleitungen 10 mit der Anzahl von Halbleiterbauelementen 100 verknüpft.
Außerdem ist je eine Leistungsabschalteinheit 200 zwischen die jeweilige Burn-in-Leistungsversorgungsleitung 10 und das jeweilige Halbleiterbauelement 100 eingeschleift. Die Leistungsabschalteinheit 200 detektiert ein Halbleiterbauelement, bei dem ein Überstrom fließt, und durchtrennt dann automatisch eine elektrische Verbindung zwischen dem de tektierten Halbleiterbauelement und den Leistungsversorgungsleitungen, nachfolgend auch kurz als Leistungsleitungen bezeichnet. Als Ergebnis ist es möglich, einen Überstrom abzuschalten, der zu einem defektbehafteten Halbleiterbauelement fließt, und den Leistungsverbrauch während des Burn-in-Tests zu minimieren. Außerdem kann ein Burn-in-Test bezüglich normalen Halbleiterbauelementen selektiv unter der Mehrzahl von auf dem Wafer angeordneten Halbleiterbauelementen durchgeführt werden.
Das in 2 gezeigte Halbleiterbauelement 100 kann ein passives Halbleiterbauelement, ein aktives Halbleiterbauelement, ein Halbleiterspeicherbauelement oder ein integrierter Schaltkreis sein, z.B. ein System-auf-Chip (SOC). Das Halbleiterbauelement 100 kann außerdem ein flüchtiges Speicherbauelement oder ein nichtflüchtiges Speicherbauelement beinhalten.
3 ist ein Schaltbild, das eine mögliche Realisierung der Leistungsabschalteinheit 200 von 2 veranschaulicht, die eine Spannungsabfalleinheit 210, einen Komparator 220 und eine Schalteinheit 230 beinhaltet.
Die Spannungsabfalleinheit 210, die in 3 als ein Widerstand gezeigt ist, lässt eine Prüfleistung, d.h. eine Burn-in-Leistung Vcc, auf einen vorgegebenen Pegel abfallen. Der Komparator 220 vergleicht eine Spannung VN1 an einem Knoten N1, welche durch die Spannungsabfalleinheit 210 reduziert ist, mit einer vorgegebenen Referenzspannung Vref, die extern angelegt wird, und gibt dann ein Vergleichsergebnis an die Schalteinheit 230 ab. Der Pegel der Referenzspannung Vref kann durch einen Nutzer gesteuert werden. Durch Steuern der Referenzspannung Vref sind verschiedene Schwellenspannungen, bei denen eine Verbindung zwischen dem Halbleiterbauelement 100 und einer Prüfleistung unterbrochen wird, ohne Ändern des Aufbaus der Leistungsabschalteinheit 200 möglich.
Die Schalteinheit 230 kann ein Schaltbauelement beinhalten, wie z.B. einen in 3 dargestellten PMOS-Transistor. Die Schalteinheit 230 schaltet die Zufuhr einer Burn-in-Leistung Vcc in Reaktion auf ein von dem Komparator 220 erzeugten Vergleichsergebnis. Wenn zum Beispiel eine Spannung einen vorgegebenen Pegel in der Spannungsabfalleinheit 210 übersteigt, ist eine Spannung V1 eines internen Knotens N1 niedriger als die Referenzspannung Vref. Wenn die Spannung V1 des internen Knotens N1 geringer als die Referenzspannung Vref ist, gibt der Komparator 220 ein Vergleichsergebnis auf einem hohen Pegel an die Schalteinheit 230 ab. Der PMOS-Transistor, der die Schalteinheit 230 bildet, wird in Reaktion auf den hohen Pegel des Vergleichsergebnisses abgeschaltet und trennt demzufolge eine elektrische Verbindung zwischen dem Halbleiterbauelement 100 und der Prüfleistung Vcc.
Wie zuvor erwähnt, führt die Leistungsabschalteinheit 200 eine Funktion wie eine magnetische Abschirmung beim Prüfen des Halbleiterbauelements durch. Mit anderen Worten detektiert die Leistungsabschalteinheit 200 ein Halbleiterbauelement, bei dem ein Überstrom fließt, unter der Anzahl von Halbleiterbauelementen auf dem Halbleiterwafer ohne eine externe Steuerung. Außerdem unterbricht die Leistungsabschalteinheit 200 selbsttätig eine Leistungszufuhr zum Halbleiterbauelement, bei dem der Überstrom fließt. Gemäß dem Aufbau der Leistungsabschalteinheit 200 können sämtliche Überströme, z.B. mehrere zehn mA oder mehrere zehn oder mehrere hundert μA, detektiert und abgeschaltet werden. Außerdem kann der Überstromdetektionspegel durch Steuern von nur einem Pegel der Referenzspannung Vref eingestellt werden, was die Notwendigkeit für den Aufbau eines zusätzlichen Schaltkreises eliminiert. Als Ergebnis ist es möglich, einen Burn-in-Test selektiv bezüglich nor maler Halbleiterbauelemente unter den auf einem Wafer angeordneten Halbleiterbauelementen durchzuführen.
4 zeigt einen Halbleiterwafer mit einer verbesserten Schreiblinienstruktur gemäß einer weiteren Ausführungsform der Erfindung als Variante von 2. Bezugnehmend auf 4 ist je eine Signalabgabeeinheit 50 mit jeder von mehreren Leistungsabschalteinheiten 300 verbunden. Die Signalabgabeeinheit 50 gibt ein Überstromdetektionsergebnis LATCH DATA bezüglich jedem der Halbleiterbauelemente 100 ab. Die Signalabgabeeinheit 50 beinhaltet ein Schaltbauelement, wie den in 4 gezeigten MOS-Transistor, und kann in der Leistungsabschalteinheit 300 oder außerhalb derselben angeordnet sein.
Erste und zweite Ausgabesteuerleitungen 60 und 70 sind in jedem der Schreiblinienbereiche in Zeilen- und Spaltenrichtungen vorgesehen. Die ersten und zweiten Ausgabesteuerleitungen 60 und 70 steuern einen Signalabgabevorgang der Signalabgabeeinheiten 50.
An die jeweilige zweite Ausgabesteuerleitung 70 sind gemeinsam Steueranschlüsse, d.h. Gateelektroden der MOS-Transistoren, der Signalabgabeeinheiten 50 angeschlossen, die in der gleichen Zeile angeordnet sind. Außerdem sind an die jeweilige erste Ausgabesteuerleitung 60 gemeinsam Strompfade der Signalabgabeeinheiten 50 angeschlossen, die in der gleichen Spalte angeordnet sind. Die Signalabgabeeinheit 50 gibt das Überstromdetektionsergebnis LATCH DATA ab, das in der zugeordneten Leistungsabschalteinheit 300 detektiert wird. Als Ergebnis kann eine Prüfvorrichtung das Überstromdetektionsergebnis LATCH DATA, das von jeder der Signalabgabeeinheiten 50 abgegeben wird, durch einen Zeilen-/Spaltenabtastvorgang lesen. Zu diesem Zeitpunkt wird eine Ortsinformation von den jeweiligen Halbleiterbauelementen 100 durch die ersten und zweiten Ausgabesteuerleitungen 60 und 70 bereitgestellt, so dass es möglich ist, das Überstromdetektionsergebnis LATCH DATA gemäß einem Ort von jedem der Halbleiterbauelemente 100 zu bestätigen. Zu diesem Zeitpunkt kann das Überstromdetektionsergebnis gemäß einem Steuersignal von einer Zeilen- oder Spalteneinheit abgegeben werden, wobei das Steuersignal von den ersten und zweiten Ausgabesteuerleitungen 60 und 70 eingegeben oder von einer Wafereinheit abgegeben wird.
In dem Fall, dass ein Überstrom in einem Halbleiterbauelement detektiert wird, bedeutet dies, dass das Halbleiterbauelement 100 mit dem Überstrom unzulänglich ist. Daher kann eine Prüfvorrichtung auf der Basis des Überstromdetektionsergebnisses LATCH DATA ohne eine zusätzliche Prüfung hinsichtlich eines Überstroms detektieren, ob das Halbleiterbauelement 100 unzulänglich ist oder nicht. Als Ergebnis wird die Prüfzeit minimiert, und die Last der Prüfvorrichtung wird reduziert. Außerdem vergleicht die Prüfvorrichtung das Überstromdetektionsergebnis, das beim Prüfen des Wafers detektiert wird, und ein Überstromdetektionsergebnis in einem normalen Betrieb und analysiert dieselben. Demgemäß ist es möglich, eine Korrelation zwischen diesen zu vergleichen.
5 ist ein Schaltbild, das eine mögliche Realisierung der Leistungsabschalteinheit 300 von 4 veranschaulicht. Unter Bezugnahme auf die 5 und 3 weist die Leistungsabschalteinheit 300 von 5 einen ähnlichen Aufbau wie die Leistungsabschalteinheit 200 von 3 auf, mit Ausnahme einer Datenzwischenspeichereinheit 350. Der ähnliche Schaltungsaufbau der 3 und 5 ist durch gleiche Bezugszeichen repräsentiert. Der Einfachheit halber unterbleibt eine unnötige nochmalige Beschreibung derjenigen Schaltkreiselemente, die bereits unter Bezugnahme auf 3 beschrieben wurden.
In 5 ist die Datenzwischenspeichereinheit 350 zwischen einen Komparator 220 und eine Schalteinheit 230 eingeschleift. Die Datenzwi schenspeichereinheit 350 puffert Überstromdetektionsinformationen bezüglich jedes der Halbleiterbauelemente 100, das heißt einem Vergleichsergebnis, das von dem Komparator 220 erzeugt wurde. Außerdem wird das zwischengespeicherte Vergleichsergebnis Signalabgabeeinheiten 50 als ein Überstromdetektionsergebnis LATCH DATA zugeführt.
Wenn ein PMOS-Transistor der Schalteinheit 230 aufgrund der Detektion eines Überstroms abgeschaltet wird, besteht die Möglichkeit, dass ein interner Knoten N1 floatet. Um dies zu verhindern, wird das Überstromdetektionsergebnis LATCH DATA abgegeben, indem die Datenzwischenspeichereinheit 350 zwischen dem Komparator 220 und der Schalteinheit 230 vorgesehen wird. Daher floatet der interne Knoten N1 nicht.
6 veranschaulicht ein erfindungsgemäßes Verfahren zum Prüfen eines Halbleiterwafers, wobei für jedes von mehreren Halbleiterbauelementen, die auf dem Halbleiterwafer angeordnet sind, in einem Prozess 2000 eine Prüfleistung zugeführt wird. Die Prüfleistung wird durch Leistungsleitungen, die in einem Schreiblinienbereich eines Wafers angeordnet sind, an jedes der Halbleiterbauelemente angelegt. Nach Anlegen der Prüfleistung an jedes der Halbleiterbauelemente misst eine Anzahl von Spannungsdetektionseinheiten 200 und 300 gemäß 2 bzw. 4 in einem Prozess 2100, ob in jedem der Halbleiterbauelemente ein Überstrom fließt. In diesem Fall ist die Mehrzahl von Spannungsdetektionseinheiten zwischen den jeweiligen Leistungsleitungen und den jeweiligen Halbleiterbauelementen angeordnet. Um einen Überstrom zu messen, vergleichen die Spannungsdetektionseinheiten ein Spannungsabfallergebnis VN1 mit einem vorgegebenen Referenzergebnis Vref. Das Spannungsabfallergebnis VN1 bedeutet, dass eine an das Halbleiterbauelement angelegte Prüfleistung auf einen vorgegebenen Pegel abgefallen ist. Außerdem wird auf der Basis des Vergleichsergebnisses in einem Prozess 2200 bestimmt, ob ein Überstrom in den jeweiligen Halbleiterbauelementen fließt.
In Abhängigkeit von dem Detektionsergebnis im Prozess 2200 unterbrechen die Spannungsdetektionseinheiten in einem Prozess 2300 selbsttätig eine Leistungszufuhr zum Halbleiterbauelement ohne eine externe Steuerung. Dann wird in einem Prozess 2400 ein Prüfvorgang bezüglich Halbleiterbauelementen durchgeführt, bei denen kein Überstrom fließt. Eine selektive Leistungsversorgung und ein Test bezüglich der Halbleiterbauelemente werden durch einen Schaltvorgang der Spannungsdetektionseinheiten gesteuert.
Wenn sämtliche Prüfvorgänge bezüglich eines Speicherbauelements, in dem kein Überstrom fließt, in dem Prozess 2400 durchgeführt sind, gibt die Spannungsdetektionseinheit in einem Prozess 2500 ein Überstromdetektionsergebnis LATCH DATA, das im Prozess 2200 detektiert wurde, an eine externe Prüfvorrichtung ab. Als Ergebnis anerkennt die Prüfvorrichtung vorab ein unzulängliches Halbleiterbauelement. Danach bestimmt die Prüfvorrichtung sofort auf der Basis des Überstromdetektionsergebnisses LATCH DATA, das im Prozess 2400 abgegeben wurde, ob das Halbleiterbauelement unzulänglich ist oder nicht, ohne zusätzlich einen Überstrom zu prüfen. Als Ergebnis ist die Prüfzeit minimiert und eine Last der Prüfvorrichtung ist reduziert. Außerdem vergleicht die Prüfvorrichtung das beim Prüfen des Wafers detektierte Überstromdetektionsergebnis und ein Überstromdetektionsergebnis in einem normalen Betrieb und analysiert diese. Demgemäß ist es möglich, die Ergebnisse zu vergleichen und zu korrelieren.
Gemäß der Erfindung ist es möglich, einen Überstrom, der zu dem Halbleiterbauelement fließt, auf einem sehr geringen Pegel zu detektieren und einen Überstrom ohne eine externe Steuerung beim Prüfen von auf einem Wafer angeordneten Halbleiterbauelementen selbsttätig abzu schalten. Außerdem kann ein Burn-in-Test bezüglich normalen Halbleiterbauelementen unter den auf dem Wafer angeordneten Halbleiterbauelementen selektiv durchgeführt werden. Des Weiteren kann ein Überstromdetektionsergebnis bezüglich jedem der Halbleiterbauelemente einer Prüfvorrichtung direkt zugeführt werden. Demgemäß ist es möglich zu bestimmen, ob die einzelnen Halbleiterbauelemente Defekte aufweisen, ohne einen zusätzlichen Verifikationsprozess einzusetzen.

Claims

Halbleiterwafer mit – Halbleiterbauelementen (100), die auf dem Wafer angeordnet sind, und – einer Leistungsversorgungsleitung (10) zum Transferieren einer Prüfleistung zu den Halbleiterbauelementen, gekennzeichnet durch – eine Leistungsabschalteinheit (200), die so aufgebaut ist, dass sie ein Halbleiterbauelement detektiert, bei dem ein Überstrom fließt, während die Halbleiterbauelemente geprüft werden, und eine elektrische Verbindung zwischen dem Halbleiterbauelement, bei dem der Überstrom fließt, und der Leistungsversorgungsleitung ohne eine externe Steuerung selbsttätig abschaltet.
Halbleiterwafer nach Anspruch 1, dadurch gekennzeichnet, dass die Leistungsabschalteinheit folgende Elemente beinhaltet: – eine Spannungsabfalleinheit, die so aufgebaut ist, dass sie die Prüfleistung reduziert, – einen Komparator, der so aufgebaut ist, dass er einen Spannungsabfall über die Spannungsabfalleinheit hinweg mit einer vorgegebenen Referenzspannung vergleicht, und – eine Schalteinheit, die so aufgebaut ist, dass sie die elektrische Verbindung unterbricht, wenn der Spannungsabfall höher als die vorgegebene Referenzspannung ist.
Halbleiterwafer nach Anspruch 2, dadurch gekennzeichnet, dass die vorgegebene Referenzspannung gesteuert werden kann.
Halbleiterwafer nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Leistungsabschalteinheit ein Überstromde tektionsergebnis bezüglich des detektierten Halbleiterbauelements an eine externe Prüfvorrichtung in Reaktion auf extern angelegte Ausgabesteuersignale abgibt.
Halbleiterwafer nach Anspruch 4, weiter gekennzeichnet durch erste Ausgabesteuerleitungen und zweite Ausgabesteuerleitungen, die so konfiguriert sind, dass die Steuersignale zu der Leistungsabschalteinheit transferiert werden.
Halbleiterwafer nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Leistungsabschalteinheit des Weiteren eine Datenzwischenspeichereinheit beinhaltet, die so aufgebaut ist, dass Überstromdetektionsinformationen bezüglich der Halbleiterbauelemente zwischengespeichert werden.
Halbleiterwafer nach Anspruch 6, weiter gekennzeichnet durch eine Signalabgabeeinheit, die so aufgebaut ist, dass die zwischengespeicherten Überstromdetektionsinformationen an eine Prüfvorrichtung abgegeben werden.
Halbleiterwafer nach einem der Ansprüche 1 bis 7, gekennzeichnet durch – eine Signalabgabeeinheit, die so konfiguriert ist, dass ein Überstromdetektionsergebnis in Reaktion auf die Leistungsabschalteinheit einer externen Ausgabevorrichtung zugeführt wird, und – erste und zweite Ausgabesteuerleitungen zum Transferieren der Mehrzahl von Steuersignalen zu der Signalabgabeeinheit.
Halbleiterwafer nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass die ersten und zweiten Ausgabesteuerleitun gen in einem Schreiblinienbereich zwischen den Halbleiterbauelementen angeordnet sind.
Halbleiterwafer nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass die ersten und zweiten Ausgabesteuerleitungen so konfiguriert sind, dass der externen Ausgabevorrichtung oder der Prüfvorrichtung Ortsinformationen über die Halbleiterbauelemente auf dem Wafer zugeführt werden.
Halbleiterwafer nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Signalabgabeeinheit das Überstromdetektionsergebnis in Reaktion auf die Ausgabesteuersignale an eine Zeilen-/Spalteneinheit oder eine Wafereinheit abgibt.
Halbleiterwafer nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Leistungsabschalteinheit so aufgebaut ist, dass das detektierte Halbleiterbauelement von dem Test ausgeschlossen wird.
Halbleiterwafer nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Leistungsleitung in einem Schreiblinienbereich zwischen den Halbleiterbauelementen angeordnet ist.
Halbleiterwafer nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die Leistungsabschalteinheit so aufgebaut ist, dass sie während eines Burn-in-Tests, eines Gleichstromtests oder eines Funktionstests arbeitet.
Verfahren zum Prüfen eines Halbleiterwafers, gekennzeichnet durch die folgenden Schritte: – Detektieren eines Halbleiterbauelements, bei dem ein Überstromzustand existiert, unter Halbleiterbauelementen, die auf dem Halbleiterwafer angeordnet sind und gemeinsam mit einer Leistungsversorgungsleitung verbunden sind, während ein Prüfvorgang bezüglich des Halbleiterwafers durchgeführt wird, – Beibehalten eines adäquaten Leistungspegels für ein Halbleiterbauelement, das sich nicht in einem Überstromzustand befindet, indem das detektierte Halbleiterbauelement automatisch ohne eine externe Steuerung von der Leistungsversorgungsleitung getrennt wird, und – Abgeben eines Überstromdetektionsergebnisses bezüglich der Halbleiterbauelemente an eine externe Prüfvorrichtung.
Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das Detektieren des Halbleiterbauelements beinhaltet: – Messen eines Spannungsabfalls über das Halbleiterbauelement hinweg und – Vergleichen des Spannungsabfalls mit einer vorgegebenen Referenzspannung.
Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass das Beibehalten eines adäquaten Leistungspegels das Unterbrechen einer elektrischen Verbindung zwischen dem detektierten Halbleiterbauelement und der Leistungsversorgungsleitung beinhaltet, wenn der Spannungsabfall die vorgegebene Referenzspannung übersteigt.