JPH04152651A - ウエハバーンイン装置 - Google Patents

ウエハバーンイン装置

Info

Publication number
JPH04152651A
JPH04152651A JP2279857A JP27985790A JPH04152651A JP H04152651 A JPH04152651 A JP H04152651A JP 2279857 A JP2279857 A JP 2279857A JP 27985790 A JP27985790 A JP 27985790A JP H04152651 A JPH04152651 A JP H04152651A
Authority
JP
Japan
Prior art keywords
burn
semiconductor chip
voltage
wafer
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2279857A
Other languages
English (en)
Inventor
Hirotaka Nakamura
中村 博隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2279857A priority Critical patent/JPH04152651A/ja
Publication of JPH04152651A publication Critical patent/JPH04152651A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体集積回路の製造装置に使用される集積
回路のバーンイン装置に関するものである。
〔従来の技術〕
第4図は従来の半導体バーンイン装置を示す側面図であ
り、図において、(1)は半導体、(2)は半導体ソケ
ット、(3)は半導体ソケット(2)をつけた基板であ
る。
次に動作について説明する。半導体製造の過程で、初期
不良品を排除するためにバーンインが行わ口る。バーン
インとは通常、半導体に電源電圧を印加し、高温で長時
間放置する試験をいう。半導体に製造上の欠陥がある時
、バーンイン後構不良半導体は不良となり、バーンイン
後に試験をすることにより、製造上の欠陥による不良を
排除できる。バーンインの方法は半導体(1)をソケッ
ト(2)に装着し、ソケット(2)のついた基板(3)
にwlL源電圧電圧加し、さらに基板(3)を周囲より
、加熱することで行わnる。
〔発明が解決しようとする課題〕
従来のバーンイン装置は以上の様に構成されていたので
、半導体をパッケージに組み立てた後にバーンインを実
施し、不良品を排除しなければならず、パッケージごと
不良品を廃棄するなど無駄が多かった。また、一般にC
MO3などの半導体では、電源電圧だけでなく、入力端
子に電圧入力しないと厳密なバーンインを実施できない
が、入力端子の位置は、個々の半導体で異なるため、入
力端子に電圧入力しないでバーンインを実施するなど厳
密なバーンインが行われず、品質の向上が見込めないな
どの問題点があった。
この発明は、上記の様な問題点を解決するためになされ
たもので、半導体をパッケージすることなくバーンイン
が実施でき、しかも、入力端子位置によらす、入力に電
圧入力できるバーンイン装置を安価に得ることにより、
半導体を効率良く製造し、しかも半導体の品質を高め、
半導体を安価にできる安価なバーンイン装置を得ること
を目的とする。
〔課題を解決するための手段〕
この発明に係わるバーンイン装置は、パッケージする前
のウェハの状態でバーンインを実施し、しかも入力端子
位置によらず、外部からの光線により、入力端子に電圧
入力するバーンイン装置としたものである。
〔作用〕
この発明における半導体はウェハ状態でバーンインさn
1外部からの光により、入力電圧をあたえられる。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図は半導体のウェハの一部分を示す平面図である。第1
図において、(4)は半導体チップ、(5)は半導体チ
ップ(47の電源端子に接続さ0た抵抗、(6)は抵抗
(5)に接続された金属配線、(7)1まウェハ上の一
箇所又は数カ所に設けられ金属配線(6)に外部から電
圧を印加するためのパッド、(8)はパッド(7ンに外
部から接触する電極、(9月ま半導体チップ(4)の接
地端子に接続された金属配線、QQはウェハ上の一箇所
又は数カ所に設けら口金−配線(9)に外部から接地電
位を印加するためのパッド、OOはパッドQOに外部か
ら接触する電極である。また、第2図は半導体チップ上
の入力端子部を示した回路図である。第2図において、
Cl21は入力端子、餞は入力端子q4に接続さnたフ
ォトダイオード、a<はフォトダイオードα1に外部か
ら照射する光線、aωは入力素子である。
次に動作について、説明する。ウェハ上の半導体チップ
(4)は、電極(8)、パッド(7)、金属配線(6)
、抵抗(5)により、電源電圧を与えられる。また、ウ
ェハ上の半導体チップ(4)は、電極a〃、パッドQ(
1゜金属配線(9)、により、接地電位を与えられる。
半導体チップ(4)のうち不良品には、大きな電源電流
か流れることかあるが、YiL源配線には、抵抗(5)
かそれぞれの半導体チップ(4)の!詠端子に接続され
ているため、抵抗(5)により、たとえ半導体チップ(
4)が不良品であり、wIL源とGNDが半導体チップ
内部で短絡している場合でも過度の電流が流れることか
制限さ口、不良品以外の半導体チップ(4)には、正常
lJ!It源電圧が印加される。
パッド(7J、QGに外部から電圧を印加した上でさら
に外部を高温にすることで、ウェハ状&でバーンインが
可能になる。
また、その上、外部から上記バーンイン状態のウェハに
光を照射すると入力部に接続された、フォトダイオード
0に光線α弔が入射し、入力素子Q5の入力電圧は、高
い電圧となる。光線04、フォトタイオードα1により
、入力端子部に電圧を印加することかできる。第2図の
場合は入力素子(141に1よ、Hxghの電圧が入力
される。入力端子に電圧入力することで、集積回路内部
の論理の状態が確定し、異常な%L諒電電流流口ない。
第3図は半導体チップ上の入力端子部を示した回路図で
ある。第3図において、(6)は入力端子、C13は入
力端子(6)に接続さ口たフォトダイオード、a<はフ
ォトダイオード賂を外部から照射する光線、QQは入力
素子、QQは入力端子(6)に接続されたフォトダイオ
ード、αηはフォトダイオード(IQを外部から照射す
る光線である。第3図では、フォトダイオードO:1と
、フォトダイオードaQを接合の深さを変化させて製造
する。例えば、フォトダイオードα4を深い接合で、フ
ォトダイオードMを浅い接合で、製造する。ウェハの外
部からウェハに対して、紫色の様な短波長の光をあてる
と、浅い接合のフォトダイオードOQに光起電力か発生
し、入力素子a5に、Lowの電圧が入力さ口る。ウェ
ハの外部からウェハに対して、赤色の様な長波長の光を
あてると、深い接合のフォトダイオード(至)に光起電
力が発生し、入力素子Q5に、Highの電圧が入力さ
れる。このように、ウェハを照射する光線aΦα力の波
長を変化させることにより、集私回路に信号を入力する
ことができ、より、厳密なバーンインを実施することが
可能になる。ウェハを照射する光線Ha力の波長を変化
させることは、非常に容易に実現できるため、バーンイ
ンの過程で入力信号を変化させなからバーンインを実施
することができる。半導体ウェハに外部より光照射する
際に、半導体チップのフォトダイオード以外の部分に対
する光照射により電源電流か施れ問題となる際は、半導
体チップのフォトダイオード以外の部分に金属膜をつけ
ることで遮光し、電源電流が流れないようにすることが
可能である。
なお、上記実施例では、ウェハを照射する光線の波長を
変化させることにより、入力信号を変化させる例を示し
たが、フォトダイオード備と、フォトダイオードaQを
半導体素子上の別々の位置に配置し、フォトダイオード
α斗には光線α4、フォトダイオードaQには光線αη
、を光学的に選択照射させることも可能で、上記実施例
と同様の効果を奏する。
〔発明の効果〕
以上の様にこの発明によれば、パッケージする前のウェ
ハの状態でバーンインを実施し、しかも入力端子位置に
よらず、外部からの光線により、入力端子に信号入力す
るように構成したので、半導体を効率良く製造し、しか
も半導体の品質を高め、半導体を安価にできる安価なバ
ーンイン装置を得ら口る効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例による半導体のウェハの一
部分を示す平面図、第2図はこの発明の一実施例による
半導体チップ上の入力端子部を示した回路図、第3図は
この発明の他の実施例にまる半導体チップ上の入力端子
部を示した回路図、第4図は従来の半導体バーンイン装
置を示す側面図である。 (1)は半導体、(2月よ半導体ソケット、(3)1ま
基板、(4)は半導体チップ、(5)は抵抗、(6)は
金属配線、(7)はパッド、(3)は電極、(9)は金
属配線、Q(Jはパッド、αυはWL極、(6)は入力
端子、餞はフォトダイオード、αQt、IC光線、(至
)は入力素子、Qt9はフォトダイオード、σ7)は光
線。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体ウェハ上の複数の半導体チップの電源端子
    にそれぞれ抵抗を接続し、抵抗の一方を配線で接続し、
    配線に外部から接触できる接触端子を形成し、複数の半
    導体チップの接地端子を配線で接続し、配線に外部から
    接触できる接触端子を形成し、一方の接触端子に外部か
    ら電源電圧を印加し、一方の接触端子に外部から接地電
    位を与え、さらに、周囲環境をを高温としたことを特徴
    とするウェハバーンイン装置。
  2. (2)半導体チップの入力端子部にフォトダイオードを
    形成し、外部からの光照射により、入力端子に入力電圧
    を非接触で印加できることを特徴とした請求項1記載の
    ウェハバーンイン装置。
JP2279857A 1990-10-17 1990-10-17 ウエハバーンイン装置 Pending JPH04152651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2279857A JPH04152651A (ja) 1990-10-17 1990-10-17 ウエハバーンイン装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2279857A JPH04152651A (ja) 1990-10-17 1990-10-17 ウエハバーンイン装置

Publications (1)

Publication Number Publication Date
JPH04152651A true JPH04152651A (ja) 1992-05-26

Family

ID=17616913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2279857A Pending JPH04152651A (ja) 1990-10-17 1990-10-17 ウエハバーンイン装置

Country Status (1)

Country Link
JP (1) JPH04152651A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393991A (en) * 1992-10-14 1995-02-28 Mitsubishi Denki Kubushiki Kaisha Hybrid integrated circuit device having burn-in testing means
KR100648260B1 (ko) * 2004-08-09 2006-11-23 삼성전자주식회사 자기 차폐 기능을 갖는 반도체 웨이퍼 및 그것의 테스트방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393991A (en) * 1992-10-14 1995-02-28 Mitsubishi Denki Kubushiki Kaisha Hybrid integrated circuit device having burn-in testing means
KR100648260B1 (ko) * 2004-08-09 2006-11-23 삼성전자주식회사 자기 차폐 기능을 갖는 반도체 웨이퍼 및 그것의 테스트방법

Similar Documents

Publication Publication Date Title
US6395580B1 (en) Backside failure analysis for BGA package
US6069366A (en) Endpoint detection for thinning of silicon of a flip chip bonded integrated circuit
CN102610541A (zh) 一种集成电路缺陷点定位方法
US6020748A (en) Method and apparatus for conducting failure analysis on IC chip package
TW473896B (en) A manufacturing process of semiconductor devices
JPH04152651A (ja) ウエハバーンイン装置
US7931849B2 (en) Non-destructive laser optical integrated circuit package marking
JP2000124279A (ja) ウエハバーンインに対応する半導体装置
US8268669B2 (en) Laser optical path detection
US6177989B1 (en) Laser induced current for semiconductor defect detection
JPH04103142A (ja) ガラス板パッケージおよび半導体装置
JPH065677A (ja) 半導体装置
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
EP0105003B1 (en) Method of screening resin-sealed semiconductor devices
KR100206874B1 (ko) 반도체 칩 구조
JP3474669B2 (ja) 半導体装置の検査方法及びプローブカード
JP2000124280A (ja) ウエハバーンインに対応する半導体装置
JP2005077339A (ja) 複合半導体装置およびそのテスト方法
JP2001135778A (ja) 半導体装置
JPH0740583B2 (ja) 半導体装置の試験方法及びその実施用ウエハ
JPH11108992A (ja) 半導体集積回路及び電子装置
JPH05121502A (ja) 半導体基板装置および半導体装置の検査方法
KR0151836B1 (ko) 웨이퍼 레벨 번인 및 테스트 방법
JPH0595076A (ja) 半導体装置
JP2972473B2 (ja) 半導体装置