JP2972473B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2972473B2 JP2972473B2 JP5016017A JP1601793A JP2972473B2 JP 2972473 B2 JP2972473 B2 JP 2972473B2 JP 5016017 A JP5016017 A JP 5016017A JP 1601793 A JP1601793 A JP 1601793A JP 2972473 B2 JP2972473 B2 JP 2972473B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- power supply
- potential
- bonding pads
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
半導体集積回路チップ内の電源供給用配線に関する。
の解析法には種々の方法があるが、その一つの方法とし
て、不具合の発生した半導体装置のパッケージを開封し
て、不良箇所を同定する方法がある。
ージの場合、発煙硝酸中に入れて、樹脂を溶かすこと
で、開封を行っている。
を示した断面図である。図4に於て、半導体ペレット1
は、アイランド2の上に固定、保持されており、半導体
ペレット1上に設けられたボンディングパッド3と、リ
ード4との間は、ボンディングワイヤ5により、電気的
に接続され、樹脂6で封止されている。
に、ボンディングワイヤ5が、取れてしまったり、銅に
より作られたリード4が、溶けてしまったりする。この
ため、不具合箇所を同定するため、外部から電位を供給
する場合には、探針により、半導体ペレット1上の電源
電位供給用ボンディングパッド3に、電位を供給しなけ
ればならない。
体装置では、半導体ペレット上に、電源電位供給用ボン
ディングパッドを複数個設け、機能の異なる回路に別々
に電源電位を供給することが行われており、このような
半導体装置に前述した解析を行う場合は新たな問題が生
じる。
のような半導体装置の半導体ペレット上の配置を示した
平面図である。
12bに供給される電源電位,接地電位は、別々のボン
ディングパッド13a,13b、およびボンディングパ
ッド14a,14bにより供給されるようになってい
る。そして、各ボンディングパッドは、それぞれ異なる
リード4に、ボンディングワイヤによって、接続されて
いる。このように、半導体ペレット1上に、電源電位供
給用パッドを複数個設け、機能の異なる回路に別々に電
源電位,接地電位を供給するのは一方の回路が動作する
ことによる電源電位,接地電位の変動の影響が他方の回
路に及ぶのを防ぐことを目的としている。
ッケージ開封による解析を行う場合、その内容によって
は、すべての電源電位供給用ボンディングパッドに、電
位を供給しないと解析できないことがある。たとえば、
リーク箇所を同定しようとする場合、電位を供給されな
いボンディングパッドがあると、それに接続された回路
がフローティング状態となり、予期せぬ貫通電流が流
れ、真のリーク箇所の同定ができなくなってしまう。
上に設けられた、複数個の電源電位供給用ボンディング
パッドすべてに、探針によって、電位を供給しなければ
ならず、解析が難しくなるという問題がある。更に、最
近では、半導体ペレット上に設けられる複数の電源電位
供給用ボンディングパッドも、2個,3個にとどまら
ず、5個,6個と設けられて、その数も増加する傾向に
あり、このような半導体装置では、前記問題はより大き
なものとなる。
(n≧2)の同一電位供給用の電源パッドを有する半導
体装置に於て、前記n個の電源パッドよりチップの内部
に電源を供給するn本の電源供給用配線のいずれもが、
残りのn−1本の電源配線のうちの少なくとも1本に抵
抗を介して接続したことを特徴とする。
る。図1は本発明の第1の実施例の半導体装置を示す平
面図である。図1に於て、従来技術の説明で用いた図5
と同一機能を有する部分については同一番号を付してい
る。
5)との相違点は、半導体(基板)ペレット1上に分離
して設けられた電源電位供給用のアルミニウム配線17
a,17bおよびアルミニウム配線18a,18bが、
それぞれ抵抗16a,16bを介して接続されているこ
とである。その他の部分は、図5と同様である。なお、
抵抗16a,16bの抵抗値は、1kΩ〜10kΩ程度
に設定している。
り、リード4やボンディングワイヤがはずれても、ボン
ディングパッド14a,14bのいずれか一方と、13
a,13bのいずれか一方とに電位を供給すれば、不具
合の解析を行うことができる。
分16a(又は16b)の実際のパターンを示した平面
図である。図2に於て、抵抗16aは、多結晶シリコン
により形成され、分離された2つのアルミニウム配線1
7a,17bの間に、挿入されて、コンタクト19で接
続されている。
構成の半導体装置に、本発明を適用した場合の平面図で
あり、本発明の第2の実施例が示されている。本実施例
の半導体装置に於ては、半導体ペレット1上に設けられ
た、2個の電源電位供給用ボンディングパッド13a,
13bが、同一のリード4に、接続されている。同様
に、2個の接地電位供給用ボンディングパッド14a,
14bも同一のリード4に、接続されている。
封により、ボンディングワイヤが切れてしまうと、前記
2つのボンディングパッド13a,13b、およびボン
ディングパッド14a,14bは、半導体チップ上で、
分離されてしまう。このため、2本のアルミニウム配線
17a,17bおよびアルミニウム配線18a,18b
それぞれを抵抗16a,16bを介して接続している。
基板上に分離して設けた複数の電源電位供給用配線を、
異なるボンディングパッドに接続した半導体装置に於
て、前記複数に分離した電源電位供給用配線すべてを抵
抗素子を介して接続することで、パッケージ開封による
不具合解析時の電源電位の供給を容易に行うことができ
るという効果を有する。
面図である。
る。
る。
電源電位供給用ボンディングパッドの従来の配置を示し
た平面図である。
パッド 4 リード 5 ボンディングワイヤ 6 樹脂 12a,12b 回路ブロック 16a,16b 抵抗(多結晶シリコン) 17a,17b,18a,18b アルミニウム配線 19 コンタクト
Claims (2)
- 【請求項1】一チップ上に、同一電位供給用のn個(n
≧2)の電源パッドと、前記n個の電源パッドに対応し
て設けられたn個の内部回路とを備える半導体装置にお
いて、前記n個の電源パッドのそれぞれと対応する前記
n個の内部回路とを接続するn本の電源供給用配線をさ
らに備え、前記n本の電源供給用配線のいずれもが、残
りのn−1本の電源供給用配線のうち少なくとも1本に
抵抗を介して接続されていることを特徴とする半導体装
置。 - 【請求項2】n個の同一電源供給用の電源パッドが、ボ
ンディングワイヤを介して、同一のリードに電気的に接
続されていることを特徴とする請求項1に記載の半導体
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5016017A JP2972473B2 (ja) | 1993-02-03 | 1993-02-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5016017A JP2972473B2 (ja) | 1993-02-03 | 1993-02-03 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06232266A JPH06232266A (ja) | 1994-08-19 |
JP2972473B2 true JP2972473B2 (ja) | 1999-11-08 |
Family
ID=11904809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5016017A Expired - Fee Related JP2972473B2 (ja) | 1993-02-03 | 1993-02-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2972473B2 (ja) |
-
1993
- 1993-02-03 JP JP5016017A patent/JP2972473B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06232266A (ja) | 1994-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6351040B1 (en) | Method and apparatus for implementing selected functionality on an integrated circuit device | |
US6031257A (en) | Semiconductor integrated circuit device | |
JPH04273451A (ja) | 半導体装置 | |
JP4873635B2 (ja) | 半導体装置の製造方法 | |
US6015723A (en) | Lead frame bonding distribution methods | |
US6420781B1 (en) | Method for producing emulation circuit configuration, and configuration with two integrated circuits | |
JP2972473B2 (ja) | 半導体装置 | |
JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
JPS62183134A (ja) | 半導体装置 | |
JPH1079466A (ja) | 半導体装置 | |
JPH0496343A (ja) | 半導体装置 | |
JP4056252B2 (ja) | 半導体装置の製造方法 | |
JPS60200537A (ja) | テスト専用端子付半導体装置 | |
JPS61180470A (ja) | 半導体集積回路装置 | |
JPH0234960A (ja) | 半導体装置及びその形成方法 | |
JPH0661297A (ja) | 半導体装置 | |
JP2003124331A (ja) | 半導体集積回路装置 | |
US6159774A (en) | Multi-layer interconnection layout between a chip core and peripheral devices | |
JPH07193131A (ja) | 半導体集積回路装置 | |
JPH0429320A (ja) | 半導体装置 | |
JPH05234997A (ja) | 半導体集積回路 | |
JPH02170463A (ja) | 半導体集積回路 | |
JPS6170732A (ja) | 半導体集積回路装置 | |
JPH04333251A (ja) | 半導体ウェーハ | |
JPH06101500B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |