DE60320314T2

DE60320314T2 - Testverfahren für integrierte schaltungen mit verwendung modifikation von well-spannungen

Info

Publication number: DE60320314T2
Application number: DE60320314T
Authority: DE
Inventors: Anne Austin GATTIKER; David A. Burlington GROSCH; Marc D. Hinesburg KNOX; Franco Hopewell Junction MOTIKA; Phil Williston NIGH; Jody Underhill VAN HORN; Paul S. Jericho ZUCHOWSKI
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2003-02-20
Filing date: 2003-02-20
Publication date: 2009-06-25
Anticipated expiration: 2023-02-21
Also published as: WO2004077081A1; US20080211530A1; DE60320314D1; US7759960B2; AU2003217641A1; US20060071653A1; EP1595154B1; EP1595154A4; TW200528738A; CN1742209A; EP1595154A1; TWI273261B; ATE391926T1; US7400162B2; CN100495056C

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft im Allgemeinen das Prüfen integrierter Schaltungen.
Technischer Hintergrund
Ein Ziel bei der Prüfung integrierter Schaltungen (IC) besteht darin, defektfreie Einheiten von jenen, die Defekte aufweisen, zu unterscheiden. Viele gewöhnlich auftretende Defekte sind jedoch während einer herkömmlichen Prüfung schwer zu erkennen und zu kennzeichnen. Es gibt insbesondere eine Reihe von Defekten, die bei einer spannungsgestützten Prüfung, einer Prüfung auf einen statischen Leckstrom ("IDDQ") und einer belastungsbezogenen Prüfung schwer nachzuweisen sind.
Bei der spannungsgestützten Prüfung werden Defekte bei einer Prüfung unter den Bedingungen einer nominellen Quellenvorspannung nicht immer erkannt. Eine spannungsgestützte Prüfung unter den Bedingungen einer nominellen Quellenvorspannung kann z. B. mittels einer Prüfung mit einem niedrigen Vdd-Wert ausgeführt werden, um die Erkennung von Defekten zu unterstützen. Bei derartigen Prüfungen werden jedoch nicht alle Defekte leicht offenkundig.
Bei einer IDDQ-Prüfung machen es erhöhte Hintergrundströme schwer, defektbezogene IDDQs, d. h. jene, die sich gewöhnlich durch einen erhöhten IDDQ zeigen, von einem normalen Hintergrundstrom eines defektfreien Chips zu unterscheiden. Eine vorgeschlagene Lösung für dieses Problem besteht darin, die Quellen- und/oder Substratvorspannungen gleichförmig zu modifizieren, so dass die Schwellenspannungen aller Transistoren erhöht werden, um den Leckstrom zu verringern und einen defektbezogenen IDDQ erkennbar zu machen. Diese Lösung übersieht jedoch die Beziehungen zwischen IDDQ und einer Substratvorspannung, die eingesetzt werden können, um Defekte zu erkennen. Eine weitere vorgeschlagene Lösung ist eine Charakterisierung von IDDQ als Funktion von Vdd. Defekte sind jedoch anhand dieses Vergleichs trotzdem schwer zu erkennen und zu kennzeichnen.
Bei einer belastungsbezogenen Prüfung können latente Defekte in hergestellten ICs vorhanden sein, die ursprünglich gutartig sind und deswegen bei Prüfungen auf Wafer- oder Bauelementebene nicht erkannt werden können. Eine Verschlechterung während des Gebrauchs kann jedoch einen Ausfall der Schaltung vor dem Ende ihrer festgelegten Lebensdauer bewirken. Verkürzte Lebensdauerbelastungsprüfungen werden verwendet, um derartige defektbezogene "Zuverlässigkeitsausfälle" zu erkennen, so dass keine defektbehafteten ICs an den Kunden ausgeliefert werden. Gegenwärtig werden Belastungsprüfungen bei erhöhter Spannung und Einbrandprüfungen bei erhöhter Temperatur/Spannung als verkürzte Lebensdauerbelastungen verwendet. Einer der Gründe für das Einbrandverfahren bei Chips bei hoher Spannung und Temperatur oder für die Spannungsbelastung von Chips bei einer hohen Spannung besteht darin, große Ströme zu erzeugen.
Derartige Ströme sind insbesondere nützlich bei widerstandsbehafteten Leitungsunterbrechungen. Ein weiterer Grund für das Erzeugen großer Ströme besteht darin, die Verlustleistung zu erhöhen, wodurch Wärme und dadurch mechanische Belastungen erzeugt werden. Diese mechanischen Belastungen sind ebenfalls besonders nützlich bei widerstandsbehafteten Leitungsunterbrechungen. Es wird leider immer schwieriger, beide Typen von Prüfungen anzuwenden. Erstens ist eine Spannungsbelastung in Bezug auf Technologien der nahen Zukunft problematisch, da das Anlegen eines starken elektrischen Felds über das Gateoxid immer mehr bewirkt hat, dass die Chips durch Gateoxidfehler frühzeitig ausfallen. Zweitens ist das Einbrandverfahren auch deswegen weniger wünschenswert, weil die Leistung, insbesondere die statische Leistung, die Abgabemöglichkeiten der Ausrüstung übersteigt. Außerdem erfordern beide herkömmliche Belastungsverfahren nachteilig Kompromisse bei der Entwicklung, um eine Schaltungsfunktionalität bei den auftretenden Belastungen sicherzustellen.
Keshavarzi u. a. beschreiben in "Intrinsic Leckage in Low Power Deep Submicron CMOS ICs", PROCEEDINGS INTERNATIONAL TEST CONFERENCE 1997, IEEE, 1997 die Verwendung einer n-Kanal- und n-Kanal-Quellen-Vorspannung bei der Prüfung auf Defekte.
Im Hinblick auf das Vorhergehende besteht ein Bedarf an Verfahren zur IC-Prüfung, die eine spannungsgestützte Prüfung und eine IDDQ-Prüfung mit höherer Auflösung und eine wirksamere, in geringerem Umfang zerstörende Belastungsprüfung gewährleisten.
Beschreibung der Erfindung
Die vorliegende Erfindung stellt demzufolge in einem ersten Aspekt ein Verfahren bereit, wie es in Anspruch 1 beansprucht wird.
Die Quellen (14, 18) enthalten vorzugsweise Teilbereiche, wobei der Modifizierungsschritt das Anwenden einer Vielzahl von unterschiedlichen Quellenvorspannungsbedingungen an eine Vielzahl von unterschiedlichen Teilbereichen beinhaltet und der Bestimmungsschritt das Vergleichen der Ergebnisse der Prüfung untereinander beinhaltet, um einen Defekt zu lokalisieren.
Der Prüfungsschritt beinhaltet vorzugsweise ferner das Anregen der Schaltung mit einem Prüfvektor, gefolgt von dem Schritt des Modifizierens der Quellenvorspannungen für eine vorgegebene Zeitdauer vor dem Bestimmungsschritt.
Der Bestimmungsschritt beinhaltet vorzugsweise das Vergleichen der Ausgangssignale der Schaltung mit Ergebnissen, die für eine defektfreie Schaltung erwartet werden.
Der Bestimmungsschritt beinhaltet vorzugsweise das Vergleichen der Ausgangssignale der Schaltung mit Ergebnissen für die gleiche Schaltung bei anderen Quellenvorspannungsbedingungen.
Die Prüfung beinhaltet vorzugsweise das Modifizieren der Quellenvorspannungen auf eine von einer Vielzahl von extremen Bedingungen.
Der Bestimmungsschritt beinhaltet vorzugsweise während der Prüfung das Beobachten eines Schaltungsparameters zusätzlich zu der Quellenvorspannung.
Der Prüfschritt beinhaltet vorzugsweise ferner das Modifizieren wenigstens eines anderen Schaltungsparameters als die Quellenvorspannung.
Der Prüfschritt beinhaltet vorzugsweise ferner eine spannungsgestützte Prüfung.
Der Modifizierungsschritt beinhaltet vorzugsweise einen der folgenden Schritte: (a) Verringern einer p-Quellen-Vorspannung (14) für den n-Transistor (16) und Verringern einer n-Quellen-Vorspannung (18) für den p-Transistor (20); (b) Erhöhen der p-Quellen-Vorspannung für den n-Transistor und Erhöhen der n-Quellen-Vorspannung für den p-Transistor; und (c) Erhöhen der p-Quellen-Vorspannung für den n-Transistor und Verringern der n-Quellen-Vorspannung für den p-Transistor.
Die spannungsgestützte Prüfung beinhaltet vorzugsweise das Anwenden einer niedrigen Spannung VDD.
Der Modifizierungsschritt beinhaltet vorzugsweise: erstens Einstellen aller Quellenvorspannungen auf einen Nennwert; zweitens Erhöhen der n-Quellen-Vorspannung (14) des n-Transistors (16) ausgehend von einem Nennwert und Einstellen der n-Quellen-Vorspannung (18) des p-Transistors (20) auf einen Nennwert; und drittens Einstellen der p-Quellen-Vorspannung des n-Transistors auf einen Nennwert und Verringern der n-Quellen-Vorspannung des p-Transistors ausgehend von einem Nennwert, wobei der Bestimmungsschritt zwischen jedem der oben genannten Schritte erfolgt.
Der Bestimmungsschritt beinhaltet vorzugsweise das Festlegen einer minimalen Quellenvorspannung und/oder einer maximalen Quellenvorspannung, bei denen die IC (10) bei einer bestimmten Geschwindigkeit arbeitet, und das Feststellen, ob die minimale und/oder die maximale Quellenvorspannung eine vorbestimmte Aufgabe erfüllt.
Das Prüfen beinhaltet vorzugsweise das Messen eines erhöhten statischen Leckstroms (IDDQ).
Der Modifizierungsschritt beinhaltet vorzugsweise das Anwenden sowohl von Erhöhungen als auch Verringerungen der Quellenvorspannung, um eine Beziehung zwischen dem IDDQ und der Quellenvorspannung aufzustellen.
Der Schritt des Anwendens beinhaltet vorzugsweise folgende Schritte: Anwenden einer ersten Gruppe von Vorspannungen auf die n-Quelle (18) und die p-Quelle (14) und anschließend Messen von IDDQ; und Anwenden einer anderen zweiten Gruppe von Vorspannungen auf die n-Quelle und die p-Quelle und anschließend Messen von IDDQ.
Der Bestimmungsschritt beinhaltet vorzugsweise das Vergleichen der Ergebnisse des Anwendungsschritts mit Ergebnissen, die für eine defektfreie Schaltung erwartet werden.
Der Bestimmungsschritt beinhaltet vorzugsweise die folgenden Schritte: Ermitteln des Kurvenverlaufs für den IDDQ einer defektfreien Schaltung aus den Anwendungsschritten; Ermitteln des Kurvenverlaufs für den IDDQ einer zu prüfenden Schaltung; und Vergleichen der Kurvenverläufe.
Der Modifizierungsschritt beinhaltet vorzugsweise das Einstellen einer Quellenvorspannung, um mindestens einen Typ des IDDQ im Wesentlichen zu verringern, und der Bestimmungsschritt beinhaltet das Ausführen einer Charakterisierung des anderen Typs des IDDQ als Funktion wenigstens eines Schaltungsparameters.
Das Prüfen beinhaltet vorzugsweise eine Belastungsprüfung.
Der Modifizierungsschritt beinhaltet vorzugsweise das Modifizieren einer Quellenvorspannung, um einen Schaltstrom zu modifizieren.
Der Modifizierungsschritt beinhaltet vorzugsweise das Modifizieren einer Quellenvorspannung, um einen Schaltstrom während einer Einbrandbelastung und/oder einer Hochspannungsbelastung zu modifizieren.
Der Modifizierungsschritt beinhaltet vorzugsweise das Modifizieren einer Quellenvorspannung, um einen vorbestimmten Betrag eines Schaltstroms und/oder eines statischen Stroms zu ziehen.
Der Modifizierungsschritt beinhaltet vorzugsweise die folgenden Schritte: Erhöhen der p-Quellen-Vorspannung und Verringern der n-Quellen-Vorspannung, wenn ein Schalten der Schaltung erfolgen soll; und Verringern der p-Quellen-Vorspannung und Erhöhen der n-Quellen-Vorspannung, wenn kein Schalten der Schaltung erfolgen soll.
Der Modifizierungsschritt beinhaltet vorzugsweise das Einstellen einer Quellenvorspannung auf einen ersten Einstellwert während eines Einbrandverfahrens bei einer hohen Spannung und auf einen zweiten Einstellwert während eines Einbrandverfahrens bei Nennspannung.
Der Modifizierungsschritt beinhaltet vorzugsweise das Einstellen einer Quellenvorspannung während eines Einbrandverfahrens, um eine Funktionsfähigkeit der Schaltung aufrechtzuerhalten.
Der Modifizierungsschritt beinhaltet vorzugsweise das Einstellen einer Quellenvorspannung, um eine Belastungsprüftemperatur aufrechtzuerhalten.
Der Modifizierungsschritt beinhaltet vorzugsweise das Modifizieren einer Quellenvorspannung während einer Belastung, um das Auftreten von Defekten zu beschleunigen, indem ein erhöhtes elektrisches Feld über ein Gateoxid der Schaltung angelegt wird.
Die Erfindung betrifft die Prüfung integrierter Schaltungen. Die Erfindung stellt Verfahren zum Prüfen einer Halbleiterschaltung bereit, die das Prüfen der Schaltung und das Modifizieren von Quellenvorspannungen während der Prüfung beinhalten. Die Verfahren verbessern die Auflösung der spannungsgestützten Prüfung und IDDQ-Prüfung und der Diagnose durch Modifizieren von Quellenvorspannungen während der Prüfung. Die Verfahren stellen außerdem wirksamere, in geringerem Umfang zerstörende Belastungen während einer Belastungsprüfung bereit. Die Verfahren sind anwendbar auf ICs, bei denen die Halbleiter-Bulk-Knoten (Quellen und/oder Substrate) getrennt von der Chipversorgungsspannung Vdd und Masse GND verdrahtet sind, wodurch eine externe Steuerung der Bulk-Potentiale während der Prüfung möglich wird. Die Verfahren beruhen im Allgemeinen auf der Verwendung der Bulk-Quellenvorspannung, um Transistorschwellenspannungen zu ändern oder um ein höheres elektrisches Feld über das Gateoxid anzulegen.
Bei einer spannungsgestützten Prüfung gestatten die Verfahren eine Verwendung von Standard-Spannungsprüftechniken, sie ermöglichen jedoch eine verbesserte Erkennbarkeit und Diagnosemöglichkeit von Fertigungsfehlern gegenüber von Prüfungen unter der Bedingung einer Nenn-Quellenvorspannung. Bei einer IDDQ-Prüfung nutzt eine unabhängige Modifikation der Bulk-Quellenvorspannung die Beziehung zwischen der Körper-Quellenvorspannung und IDDQ, ermöglicht eine Charakterisierung von mehreren unabhängigen Beziehungen, indem Spannungsschwellen (Vtn) des n-Transistors und Spannungsschwellen (Vtn) des p-Transistors separat modifiziert werden, ermöglicht einer größeren Bereich von IDDQ, ohne die Einheit mit starken elektrischen Feldern über dem Oxid zu beschädigen, und die erhöhte Fähigkeit, Sprünge des IDDQ infolge ungünstigerer Logikpegel, die oberhalb niedrigerer Transistorschwellenwerte oder unterhalb höherer Transistorschwellenwerte liegen, zu verursachen.
Bei einer Belastungsprüfung ermöglichen die Verfahren eine Erzeugung von großen Strömen zum Belasten eines Chips, ohne dass ein starkes und schädigendes elektrisches Feld über dem Gateoxid angelegt wird und ohne dass unbedingt eine hohe Temperatur zugrunde gelegt wird, d. h., ohne dass zwangsläufig ein Einbrandofen erforderlich ist. Da außerdem die Schwellenspannung (Vt) des Transistors eine starke Wirkung sowohl auf den Schaltstrom als auch den statischen Strom besitzt, ermöglichen die Verfahren ein Abstimmen der Quellenvorspannungen während einer Belastung, um die gewünschte Mischung aus statischem Strom und Schaltstrom zu erreichen. Es wird vorzugsweise ein Verfahren für eine verbesserte Schaltungsbelastung im Vergleich mit Standardtechniken der Spannungsbelastung und des Einbrandverfahrens bereitgestellt. Die Verfahren helfen außerdem dabei, dass Schaltungen bei Belastungsbedingungen funktionieren und ermöglichen das Lokalisieren und Diagnostizieren von Defekten. Die Verfahren können verwendet werden, um Belastungen des Gateoxids "stoßförmig auszuführen" und eine Quellenvorspannung während eines Einbrandverfahrens für jeden Chip einzeln einzurichten.
Das Vorhergehende und weitere Merkmale der Erfindung werden aus der folgenden genaueren Beschreibung von Ausführungsformen der Erfindung deutlich.
Kurzbeschreibung der Zeichnungen
Die Ausführungsformen dieser Erfindung werden unter Bezugnahme auf die folgenden Figuren genau beschrieben, wobei gleiche Bezugszeichen gleiche Elemente angeben und worin:
1 eine integrierte Schaltung zum Prüfen und ein Prüfsystem gemäß einer Ausführungsform der Erfindung zeigt;
2 eine integrierte Schaltung zum Prüfen zeigt, die Quellenteilbereiche enthält;
3 eine grafische Darstellung zum Erkennen von Defekten während einer IDDQ-Prüfung gemäß einer Ausführungsform der Erfindung zeigt; und
4 eine grafische Darstellung nach dem Stand der Technik zeigt, die die Schwierigkeiten beim Erkennen von Defekten während einer IDDQ-Prüfung gegenüber einer Vdd-Prüfung veranschaulicht.
Beste Art (Arten) zum Ausführen der Erfindung
Unter Bezugnahme auf die beigefügten Zeichnungen zeigt 1 eine integrierte Schaltung (IC) 10, die Halbleiter-Bulk-Knoten 12 enthält, die getrennt von der Versorgungsspannung (VDD) und der Masse (GND) des Chips verdrahtet sind, wodurch eine externe Steuerung der Bulk-Vorspannung während der Prüfung ermöglicht ist. Die Verfahren beinhalten das Prüfen einer Schaltung 10 einschließlich dem unabhängigen Modifizieren einer p-Quellen-Vorspannung 14 eines n-Transistors 16 und einer n-Quellen-Vorspannung 18 eines p-Transistors 20; und das Feststellen aus der Prüfung, ob ein Defekt vorhanden ist. Der hier verwendete Ausdruck "Bulk-" oder gleichbedeutend "Bulk-Knoten" soll sowohl Quellen als auch Substrate bezeichnen. Auf Grund der Tatsache, dass moderne digitale komplementäre Metall-Oxid-Halbleiter-Prozesse (CMOS-Prozesse) selten die Konfiguration aus einer einzelnen Quelle und einem Substrat verwenden (d. h., der Transistor-Bulk-Knoten ist fast immer eine Quelle), bezeichnet der Ausdruck "Quelle" in ähnlicher Weise sowohl Quellen als auch Substrate. Dementsprechend sollen "p-Bulk-" und "p-Quelle" gemeinsam p-Quellen und p-Substrate bezeichnen und "n-Bulk-" und "n-Quelle" sollen gemeinsam n-Quellen und n-Substrate bezeichnen. Transistor-Schwellenspannungen werden gemeinsam mit "Vt" und unabhängig als "Vtn" für den n-Transistor und "Vtp" für den p-Transistor bezeichnet. Der hier verwendete Ausdruck "nominelle Vorspannungsbedingungen" bezeichnet einen Standard-Betriebswert, einschließlich Masse (GND) für eine p-Quelle 14 und Vdd für eine n-Quelle 18.
Eine Modifikation der Quellenvorspannung steuert die Transistor-Vt (Transistor-Schwellenspannung) während der Prüfung. Insbesondere wird ein erhöhter Wert Vtn durch Verringern der p-Bulk-Vorspannung ausgehend von einem Nennwert erzeugt, ein verringerter Wert Vtn wird durch Erhöhen der p-Bulk-Vorspannung ausgehend von einem Nennwert erzeugt, ein erhöhter Wert Vtp wird durch Erhöhen der n-Bulk-Vorspannung ausgehend von einem Nennwert erzeugt, und ein verringerter Wert Vtp wird durch Verringern der n-Bulk-Vorspannung ausgehend von einem Nennwert erzeugt. Ein Verringern des Wertes Vt stärkt den Transistor, und ein Erhöhen des Wertes Vt schwächt den Transistor.
Die Prüfung kann eine spannungsgestützte Prüfung, eine Prüfung des statischen Leckstroms (IDDQ-Prüfung) und eine Belastungsprüfung beinhalten. Jeder Typ der Prüfung wird getrennt in Bezug auf mehrere Anwendungen und betreffende Beispiele beschrieben. Es sollte jedoch erkannt werden, dass die Verfahren nicht auf die bestimmte Prüfung, die beschrieben wurde, oder die bestimmten Anwendungen und andere als die in den beigefügten Ansprüchen angegebenen Beispiele beschränkt sein sollten.
Weiterhin ist in 1 außerdem ein Prüfsystem 30 für eine IC 10 gezeigt. Das Prüfsystem 30 beinhaltet eine Spannungsversorgung 32, bei der die Chipmasse (GND) mit dem Source-Anschluss 34 des n-Transistors verbunden ist und VDD mit dem Source-Anschluss 36 des p-Transistors verbunden ist. Außerdem beinhaltet das Prüfsystem 30 eine Steuereinheit 40 mit einer Prüfeinrichtung 60 zum Prüfen einer IC 10 und eine Defektermittlungseinrichtung 62, um anhand der Prüfung zu ermitteln, ob ein Defekt vorhanden ist. Die Steuereinheit 40 steuert eine Quellenvorspannung des n-Transistors 16 über eine Verbindung 42 mit seiner p-Quelle 14 und eine Quellenvorspannung des p-Transistors 20 über eine Verbindung 44 zu seiner n-Quelle 18. Die Steuereinheit 40 kann außerdem die Spannungsversorgung 32 steuern. Die Steuereinheit 40 ist außerdem programmierbar, um Defekte anhand der Prüfung zu ermitteln. Obwohl aus Gründen der Klarheit nicht gezeigt, kann die IC 10, wie einem Fachmann bekannt ist, zur Belastungsprüfung in einem Einbrandofen positioniert sein, wie später beschrieben wird. Obwohl 1 lediglich eine Ausführungsform mit zwei Quellen veranschaulicht, sollte außerdem erkannt werden, dass die Lehren der Erfindung auf eine Verwendung für eine einzelne Quelle oder für mehr als zwei Quellen erweitert werden können. Wie in 2 gezeigt ist, können Quellen 14, 18 in p-Quellen 14A, 14B und n-Quellen 18A, 18B unterteilt sein, und jeder Teilbereich kann mit der Steuereinheit 40 für eine getrennte Prüfung gemäß den später beschriebenen Verfahren verbunden sein. Obwohl ein Teilbereich für jede Quelle gezeigt ist, sollte klar sein, dass jede Anzahl von Teilbereichen vorgesehen sein kann. Es sollte erkannt werden, dass die 1 und 2 stark vereinfacht sind. Zum Beispiel sind die Eingangsschutzschaltungsanordnung, die Vielzahl weiterer Transistoren, bestimmte Internverdrahtungen des Chips usw. aus Gründen der Klarheit nicht dargestellt.
Wie in den folgenden Anwendungsmöglichkeiten/Beispielen dargestellt ist, kann der Bestimmungsschritt gemäß den Verfahren das vergleichen von Ausgangssignalen der Schaltung mit erwarteten Ergebnissen für eine defektfreie Schaltung, die in der Steuereinheit 40 gespeichert sein können, beinhalten. Der Bestimmungsschritt kann alternativ die Schaltung als ihre eigene Referenz verwenden. Das heißt, der Schaltungsausgang für eine bestimmte Prüfung wird mit einem Referenzausgang der gleichen Schaltung unter anderen Quellenvorspannungsbedingungen verglichen. Eine Defekterkennung kann anhand von theoretischen Vorhersagen und/oder empirischen Daten erfolgen.
Die Prüfung kann eine Vielzahl von allgemeinen Formen annehmen. In einer Ausführungsform kann eine Prüfung das Modifizieren der Quellenvorspannungen für eine von einer Vielzahl von extremen Bedingungen beinhalten, z. B. eine minimale n-Quellen-Vorspannung und eine maximale p-Quellen-Vorspannung oder eine maximale n-Quellen-Vorspannung und eine minimale p-Quellen-Vorspannung oder andere Permutationen. In Bezug auf diese Prüfung kann der Bestimmungsschritt die extremen Bedingungen der Quellenvorspannung getrennt betrachten. Alternativ kann der Bestimmungsschritt während der Prüfung unter extremen Bedingungen das Beobachten eines Schaltungsparameters zusätzlich zur Quellenvorspannung während der Prüfung beinhalten. Ein "Schaltungsparameter" kann eine beliebige Schaltungsfunktion sein, die während der Prüfung beobachtet werden kann, wie etwa die Chipgeschwindigkeit, die durch eine Ringoszillatorfrequenz gemessen wird, die Chipgeschwindigkeit, die durch eine Abtastketten-Flush-Verzögerung gemessen wird, der minimale Wert VDD, bei dem der Chip spezifikationsgemäß arbeitet, der maximale Wert VDD, bei dem der Chip spezifikationsgemäß arbeitet, der statische Leckstrom, die mittlere dynamische Leistungsaufnahme usw. Außerdem können "Schaltungsparameter" Größen beinhalten, die während einer Prüfung gesteuert werden können und zu denen z. B. die Spannung VDD, die Temperatur und die Taktgeschwindigkeit gehören können. Eine Prüfung kann außerdem die Modifikation wenigstens eines der Schaltungsparameter, z. B. der Chipgeschwindigkeit, der Spannung Vdd, der Temperatur usw., beinhalten. Der Bestimmungsschritt kann in jedem Fall das Vergleichen von Ergebnissen mit Ergebnissen bei extremen Bedingungen beinhalten.
Insbesondere dann, wenn Teilbereiche vorgesehen sind (2), kann der Modifizierungsschritt das Anwenden einer anderen Quellenvorspannungsbedingung auf wenigstens einen Teilbereich 14A im Vergleich zu wenigstens einem anderen Teilbereich 14B beinhalten, und der Bestimmungsschritt kann auf eine IC 10 als Ganzes oder auf jeden einzelnen Teilbereich angewendet werden. Der Modifizierungsschritt kann alternativ das Anwenden einer Vielzahl von unterschiedlichen Quellenvorspannungsbedingungen auf eine Vielzahl von unterschiedlichen Teilbereichen 14A, 14B, 18A, 18B beinhalten, und der Bestimmungsschritt kann das Vergleichen der Ergebnisse der Prüfung untereinander beinhalten, um einen Defekt zu lokalisieren.
Die Beschreibung beinhaltet lediglich zur Klarheit die folgenden Überschriften: I. Spannungsgestützte Prüfung, II. IDDQ-Prüfung, III. Belastungsprüfung; und IV. Verschiedenes
I. Spannungsgestützte Prüfung
Eine spannungsgestützte Prüfung unter Verwendung der Erfindung beinhaltet das Realisieren gegenwärtig bekannter und zukünftig zu entwickelnder Techniken für eine derartige Prüfung mit Modifikation der Quellenvorspannung. Eine herkömmliche spannungsgestützte Prüfung kann z. B. das Anwenden eines Prüfvektors beinhalten, indem z. B. die IC 10 durch primäre oder Abtastketteneingaben 64, 66 (1) angeregt wird. Ein "Prüfvektor" kann z. B. binäre Daten enthalten, die durch eine allgemein bekannte Software zur automatischen Prüfmustererzeugung erzeugt werden. Eine herkömmliche spannungsgestützte Prüfung setzt sich fort, indem die Wirkungen auf logisch beobachtbare Punkte (z. B. primäre Ausgaben oder Abtastketten-Zwischenspeicher 64, 66) ausgebreitet werden und die Ergebnisse mit einem erwarteten Ausgang verglichen werden. Das Verfahren zum Modifizieren der Quellenvorspannung während der Prüfung (z. B. während der Anwendung des Prüfvektors und der Ausbreitung zu logisch beobachtbaren Punkten) verbessert jedoch die Erkennbarkeit und die Diagnosefähigkeit von Fertigungsfehlern. Eine höhere Schwellenspannung Vt für die Transistoren macht z. B. die Transistoren schwächer, d. h., sie verleiht ihnen einen höheren Ersatzwiderstand. In diesem Fall bleibt z. B. ein Kurzschlusswiderstand (Defekt) konstant, so dass der Kurzschluss ernsthafter erscheint und leichter erkannt wird. Eine Spannungsprüfung bei einem niedrigen Wert Vdd verbessert in ähnlicher Weise eine Defekterkennung durch Schwächen der Transistoren, diese Prüfung schafft jedoch weder eine Stärkung der Transistoren, um die Erkennung zu verbessern, noch eine Stärkung oder Schwächung des n-Transistors oder des p-Transistors unabhängig voneinander. Es gibt einige eindeutige Defekte, die eine Prüfung mit einer unabhängig modifizierten Quellenvorspannung erkennen kann, was bei einem geringen Wert Vdd nicht möglich ist.
Veranschaulichende Anwendungsmöglichkeiten, wie eine Quellenvorspannung während einer spannungsgestützten Prüfung modifiziert werden kann, und zugehörige veranschaulichende Beispiele von Defekten, die bei einer jeweiligen Anwendung besser erkannt werden können, werden im Folgenden erläutert.
Anwendungsmöglichkeit 1: Verringern der Transistor-Schwellenspannung
Das Verringern der Spannung Vt eines Transistors kann die Erkennbarkeit einiger Defekte verbessern. Es wird angemerkt, dass die folgenden Beispiele veranschaulichen, wie die Erkennbarkeit von Defekten verbessert werden kann, indem die Transistoren während der Prüfung nicht geschwächt, sondern gestärkt werden, wie das in der allgemein bekannten Prüftechnik mit niedrigem Vdd-Wert erfolgt, auf die oben Bezug genommen wurde.
Beispiel 1: Dynamische Knotenleckströme
Es gibt einen Defekt des Typs mit hochohmigen Kurzschlusses zwischen einem dynamischen schwebenden Knoten und einer Signalleitung, die mit dem Drain eines aktiven n-Transistors 16 verbunden ist (1), wobei das Entladen des Knotens durch die RC-Konstante stark beeinflusst ist, die durch den Ersatzwiderstand des n-Transistors 16 und die Kapazität des dynamischen Knotens festgelegt ist. Eine Erhöhung des Wertes Vt verringert den Ersatzwiderstand des n-Transistors 16 und beschleunigt deswegen die Entladung und ist folglich leichter zu erkennen. Es wird angemerkt, dass eine Erhöhung des Wertes Vdd in ähnlicher Weise den Ersatzwiderstand des n-Transistors 16 verringern würde, würde jedoch eine größere Ladung Q darstellen, die in erster Linie entladen werden muss (Ladung Q = Kapazität C × Vdd), wodurch das Erkennen schwieriger wird.
Beispiel 2: Offenes Gate eines Transistors
Ein offenes Gate eines Transistors kann in Schaltungen Verzögerungsfehler bewirken. Wenn z. B. ein offenes Gate eines n-Transistors in einem Inverter verwendet wird: Wenn der Invertereingang auf LOW ist, wird der p-Transistor leitend, während das Gate des n-Transistors mit seinem Drain verbunden wird und sich als schwache Last einschaltet. Bei dieser Prüfbedingung (Eingang auf LOW) ist eine Erkennung dadurch verbessert, dass Vtn verringert ist. Bei einem verringerten Wert Vtn stellt der n-Transistor 16 eine größere Last dar (geringerer Ersatzwiderstand), wodurch das Ausgangssignal des Inverterausgangs kleiner wird, was zur Folge hat, dass der verschlechterte HIGH-Zustand leichter zu erkennen ist. Es wird angemerkt, dass ein Ansteigen des Wertes Vdd außerdem bewirken würde, dass der n-Transistor 16 eine stärkere Last darstellt, jedoch außerdem den p-Transistor 20 stärkt, was das Erkennen schwieriger macht. Bei diesem Beispiel wird außerdem angemerkt, dass es nützlich ist, wenn Vtn und Vtp unabhängig gesteuert werden können. In diesem Fall wird die Defekterkennung verbessert, indem die Last des n-Transistors 16 verstärkt wird, ohne dass der p-Transistor 20 gestärkt wird.
Anwendungsmöglichkeit 2: Unabhängiges Verändern von Vtn und Vtp
Ein unabhängiges Verändern von Vtn und Vtp verbessert das Erkennen von Defekten in einigen Schaltungen durch Verändern der Spannungen an defekten Knoten, Verändern der Schwellenwerte von logischen Gattern und Verändern der Zusammensetzung des kritischen Pfades.
Beispiel 1: Ein unabhängiges Verändern von Vtn und Vtp kann einige Schaltungen mit Defekten eindeutig erkennen, indem die Spannung an dem defekten Knoten verändert wird. Es kann z. B. ein widerstandsbehafteter Kurzschlussdefekt zwischen den Signalen eines großen p-Transistors und eines kleinen n-Transistors vorhanden sein, wobei der einzige Beobachtungspunkt der Drain des p-Transistors ist. In diesem Fall verringert eine Verminderung von Vtn, jedoch nicht von Vtp, die Spannung an dem beobachteten Knoten von einem Wert oberhalb des logischen Schwellenwertes des angesteuerten Gate auf einen Wert unter diesem, wodurch eine Beobachtung des Defekts ermöglicht wird, da für eine Erkennung an diesem Knoten eine falsche (niedrige) Spannung beobachtet werden muss. Eine Verringerung von Vtn, jedoch nicht von Vtp, könnte ausgeführt werden, indem die p-Quellen-Vorspannung 14 erhöht wird, die n-Quellen-Vorspannung 18 jedoch auf ihrem Nennwert bleibt. Eine Erkennung würde weiter verbessert werden, indem Vtp erhöht wird, um die Spannung an dem beobachteten Knoten noch weiter zu verringern, infolge eines noch besseren (höheren) Festigkeitsverhältnisses zwischen dem n-Transistor und dem p-Transistor. Eine Erhöhung von Vtp könnte ausgeführt werden, indem die n-Quellen-Vorspannung 18 ausgehend von einem Nennwert erhöht wird. Ein derartiger Defekt könnte gleichfalls durch Verringern von Vtn und/oder Erhöhen von Vtp und das anschließende Anwenden einer spannungsgestützten Prüfung des Zeitverhaltens erkannt werden (d. h. ein Spannungsprüfdurchlauf bei einer Geschwindigkeit nahe an dem Maximalwert für die IC), wobei in diesem Fall eine weniger restriktive Anforderung an die Spannung des verschlechterten Knotens vorhanden wäre.
Beispiel 2: Das Modifizieren einer Quellenvorspannung, um einen entsprechenden Wert Vt zu erhöhen oder zu verringern, wobei jedoch die andere Quellenvorspannung nicht modifiziert wird, oder das Erhöhen eines entsprechenden Wertes Vt, während der andere Wert verringert wird, verändert den logischen Schwellenwert von Gates in der Schaltung. Das gemeinsame Modifizieren sowohl von Quellenvorspannungen als auch von Vt-Werten kann ebenfalls logische Schwellenwerte verändern, das Modifizieren aller Werte unabhängig voneinander kann jedoch verwendet werden, um eine dramatischere Wirkung zu erreichen. Defekte (insbesondere schwer zu erkennende Defekte) bewirken im Allgemeinen verschlechterte logische Pegel. Beim Ändern von logischen Schwellenwerten könnten das Gate oder die Gates, die durch einen verschlechterten logischen Pegel angesteuert werden, bewirken, dass eine Schaltung vom fehlerfreien Betrieb in einen Fehlerzustand übergeht oder umgekehrt. Eine Änderung von VDD verändert außerdem Schwellenwerte logischer Gatter, wobei das getrennte Modifizieren von Vtn und Vtp einen erheblichen Steuerungsumfang ergibt. Es wird z. B. ein potentialfreier (floating) Knoten betrachtet, dessen Spannung durch kapazitive Kopplung mit VDD und GND festgelegt ist. Das unabhängige Modifizieren von Vtn und Vtp kann bewirken, dass der Logikpegel, der durch das angesteuerte Gate erkannt wird, von "1" auf "0" geht und umgekehrt.
Beispiel 3: Das Modifizieren von Vtn und Vtp verändert die kritischen Pfade der Schaltung und verbessert dadurch das Erkennen von Defekten im Zeitverhalten. Bei Defekten im Zeitverhalten ist es möglich, dass die Schaltung bei geringen Geschwindigkeiten korrekt funktioniert, sie bewirken jedoch einen Ausfall der Schaltung, wenn diese bei hohen Geschwindigkeiten betrieben wird, z. B. Geschwindigkeiten, die gleich der Nenngeschwindigkeit sind oder nahe bei dieser liegen. Das ist insbesondere dann der Fall, wenn Vtn und Vtp unabhängig voneinander modifiziert werden. Verzögerungsprüfungen werden z. B. im Allgemeinen durch die Tatsache behindert, dass lange Pfade Defekte im Zeitverhalten, die in kurzen Pfaden vorhanden sind, verbergen. Das Modifizieren von Vtn und/oder Vtp ändert die relative Länge der Pfade. Eine individuelle Steuerung der Transistorschwellenwerte schafft eine hohe Flexibilität zur Verlängerung von nominell kurzen Pfaden und zur Verkürzung von nominell langen Pfaden, so dass das Erkennen von Defekten im Zeitverhalten ohne zusätzliche Signalmuster verbessert wird.
In einer Ausführungsform kann das Verfahren, das bei der Anwendungsmöglichkeit 2 angewendet wird, realisiert werden, indem eine Quellenvorspannungs-Modifikation verwendet wird, um Schwellenspannungen Vt zu modifizieren, um: (a) den p-Transistor 20 zu stärken und den n-Transistor 16 zu schwächen, indem die p-Quellen-Vorspannung 14 für den n-Transistor 16 verringert wird und die n-Quellen-Vorspannung 18 für den p-Transistor 20 verringert wird; (2) den n-Transistor 16 zu stärken und den p-Transistor 20 zu schwächen, indem die p-Quellen-Vorspannung 14 für den n-Transistor 16 erhöht wird und die n-Quellen-Vorspannung 18 für den p-Transistor 20 erhöht wird; oder (c) beide Transistoren zu stärken, indem die p- Quellen-Vorspannung 14 für den n-Transistor 16 erhöht wird und n-Quellen-Vorspannung 18 für den p-Transistor 20 verringert wird. Die Ermittlung von Defekten kann bei einer beliebigen oben genannten Einstellung erfolgen.
Komplexere Prüfabläufe können außerdem realisiert werden. Der folgende Ablauf kann z. B. realisiert werden: erstens Einstellen aller Quellenvorspannungen auf einen Nennwert; zweitens Erhöhen der p-Quellen-Vorspannung 14 ausgehend von einem Nennwert und Einstellen der n-Quellen-Vorspannung 18 auf einen Nennwert; und drittens Einstellen der p-Quellenvorspannung 14 auf einen Nennwert und Verringern der n-Quellen-Vorspannung 18 ausgehend von einem Nennwert. Der Bestimmungsschritt würde zwischen allen oben genannten Schritten erfolgen. Zu dem oben beschriebene Ablauf kann ferner gehören: viertens Einstellen der p-Quellen-Vorspannung 14 auf einen niedrigeren Wert als der Nennwert und der n-Quellen-Vorspannung 18 auf einen höheren Wert als der Nennwert; fünftens Einstellen der p-Quellen-Vorspannung 14 auf einen niedrigeren Wert als der Nennwert und der n-Quellen-Vorspannung 18 auf einen niedrigeren Wert als der Nennwert; und sechstens Einstellen der p-Quellen-Vorspannung 14 auf einen höheren Wert als der Nennwert und der n-Quellen-Vorspannung 18 auf einen höheren Wert als der Nennwert. Der Bestimmungsschritt würde wiederum zwischen allen oben genannten Schritten erfolgen. Es sollte erkannt werden, dass außerdem andere Kombinationen von n-Quellen- und p-Quellen-Vorspannungen verwendet werden könnten. Es könnte außerdem eine Suche nach dem Minimalwert und/oder dem Maximalwert jeder Quellenvorspannung erfolgen, bei denen der Chip noch funktioniert. Die n-Transistor- und die p-Transistor-Suchvorgänge können gemeinsam oder unabhängig voneinander erfolgen. Die minimale oder die maximale Quellenvorspannung könnte mit Schaltungsparametern wie etwa der minimalen/maximalen Betriebsspannung VDD des Chips oder der IC-Geschwindigkeit, die z. B. durch einen Ringoszillator festgelegt ist, verglichen werden, d. h. eine Gruppe von Schaltungen mit einer ungeraden Anzahl von Inversionen wird zum Überwachen der IC-Geschwindigkeit verwendet, oder indem eine maximale Frequenz (Fmax) gemessen wird, bei der die IC funktioniert.
Anwendungsmöglichkeit 3: Gleichzeitiges Modifizieren der Quellenvorspannung und anderer steuerbarer Schaltungsparameter
Beispiel 1: Einige Defekte können eindeutig erkannt werden, indem VDD und Vt gleichzeitig gemeinsam modifiziert werden. Übersprechen kann z. B. mit einem hohen Wert VDD (starkes Übersprechen) und einem niedrigen Wert Vt (geringe Rauschgrenze) am besten erkannt werden.
Beispiel 2: Eine Kennzeichnung des Verhaltens von VDD als Funktion der Quellenvorspannung für eine Schaltung kann eindeutige Probleme erkennen, wie etwa das oben genannte Beispiel des Übersprechens, und kann außerdem helfen, zwischen Defekten zu unterscheiden (d. h. eine prüfungsgestützte Fehleranalyse). Der hier verwendete Ausdruck "Kennzeichnung" bedeutet das Vergleichen zweier Parameter in der Weise, dass Unterschiede erkannt werden.
Beispiel 3: Das Anwenden einer Prüfung mit niedrigem Wert VDD und einer gleichzeitigen Modifikation von Vt kann außerdem Vorteile bereitstellen. Zum Beispiel können Schaltungen, die durch einen niedrigen Wert VDD geschwächt wurden (und deswegen für Defekte empfindlicher gemacht wurden) durch ein Ansteigen von Vt weiter geschwächt werden (und somit noch empfindlicher gemacht werden). Wenn die Schaltung eine Schwächung durch das Erhöhen sowohl von Vtn als auch von Vtp nicht tolerieren kann, kann sie eine Schwächung durch nur einen Wert tolerieren, was ein Erkennen verbessert. In diesem Fall können eine Prüfung mit niedrigem VDD-Wert und eine Vt-Modifikation die Prüfungsauflösung unterstützen, die normalerweise eingeschränkt ist, da der minimale Wert von VDD für eine Schaltung durch den schwächsten Block begrenzt ist. In anderen Fällen können Schaltungen nicht mit den Transistoren funktionieren, die schwächer als jene sind, die während der Prüfung mit niedrigem Wert VDD bereitgestellt werden, wobei in diesem Fall die Techniken besonders wertvoll sind, die Vtn und/oder Vtp verringern (d. h., die Transistoren stärken) in Kombination mit der Prüfung bei niedrigem Wert VDD.
Schaltungen können insbesondere durch einen niedrigen Wert VDD geschwächt werden, wobei anschließend eine modifizierte Quellenvorspannung verwendet wird, um Parameter zu ändern, wie etwa defektbezogene verschlechterte Schaltungsspannungen und Schwellenwerte logischer Gatter, wie oben beschrieben wurde. Die Defekterkennungswirkung der zuletzt genannten Modifikationen wird durch den geschwächten Zustand der Schaltung aufgrund des niedrigen Wertes von VDD verbessert. In einigen Fällen kann eine Kennzeichnung des minimalen Wertes VDD als Funktion der maximalen Quellenvorspannung dabei helfen, in Prüfungsergebnissen eine Prozessunempfindlichkeit zu erreichen.
Anwendungsmöglichkeit 4: Kennzeichnung des Verhaltens der Quellenvorspannung als Funktion anderer beobachtbarer Schaltungsparameter
Vergleichsprüfungen können ebenfalls angewendet werden. Es können z. B. wenigstens eine Einstellung auf extreme Bedingungen für eine Quellenvorspannung geprüft und Defekte ermittelt werden. Es kann z. B. eine minimale oder eine maximale Quellenvorspannung, die erreicht werden kann, als Funktion einer Geschwindigkeit, bei der die IC funktioniert, verwendet werden, um Defekte zu erkennen. In diesem Fall kann die maximale und/oder minimale Quellenvorspannung, bei der die Schaltung mit einer vorgegebenen Geschwindigkeit funktioniert, ermittelt und dann mit einem vorgegebenen Sollwert verglichen werden. Der "Sollwert" kann einen Wert für die minimale und/oder maximale Quellenvorspannung, die erreicht werden kann, beinhalten. Die IC-Geschwindigkeit kann wiederum durch Ringoszillatoren gemessen werden oder indem eine maximale Frequenz (Fmax) gemessen wird, bei der die IC funktioniert. Ähnlich wie bei dem minimalen Wert VDD sollte die maximale Quellenvorspannung, bei der die Schaltung arbeitet, von Dingen abhängen, die auch die IC-Geschwindigkeit beeinflussen. Durch die Verwendung einer Modifikation der Quellenvorspannung während einer Prüfung ergibt sich eine neue unabhängige Dimension (d. h. ein neuer "Ansatz") für diese Vergleichsprüfungen.
Anwendungsmöglichkeit 5: Verwendung eines eigenen Verhaltens der Quellenvorspannung des Chips als eine Referenz
Der zu prüfende Chip kann während der Prüfung und Diagnose als seine eigene Referenz wirken. Das heißt, der Ausgang der Schaltung bei einer bestimmten Prüfung kann mit einem Referenzausgang der gleichen Schaltung bei anderen Bedingungen der Quellenvorspannung verglichen werden. Bei einem guten Chip sollte eine Änderung der Werte von Vt um einen geringen Betrag die Prüfungsergebnisse nicht verändern, d. h. die logischen Werte, die in Abtastketten-Zwischenspeichern oder an primären Ausgängen 70, 72 (1) beobachtet werden, sollten sich nicht verändern. Bei einem fehlerhaften Chip können sich die logischen Werte als Ergebnis von Phänomenen ändern, etwa durch die Änderung der Schwellenwerte eines logischen Gatters oder sich verändernde Werte von verschlechterten Spannungen usw., wie oben beschrieben wurde. In diesem Fall kann der Chip als seine eigene Referenz verwendet werden, indem die Prüfungsergebnisse, die bei dem Prüfungsdurchlauf mit einer Gruppe von Bedingungen der Quellenvorspannung erhalten werden, mit jenen verglichen werden, die bei dem Prüfungsdurchlauf mit einer anderen Gruppe von Bedingungen der Quellenvorspannung erhalten werden. Demzufolge ist eine vorgegebene Gruppe von erwarteten Daten für einen Vergleich nicht mehr erforderlich.
Anwendungsmöglichkeit 6: Stoß- oder Laufzeitprüfung
Beispiel: Eine Prüfung des Typs Stoß- oder Laufzeitprüfung verwendet eine Quellenvorspannung als Schwächungsmechanismus. Diese Technik kann vorteilhaft sein für eine Laufzeitprüfung eines Speichers mit wahlfreiem Zugriff (RAM), z. B. wird eine Zelle mit einem ausgefallenen p-Transistor schließlich in ihren bevorzugten Zustand kippen. Eine Modifikation der Schwellenspannung (Quellenvorspannung) kann verwendet werden, um zu bewirken, dass das Kippen schneller erfolgt, wodurch die Zeit verringert wird, die für eine Laufzeitprüfung erforderlich ist. Bei einer "Stoß"-Prüfung kann die Prüfung das Anregen der Schaltung mit einem Prüfvektor beinhalten, wie oben erläutert wurde, gefolgt von dem Schritt des Modifizierens der Quellenvorspannungen für eine vorgegebene Zeitdauer. Die Bestimmung eines Defekts beinhaltet dann das Beobachten des Prüfvektors.
Anwendungsmöglichkeit 7: Separate Quellenteilbereiche
In 2 schaffen separate Quellenteilbereiche (die n-Quelle ist z. B. in Teilbereiche unterteilt, und/oder die p-Quelle ist in Teilbereiche unterteilt) zusätzliche Vorteile für Prüfung und Diagnose. Eine Prüfung kann das Anwenden einer unterschiedlichen Quellenvorspannung an wenigstens einen Teilbereich im Vergleich zu wenigstens einem anderen Teilbereich beinhalten. Die Bestimmung eines Defekts kann dann auf die Schaltung als Ganzes oder auf jeden einzelnen Teilbereich angewendet werden. Zum Beispiel kann jede der Prüfungen, die oben in den Abschnitten "Anwendungsmöglichkeit" und "Beispiel" dargestellt wurden, auf jeden einzelnen Teilbereich angewendet werden. In einem anderen Beispiel kann ein differenzielles Schema mit extremer Betriebs-Quellenvorspannung auf jeden einzelnen Teilbereich angewendet werden. Zusätzliche Variable können für eine Modifikation des kritischen Pfades und zum Ändern von logischen Schwellenwerten bereitgestellt werden, falls die Pfade Grenzen der Quellenvorspannung überschreiten. In Bezug auf den Gesamtvorteil können die Anforderungen, dass die gesamte Schaltung bei bestimmten Bedingungen funktioniert, z. B. Bedingungen der Quellenvorspannung, des gleichen Wertes VDD usw., bei der Verwendung von Teilbereichen verringert werden. Des Weiteren können Prüfungsauflösungen, die bereitgestellt werden, damit jeder einzelne Teilbereich gegen seine eigenen tolerierbaren Bedingungen eines modifizierten Wertes Vt geprüft werden kann, verbessert werden. Eine Diagnose, die durch das unabhängige Modifizieren von Vt in unterschiedlichen Teilbereichen erreicht wird, einschließlich des Lokalisierens in einem Teilbereich oder dann, wenn Pfade Teilbereichsgrenzen überschreiten, des Lokalisierens in einem Pfadsegment, möglicherweise unter Verwendung einer Diagnosetechnik unter Verwendung des "Chips als seine eigene Referenz", kann außerdem vorgesehen werden.
Ein weiterer Vorteil der Modifikation der Quellenvorspannung während einer spannungsgestützten Prüfung besteht darin, dass Prüftechniken, die Vt verringern, keine verringerte Prüfgeschwindigkeit erfordern, wie das bei Verfahren der Fall ist, bei denen VDD verringert wird.
Die oben beschriebene spannungsgestützte Prüfung unter Verwendung einer Modifikation der Quellenvorspannung kann unter Verwendung von verschiedenen strukturellen Merkmalen realisiert werden.
Erstens kann eine Modifikation der Quellenvorspannung realisiert werden durch Steuern der Vorspannung des Bulk während der Prüfung unter Verwendung der Steuereinheit 40. In Fällen, bei denen lediglich eine einzelne elektrisch verbundene n-Quelle und eine einzelne elektrisch verbundene p-Quelle vorhanden sind, können Steuermechanismen realisiert sein. Es kann z. B. eine binäre Steuerung bei einer Prüfung, ob das Substrat auf einem Wert VDD (GND) der Schaltung oder einem modifizierten Wert VDD (GND) ist, realisiert werden. In diesem Fall beinhalten die Optionen z. B.: ein direktes Steuersignal für einzelne Anschlüsse (eins) oder ein Prüffeld, das nur bei einer Waferprüfung zur Verfügung steht, oder über ein Registerbit bei einer Abtastkettensteuerung. Alternativ kann eine unabhängige Steuerung (zumindest binäre Steuerung) des n- Substrats und des p-Substrats realisiert sein. Eine Steuerung, die sowohl Vergrößerungen als auch Verringerungen der Substratspannungen gegenüber der Nennspannung ermöglicht, kann realisiert sein. Eine vollständig analoge Steuerung der Quellenvorspannung kann außerdem bereitgestellt werden, z. B. durch eine direkte Ansteuerung von Anschlüssen, ein Prüffeld, das lediglich bei der Waferprüfung zur Verfügung steht, oder ein Steuerregister bei einer Abtastkettensteuerung sowie ein Digital/Analog-Umsetzer (DAC). Die oben genannten Steuermechanismen können unabhängig vom Chip oder als integrierte Vorspannungsteuerschaltungen, die in der Technik bekannt sind, realisiert sein.
Zweitens kann dort, wo mehrere Quellenteilbereiche vorgesehen sind, eine separate Vorspannungsteuerung zur Prüfung realisiert sein. Eine Methodik mit mehreren Quellenteilbereichen wäre dann natürlich, wenn Teile der Schaltung aktiv sind, während andere Teile ungenutzt sind. Bei einigen Prüf- und Diagnoseverfahren, die oben beschrieben wurden, kann eine Entwurfmethodik, bei der Quellen in Teilbereiche unterteilt sind, z. B. eine Methodik einer anwendungsspezifischen integrierten Schaltung (ASIC), bei der Quelleninseln geografisch definiert sind, vorteilhaft sein.
Die oben beschriebenen Anwendungsmöglichkeiten der Modifikation der Quellenvorspannung während einer spannungsgestützten Prüfung machen Defekte durch das Verringern (Stärkung von Transistoren) anstelle des Erhöhens (Schwächung von Transistoren) von Werten für Vt besser erkennbar; durch das unabhängige Steuern von Werten Vt für n-Transistoren getrennt von jenen für p-Transistoren; durch die Verwendung von Beziehungen zwischen Vt und einer minimalen Betriebsspannung VDD oder anderen messbaren oder steuerbaren Schaltungsparametern für eine Defekterkennung oder Schaltungskennzeichnung; durch das Ausnutzen von getrennt verdrahteten Quellenteilbereichen, falls sie vorhanden sind; und durch die Verwendung einer Vt-Modifikation zur Verbesserung der Diagnose.
II. IDDQ-Prüfung
Die Quellenvorspannung eines Transistors hat einen starken Einfluss auf seine Schwellenspannung Vt, die ihrerseits einen starken Einfluss auf ihren statischen Leckstrom IDDQ hat. Bei den oben beschriebenen Verfahren werden sowohl das Erhöhen als auch das Absenken des Schwellenwertes Vt angewendet, um die Beziehung zwischen der Quellenvorspannung und dem IDDQ auszunutzen, anstelle lediglich die Quellenvorspannung zu verwenden, um den IDDQ zu verringern. Außerdem ermöglichen die Verfahren eine Kennzeichnung mehrerer unabhängiger Beziehungen durch das Modifizieren von Vtn und Vtp unabhängig voneinander. Diese Verfahren beruhen im Allgemeinen auf dem Messen des IDDQ bei zwei oder mehr Quellenvorspannungsbedingungen und dem Vergleichen der betreffenden Beziehung zwischen dem IDDQ und der Quellenvorspannung mit der Beziehung, die für eine defektfreie Schaltung erwartet wird. Im Vergleich mit Verfahren, die den IDDQ bei unterschiedlichen Versorgungsspannungen VDD vergleichen, ermöglicht eine Modifikation der Quellenvorspannung Folgendes: einen größeren Bereich der IDDQ-Prüfung ohne Beschädigung der Einheit mit starken elektrischen Feldern über dem Gateoxid, Kennzeichnen mehrerer unabhängiger Beziehungen, indem Vtn und Vtp getrennt modifiziert werden, Vergrößern der Fähigkeit, Sprünge des IDDQ infolge verschlechterter logischer Pegel, die abgesenkte Transistor-Schwellenwerte übersteigen oder unter erhöhte Transistor-Schwellenwerte fallen, zu verursachen.
Bei der IDDQ-Prüfung kann das Verfahren die folgenden Schritte beinhalten: Anwenden eines Prüfvektors, Anwenden einer ersten Gruppe von Vorspannungen an eine n-Quelle 18 und eine p-Quelle 14 (d. h. über Steuerpunkte 42, 44, siehe 1), Messen des IDDQ, Anwenden einer zweiten Gruppe von Vorspannungen an die Quellen und erneutes Messen des IDDQ. Die Ergebnisse der IDDQ-Prüfung unter der Mehrzahl von Bedingungen der Quellenvorspannung werden dann mit erwarteten Ergebnissen für eine defektfreie Schaltung verglichen, um zu bestimmen, ob ein Fehler vorhanden ist. Es wird angemerkt, dass der Prüfvektor angewendet werden kann, während sich der Chip unter normalen Bedingungen oder Bedingungen mit erhöhter Quellenvorspannung befindet. Er kann optional vor dem Einstellen der gewünschten Quellenvorspannungen und dem Messen des IDDQ angewendet oder erneut angewendet werden. Die Schritte des Modifizierens der Quellenvorspannung und des Messens des IDDQ können für verschiedene Prüfvektoren wiederholt werden. "Erwartete Ergebnisse" können durch eine empirische Analyse mehrerer Prüfungen für viele Chips erzeugt werden. Die Anwendungs- und Messschritte können vor dem Vergleich mehrmals wiederholt werden. Es gibt mehrere Arten des Vergleichs der Ergebnisse, um unter Verwendung der IDDQ-Prüfung mit modifizierter Quellenvorspannung zu bestimmen, ob ein Defekt vorhanden ist.
A. Beziehungsvergleich
In einer Ausführungsform können Defekte erkannt werden, indem allgemeine Beziehungen zwischen dem IDDQ einer defektfreien Schaltung und jenem einer defektbehafteten Schaltung unter Verwendung einer Modifikation der Quellenvorspannung verglichen werden. Ein Unterschied, d. h. eine "Differenz" des IDDQ, wenn die Quellenvorspannung modifiziert ist, kann z. B. erkannt werden, wenn sich eine verschlechterte Spannung an einem Knoten von einem Wert unterhalb des Wertes Vt des angesteuerten Transistors zu einem Wert oberhalb hiervon verändert. In einem anderen Beispiel kann der IDDQ eine oder mehrere große Veränderungen oder "Sprünge" des Wertes beinhalten, während sich die Quellenvorspannung gleichmäßig ändert, wodurch ein Defekt angezeigt wird.
Beispiel: Ein Defekt ist in Form eines unbeabsichtigt offenen Knotens vorhanden. Die Spannung des offenen Knotens ist durch die Spannungen auf einer benachbarten Leitung festgelegt. Es wird angenommen, dass die benachbarte Leitung während der Prüfung zufällig stets auf der korrekten Spannung für den offenen Knoten ist, so dass die Spannung des offenen Knotens auf der korrekten Seite des logischen Schwellenwertes des angesteuerten Gates liegt, jedoch verschlechtert ist. Wird angenommen, dass der offene Knoten auf einem verschlechterten logischen Wert 0 ist, gibt es keinen defektbezogenen IDDQ, solange die verschlechterte Spannung 0 einen Spannungswert besitzt, der niedriger als Vtn in dem angesteuerten Gate ist. Wenn jedoch Vtn während der Prüfung auf einen Wert unter dem Spannungswert an dem verschlechterten Knoten verringert wird, gibt es einen Sprung beim IDDQ. In einem defektfreien Chip wird dagegen der Knoten, an dem der unbeabsichtigt offene Knoten in der Schaltung auftritt, einen Wert von etwa 0 V haben, d. h., kleiner als der verringerte Wert Vtn sein. In diesem Fall wird es keinen ähnlichen Sprung beim IDDQ geben. Demzufolge wird der Defekt leichter erkannt.
Weiterhin wird unter Bezugnahme auf das oben genannte Beispiel angemerkt, dass im Unterschied zum Einschalten des IDDQ durch Verringern von Vt auch ein Ausschalten des IDDQ durch Erhöhen der Schwellenspannung Vt zu einem Sprung des IDDQ führen kann, der bei einer defektfreien Schaltung nicht vorhanden wäre. Die verschlechterten Spannungen an den Enden einer widerstandsbehafteten Brücke zwischen Signalleitungen können z. B. einen "Ausgangs-Treiberstrom" (fan-out current) in den angesteuerten Gattern bewirken. Ein derartiger Ausgangs-Treiberstrom könnte ausgeschaltet werden, indem ein oder mehrere Transistor-Schwellenwerte Vt in den angesteuerten Gates erhöht werden, was eine unerwartete Verringerung des IDDQ bewirkt. In einer defektfreien Schaltung wären kein Ausgangs-Treiberstrom und dadurch keine ähnliche Verringerung des IDDQ vorhanden. Demzufolge wird der Defekt leichter erkannt.
B. Vergleich von Kurvenverläufen
In einer weiteren Ausführungsform kann der Prozess einen Vergleich eines IDDQ-Kurvenverlaufs oder einen grafischen Vergleich realisieren durch: Ermitteln eines oder mehrerer IDDQ-Kurvenverläufe für eine defektfreie Schaltung (z. B. mit einem punktweisen Modell oder der Modellierung der Kurven als lineare oder exponentielle Kurven) und eines IDDQ-Kurvenverlaufs für eine zu prüfende Schaltung und Vergleichen der IDDQ-Kurvenverläufe. Das Ermitteln eines IDDQ-Kurvenverlaufs für eine defektfreie Schaltung kann das Messen des IDDQ bei verschiedenen Gruppen von Quellenvorspannungen für viele Chips beinhalten. Das Ermitteln des IDDQ-Kurvenverlaufs für die zu prüfende Schaltung kann gleichfalls das Messen bei verschiedenen Gruppen von Quellenvorspannungen beinhalten.
Die 3 und 4 veranschaulichen die Vorteile dieser Techniken. In diesem Fall werden verschiedene p-Quellen-Vorspannungen an einer Schaltung angewendet, und der resultierende IDDQ wird gemessen. Die Schaltung, die verwendet wird, um die Darstellung zu bilden, war ein Standardzelleninverter mit einem Widerstand, der einen Kurzschluss zwischen dem Ausgang und VDD modelliert. Die Technik kann natürlich auf alle Schaltungen angewendet werden. Aus den Messungen wird eine grafische Darstellung erzeugt, wie in 3 gezeigt ist. In 3 ist die p-Quellen-Vorspannung 18 auf der horizontalen Achse in Millivolt (mV) dargestellt, und der IDDQ ist auf der vertikalen Achse in Milliampère (mA) dargestellt. Die als punktierte/gestrichelte Linien dargestellten Kurven zeigen die Ergebnisse für Defektwiderstände von 1 Ohm (obere gestrichelte Linie), 1 kOhm (mittlere punktierte Linie) und 10 kOhm (untere gestrichelte Linie). Die durchgehende Linie stellt die gleiche Beziehung für einen statischen Leckstrom IDDQ im defektfreien Zustand dar. Es wird angemerkt, dass die defektbezogenen IDDQ-Kurven in etwa gerade verlaufen, wodurch sie von der exponentiellen Form einer defektfreien IDDQ-Kurve leicht unterschieden werden können. Die 10-kOhm-Kurve ist nahezu vollständig geradlinig, da der IDDQ in der beispielhaften Schaltung durch den Defektwiderstand festgelegt ist. Unabhängig von der Quellenvorspannung liegt eine Spannung von etwa VDD über dem Defektwiderstand an, so dass der Strom von der Quellenvorspannung abhängt. Bei dem Wert 1 Ohm ist der IDDQ durch den Transistor begrenzt, deshalb gibt die gezeigte Kurve die Abhängigkeit des Sättigungsstroms des Transistors von der Quellenvorspannung wieder. Während die Quellenvorspannung einen Einfluss auf den Sättigungsstrom des Drain (IDsat) hat, d. h. theoretisch eine etwa quadratische Abhängigkeit, kann die Form der Defektkurven trotzdem von der exponentiellen defektfreien IDDQ-Kurve leicht unterschieden werden.
4 zeigt zum Vergleich eine grafische Darstellung nach dem Stand der Technik, die die Schwierigkeiten beim Erkennen von Defekten unter Verwendung der Beziehung zwischen IDDQ und VDD für die gleiche Schaltung veranschaulicht. In dieser grafischen Darstellung ist IDDQ auf der vertikalen Achse in Milliampère (mA) dargestellt, und VDD ist auf der horizontalen Achse in Volt (V) dargestellt. Gestrichelte Linien stellen wiederum eine Schaltung mit einem Defekt dar, und durchgehende Linien stellen eine defektfreie IDDQ-Kurve dar. In diesem Beispiel wird die defektfreie IDDQ-Kurve über etwa den gleichen Bereich wie in 3 variiert. In diesem Fall besitzt die defektbezogene IDDQ-Kurve jedoch Verläufe, die viel enger an der defektfreien IDDQ-Kurve liegen. Demzufolge werden Kurvenverläufe erzeugt, die leichter unterscheidbar sind, indem die Quellenvorspannung im Vergleich zur Technik eines IDDQ als Funktion von VDD (4) modifiziert wird (3).
C. Ausreißer-Aussonderungstechniken
Eine weitere Ausführungsform kann das Ausführen einer Prüfung einer bestimmten Anzahl von n vorgegebenen Quellenvorspannungseinstellungen und das Verwenden von n-dimensionalen Ausreißer-Aussonderungstechniken beinhalten, um defektbehaftete Schaltungen zu kennzeichnen. Ausreißer-Aussonderungstechniken funktionieren in der Weise, dass Abtastwerte lokalisiert werden, die nicht in die natürliche, d. h. defektfreie Verteilung passen.
In Bezug auf die oben genannten Vergleichsausführungsformen ermöglicht die getrennte Verdrahtung von n-Quellen 18 und p-Quellen 16, dass die Quellenvorspannung und somit die Werte Vtn und Vtp unabhängig eingestellt werden können. Diese Fähigkeit kann vorteilhaft sein, da sie z. B. zwei unterschiedliche kennzeichnende Beziehungen, die miteinander verglichen werden können, bereitstellen kann. Das wäre besonders hilfreich in dem Fall, wenn die Charakteristiken von IDDQ als Funktion der Quellenvorspannung zwischen n-Transistoren und p-Transistoren ganz verschieden sind. Das gilt z. B. dann, wenn die Ergebnisse eines Transistors in stärkerem Maße eine Beziehung einer defektbehafteten Schaltung darstellen als jene des anderen Transistors. Eine getrennte Verdrahtung ermöglicht außerdem die Änderung des Schaltungszustands durch Modifizieren logischer Schwellenwerte, ohne dass irgendwelche anderen Eingänge geändert werden.
Eine Modifikation der Quellenvorspannung kann außerdem verwendet werden, einen Typ des IDDQ, d. h. den n-Typ oder den p-Typ, in den Sperrzustand zu versetzen oder wenigstens wesentlich weniger leitfähig zu machen und anschließend eine Vielzahl von Kennzeichnungen an dem jeweils anderen Typ als Funktion wenigstens eines Schaltungsparameters auszuführen. Eine derartige Kennzeichnung könnte den Strom als Funktion der Spannung, eine Analyse des Stroms als Funktion der Temperatur oder des Stroms als Funktion der Quellenvorspannung beinhalten. Sie könnte außerdem das Vergleichen von IDDQ unter Verwendung eines Prüfvektors als Funktion eines anderen Prüfvektors beinhalten. Es kann erwartet werden, dass die Kennzeichnung eines Typs zu einem Zeitpunkt eine viel gleichförmigere Beziehung für jedes Element, das gekennzeichnet wird, und deshalb eine stärkere und leichter verständliche Gruppe von Standardbeziehungen bereitstellt. Diese Techniken könnten außerdem verwendet werden, um die Zusammensetzung des Leckstroms zu erkennen.
In einer weiteren Ausführungsform kann eine Modifikation der Quellenvorspannung als eine weitere unabhängige Variable bei der Mehrparameter-Prüfung (z. B. IDDQ als Funktion der Quellenvorspannung bzw. als Funktion der IC-Geschwindigkeit, gemessen durch einen Ringoszillator) verwendet werden. Sie kann außerdem bei der Kennzeichnung des IDDQ verwendet werden, um seinen Ursprung zu verstehen. Ein defektbezogener IDDQ, der durch n-Transistoren fließt, kann z. B. von einem defektbezogenen IDDQ, der durch p-Transistoren fließt, unterschieden werden, indem lediglich n-Transistoren einmalig gestärkt werden und beobachtet wird, welche Modifikation Einfluss auf den defektbezogenen IDDQ hat.
III. Belastungsprüfung
Eine Modifikation der Quellenvorspannung stellt außerdem eine alternative Weise dar, um einen Chip zu belasten und latente Defekte für bestimmte Klassen von Schaltungen zu finden. Eine Modifikation der Quellenvorspannung ermöglicht z. B. die Erzeugung von großen Strömen zum Belasten eines Chips, ohne dass ein starkes und schädigendes elektrisches Feld über das Gateoxid angelegt wird und ohne dass unbedingt eine hohe Temperatur angewandt werden muss, d. h., ohne dass zwangsläufig ein Einbrandofen erforderlich ist. Da außerdem die Transistor- Schwellenspannung (Vt) einen starken Einfluss sowohl auf den Schaltstrom als auch auf den statischen Transistorstrom hat, ermöglicht das Verfahren eine Abstimmung der Quellenvorspannungen während einer Belastung, um die gewünschte Mischung aus statischen und Schaltströmen zu erreichen. Dementsprechend wird ein Verfahren für eine verbesserte Schaltungsbelastung im Vergleich zu Standardtechniken der Spannungsbelastung und Einbrandbelastungen bereitgestellt. Das Verfahren hilft außerdem, dass die Schaltungen bei Belastungsbedingungen funktionieren, und ermöglicht das Lokalisieren und Diagnostizieren von Defekten. Die Verfahren können verwendet werden, um das Gateoxid "stoßförmig" zu belasten und die Quellenvorspannung während des Einbrands auf jeden einzelnen Chip anzupassen. Wie bei der spannungsgestützten Prüfung und der IDDQ-Prüfung können Teilbereiche in Bezug auf eine Belastungsprüfung ebenfalls vorteilhaft sein.
Anwendungsmöglichkeit 1: Stromsteuerung
Transistorschaltströme sind stark abhängig von einer Schwellenspannung Vt auf der Grundlage der allgemein bekannten vereinfachten Gleichung ID_Ssat = K·W/2L(Vgs – Vt)^2, wobei der Parameter K die Steilheit des Transistors, W die Transistorbreite, L die Transistorlänge, Vgs die Spannungsdifferenz zwischen dem Gate des Transistors und Source-Knoten und Vt die Schwellenspannung des Transistors ist. Das Modifizieren der Quellenvorspannung modifiziert insbesondere Vt und modifiziert deswegen Schaltströme. Wie oben beschrieben wurde, besteht ein Ziel der Belastung von Chips darin, große Schaltströme zu erzeugen. Das Modifizieren der Quellenvorspannung verwendet Verringerungen von Vt während einer Belastung, um dieses Ziel zu erreichen. Die Verwendung eines niedrigen Wertes von Vt anstelle eines hohen Wertes von VDD erzeugt große Ströme, ohne dass ein starkes und schädigendes elektrisches Feld über das Gateoxid angelegt wird. Außerdem könnte die Verwendung eines niedrigen Wertes von Vt zum Erzeugen des Stroms dabei helfen, unechte Defekte infolge von Übersprechen zu vermeiden, die bei einer Spannungsbelastung bei erhöhtem Wert von VDD stärker auftreten als bei einem Nennwert von VDD. Das Modifizieren von Quellenvorspannungen zum Modifizieren von Schaltströmen kann erfolgen: (1) als ein eigentlicher Belastungsmechanismus beim Fehlen einer erhöhten Temperatur oder Spannung; (2) während einer spannungsgestützten Belastung oder (3) während einer Einbrandbelastung, wobei "Einbrandbelastung" gewöhnlich eine Belastung durch hohe Temperatur und gelegentlich eine Belastung durch hohe Temperatur und hohe Spannung bedeutet.
Unterhalb des Schwellenwertes liegende Leckströme des Transistors reagieren außerdem stark empfindlich auf Vt gemäß der vereinfachten Gleichung I_DSsub = W/L·I_d0·e^(Vgs – Vt)/nV', wobei W die Transistorbreite, L die Transistorlänge, I_d0 ein Prozessparameter, der die Steilheit des Transistors betrifft und von Vt abhängt, Vgs die Spannungsdifferenz zwischen den Gate- und Source-Knoten des Transistors, Vt die Schwellenspannung des Transistors, n ein konstanter Prozessparameter, der typischerweise etwa 2 beträgt, und V' gleich kT/q ist, wobei k die Boltzmann-Konstante, T die Temperatur in Kelvin und q die Ladung eines Elektrons ist. Eine Erhöhung von Vt vermindert insbesondere den statischen Leckstrom IDDQ. Wie oben beschrieben wurde, ist ein weiteres wichtiges Element bei der Belastung von Chips die Steuerung der umgesetzten Leistung. Ein Modifizieren von Quellenvorspannungen verwendet Erhöhungen von Vt, um während der Belastung den unterhalb des Schwellenwertes liegenden Leckstrom zu erhöhen, um dieses Ziel zu erreichen.
Schließlich sind häufig Entwurfseinschränkungen erforderlich, damit Schaltungen unter Belastungsbedingungen (erhöhte Spannung und/oder Temperatur) funktionieren. Das Modifizieren von Quellenvorspannungen ermöglicht die Verwendung einer Vt-Modifikation während einer Belastung, um ein Funktionieren von Schaltungen unter Einbrandbedingungen zu unterstützen.
Eine Modifikation der Quellenvorspannung kann in der Prüfeinrichtung oder in dem Einbrandofen angewendet werden. Sie kann außerdem als der einzige Belastungsmechanismus oder in Kombination mit erhöhter Spannung und/oder Temperatur verwendet werden. Die Auswahl hängt von den Soll-Defekten ab, die beschleunigt auftreten sollen. Ferner können dann, wenn ein Einbrandofen verwendet wird, viele Schaltungen auf einmal einer Belastung unterzogen werden, wobei der gezogene Strom und die Temperatur jeder Schaltung einzeln überwacht werden können. Die Quellenvorspannungen können außerdem individuell eingestellt werden.
Eine Modifikation der Quellenvorspannung während einer Belastungsprüfung kann als ein einfacher oder hoch entwickelter Steuermechanismus für den Schaltstrom oder den statischen Strom während einer Belastung an der Prüfeinrichtung oder während des Einbrands verwendet werden. Zu Beispielen einer einfachen Steuereinrichtung des Strom zählen: das ständige Vermindern der Vt-Werte des Transistors während einer spannungsgestützten Belastung, um die Schaltströme zu vergrößern; oder das ständige Erhöhen der Vt- Werte des Transistors während einer Einbrandbelastung, um die statischen Verlustströme zu vermindern.
Modernere Stromsteuereinrichtungen können Folgendes beinhalten:
Beispiel 1: Spezielles Einrichten der Steuerung der Quellenvorspannung für jeden einzelnen Chip
Eine Schwellenspannung Vt kann in dem Einbrandofen eingestellt werden, um den gewünschten Betrag des Schaltstroms ohne einen unnötigen statischen Leckstrom zu erhalten. Um diese Strategie zu realisieren, wird der durch einen Chip während des Einbrands gezogene Strom überwacht und Vt in der Weise eingestellt, dass der Chip einen vorgegebenen gewünschten Betrag des Schaltstroms zieht, der in den meisten Fällen für alle Chips gleich ist. Chips mit kurzen Kanälen würden natürlich eine großen Schaltstrom ziehen und erfordern deswegen eine höhere Vt-Einstellung als Chips mit längeren Kanälen. Die verhältnismäßig hohe Vt-Einstellung würde den statischen Leckstrom steuern, von dem außerdem erwartet wird, dass er bei den Chips mit kürzerem Kanal größer ist. Chips mit langem Kanal würden dagegen eine Einstellung von Vt auf einen niedrigeren Wert erfordern. Die Strommessung und die Erzeugung des Vt-Steuersignals könnten in der Einbrandprüfeinrichtung erfolgen.
Da die Chiptemperatur stark durch den statischen Strom und den Schaltstrom bestimmt wird, die ihrerseits von der Quellenvorspannung durch deren Wirkung auf Vt stark abhängig sind, kann die Quellenvorspannung auch zum Steuern der Temperatur verwendet werden. Die Temperatur jedes Chips könnte z. B. über einen Sensor, der sich außerhalb des Chips 50 befindet (1) oder einen chipinternen Sensor 52 (1) wie etwa ein Thermistor überwacht werden, und die Quellenvorspannung bzw. Quellenvorspannungen könnten durch die Steuereinheit 40 (1) gesteuert werden, um eine gewünschte Temperatur bei der Belastungsprüfung aufrechtzuerhalten. Eine Verringerung von VDD würde eine ähnliche Strombegrenzungswirkung erreichen. Die Verwendung einer Vt-Einstellung schafft jedoch zwei Vorteile. Erstens erzeugt im Unterschied zur Spannung VDD die Schwellenspannung Vt selbst keine Belastung. Demzufolge gibt es keinen Verlust durch beschleunigt auftretende Defekte, der einem ansteigenden Wert Vt zugeordnet ist. Zweitens hat ein ansteigender Wert Vt einen starken Einfluss sowohl auf den Schaltstrom als auch auf den unterhalb des Schwellenwertes liegenden Leckstrom. VDD besitzt dagegen einen starken Einfluss lediglich auf Schaltströme. Der Einfluss von VDD auf einen unterhalb des Schwellenwertes liegenden Leckstrom IDDQ ist verhältnismäßig gering, da er lediglich durch die Wirkung der durch den Drain verursachte Absenkung des Schwellenwertes (Drain Induced Barrier Lowering – DIBL) bewirkt wird.
Beispiel 2: Schalten der Quellenvorspannung
Ein Schalten der Quellenvorspannung während einer Einbrand- oder Spannungsbelastung, so dass die Werte Vt niedrig sind, wenn die Schaltung schaltet, und hoch sind, wenn die Schaltung nicht schaltet, erzeugt hohe Spitzenschaltströme als Belastungsmechanismus, während der statische Leckstrom begrenzt ist. Dieser Prozess kann z. B. das Erhöhen der p-Quellen-Vorspannung 14 (1) und das Verringern der n-Quellen-Vorspannung 18, wenn ein Schalten der Schaltung erfolgen soll; und das Verringern der p-Quellen-Vorspannung 14 und das Erhöhen der n-Quellen-Vorspannung 18, wenn kein Schalten der Schaltung erfolgen soll, beinhalten. Ein Begrenzen des statischen Leckstroms verringert die Leistungsanforderung und hilft, ein Ansteigen der Chiptemperatur und eine thermische Verschiebung zu verhindern. Das Schalten der Quellenvorspannung während des Einbrands könnte durch Synchronisation der Spannung Vt auf den Takt erfolgen.
Beispiel 3: Unterschiedliches Einstellen von Vt während eines Einbrands bei hoher Spannung gegenüber Einbrand bei Nennspannung
Obwohl eine Belastung mit einer hohen Spannung erwünscht, jedoch nicht während der gesamten Dauer des Einbrands erforderlich ist, könnte ein Leckstrom während eines Abschnitts mit erhöhter Spannung des Einbrands durch Einstellen von Vt auf einen hohen Wert gesteuert werden. Anschließend könnte eine Erzeugung großer Schaltströme während eines Abschnitts mit nicht erhöhter Spannung des Einbrands (durch Einstellen von Vt auf einen niedrigen Wert) erfolgen.
Anwendungsmöglichkeit 2: Unterstützen der Schaltungsfunktionalität während des Einbrands
Eine Modifikation der Quellenvorspannung zum Steuern von Vt kann außerdem verwendet werden, um die Funktion von Schaltungen bei Einbrand-Betriebsbedingungen zu unterstützen. Ein Grund, warum Schaltungen bei einem erhöhten Wert von VDD während des Einbrands ausfallen, besteht darin, dass eine Pfadverzögerung stärker durch RC dominiert wird als beim Nennwert von VDD. Die Änderung erfolgt, da die Transistoren schneller werden, die Verbindung untereinander jedoch nicht. Diese Änderung der Zusammensetzung der Pfadverzögerung kann zur Verletzung von kritischen Laufbedingungen führen. Um z. B. eine Verletzung einer Zwischenspeicherhaltezeit zu verhindern, dürfen keine Daten am Zwischenspeichereingang innerhalb einer bestimmt Zeitdauer eintreffen, nachdem der Takt am Takteingang eingetroffen ist. Wenn der Datenpfad durch Gatterverzögerungen dominiert ist, während das Taktverteilungsnetz durch Leitungsverzögerungen dominiert ist, kann die Haltezeit unter den Bedingungen eines erhöhten Wertes VDD infolge des schnelleren Datenpfades gegenüber dem Taktverteilungspfad verletzt werden. Bei normalen Bedingungen kann keine Haltezeitverletzung auftreten. Im Idealfall muss die Schaltung nicht zeitgesteuert werden, um bei einem Wert VDD, der außerhalb der Spezifikation liegt, zu arbeiten. Um diese Anforderung zu mindern, wird Vt erhöht, wenn die Schaltung bei einem erhöhten Wert VDD betrieben wird. Die Erhöhung von Vt würde dem schnelleren Transistor entgegenwirken, hätte keine Auswirkung auf die Zwischenverbindungsverzögerung und würde deswegen die Zusammensetzung der Pfadverzögerung näher an dem Wert halten, der unter normalen Betriebsbedingungen der Schaltung auftritt.
Ein weiterer Grund, warum Schaltungen bei Einbrandbedingungen nicht funktionieren könnten, besteht darin, dass hohe Temperaturen erhöhte Leckströme bewirken, die verursachen könnten, dass dynamische Knoten ihre Ladung zu schnell verlieren und dadurch einen Ausfall der Schaltung bewirken. Um Entwurfszugeständnisse zum Beseitigen des Problems zu vermeiden, könnte der Wert Vt während des Einbrands vergrößert werden, wodurch die Leckströme verringert würden und somit der Wirkung der hohen Temperatur entgegengewirkt würde. Bedingungen mit hohen Temperaturen führen gleichfalls zu Problemen mit einem VDD-Abfall wegen des Anstiegs des spezifischen Widerstands der Metall-Stromzuführungsleitungen. Eine Verringerung der Schaltströme durch Erhöhung der Werte Vt während des gesamten Einbrands oder eines Teils hiervon vermindert den VDD-Abfall und verhindert, dass Entwickler einen VDD-Abfall während des Einbrands berücksichtigen müssen.
Beispiel: Eine unabhängige Steuerung von Vtn und Vtp kann verwendet werden, um Betriebsbedingungen zu finden, bei denen die Schaltung funktionieren kann. Um dazu beizutragen, dass dynamische Knoten ihre Ladung behalten, kann z. B. lediglich Vtn erhöht werden, während Vtp auf einem Nennwert bleibt.
Anwendungsmöglichkeit 3: Teilbereiche
Wie oben in Bezug auf eine IDDQ-Prüfung angemerkt wurde, können Schaltungen mit Quellen, die getrennt von VDD und GND der Schaltung verdrahtet sind, lediglich einen einzigen gemeinsam genutzten p-Quellenknoten und einen einzigen gemeinsam genutzten n-Quellenknoten aufweisen oder die p-Quellen- und n-Quellenknoten können selbst in Teilbereiche unterteilt sein. Wenn die Quellen in Teilbereiche unterteilt sind, wie in 2 gezeigt ist, können Belastungsbedingungen für jeden Teilbereich einzeln gesteuert werden, was für solche Dinge nützlich sein kann, wie die Minderung der Anforderung, dass alle Teilbereiche der Schaltung in der Lage sein müssen, unter den gleichen Belastungsbedingungen zu funktionieren. Die durch den Wert Vt verursachte Belastung durch einen großen Strom kann zu einem Zeitpunkt lediglich auf einen Teil der Schaltung angewendet werden, um den Leistungsbedarf zu minimieren. Selbst dann, wenn die Quellen nicht in Teilbereiche unterteilt sind, kann der Wert Vt des n-Transistors und des p-Transistors jeweils zu einem Zeitpunkt abgesenkt werden, um eine Belastung durch den Leistungsbedarf minimal zu machen.
In Teilbereiche unterteilte Quellen können außerdem zur Defektlokalisierung beitragen. Insbesondere "vorübergehende" Belastungsdefekte, d. h. solche Defekte, die eine Fehlfunktion der Schaltung nur bei Belastung und nicht bei normalen Betriebsbedingungen bewirken, können in einem Teilbereich lokalisiert werden. Die Lokalisierung kann erfolgen, indem die Belastungsprüfung wiederholt abläuft, wobei lediglich ein Teilbereich oder eine Teilmenge der Teilbereiche die belastenden Bedingungen der Quellenvorspannung erfahren. Der Teilbereich, der den Defekt enthält, kann als der Teilbereich identifiziert werden, der bei der belastenden Bedingung den Ausfall, d. h. den Prüffehler oder die Fehlfunktion der Schaltung, bewirkt. Wenn dieser Prozess während der Prüfung verfahrenstechnisch beendet ist, könnten außerdem belastungsbedingte permanente Defekte in einem Teilbereich lokalisiert werden. Wird angenommen, dass die Teilbereiche nicht unabhängig geprüft werden können, würde eine derartige Lokalisierung eine serielle Belastung jedes Teilbereichs und eine Prüfung nach einem Fehler erfordern. Die Lokalisierung könnte nicht in einem Nachverarbeitungsschritt erfolgen, da der Defekt, nachdem der Belastungsdefekt dauerhaft geworden ist, unabhängig davon, welcher Teilbereich in die Belastungsbedingung versetzt wird, vorhanden sein würde.
Wenn Pfade Quellenvorspannungs-Teilbereiche durchqueren, kann die Fehlerstelle weiterhin in einem Teilpfad innerhalb eines Teilbereichs lokalisiert werden. Außerdem können selbst dann, wenn die Quellen nicht in Teilbereiche unterteilt sind, vorübergehende Defekte, bei denen der Strom durch n-Transistoren fließt, von vorübergehenden Defekten, bei denen die Leistung durch p-Transistoren fließt, unterschieden werden, indem zu einem Zeitpunkt lediglich Vtn oder Vtp vermindert wird. Eine Steuerung von Vt während einer Belastung kann ebenfalls bei der Defektkennzeichnung oder einer "prüfungsgestützten Fehleranalyse" helfen. Insbesondere können Probleme, die insbesondere bei großen Strömen auftreten, von jenen infolge von starken Feldern unterschieden werden, indem sowohl bei einem erhöhten Wert VDD als auch bei einem verminderten Wert Vt geprüft wird.
Anwendungsmöglichkeit 4: Gateoxid-Belastung durch starkes elektrisches Feld
Um das Auftreten bestimmter Defekte, die zum Ausfall führen, zu beschleunigen, z. B. Gateoxid-Defekte, kann es erwünscht sein, bei einem bestimmten Abschnitt der Schaltungsbelastung ein erhöhtes elektrisches Feld über das Gateoxid anzulegen. Bei n-Transistoren, deren p-Quellenspannungen 14 nominell auf dem Potential GND sind, erzeugt eine Absenkung der p-Quellenspannung ein derartiges erhöhtes elektrisches Feld. Das Gleiche gilt mit umgekehrten Polaritäten für p-Transistoren. Es wird angemerkt, dass die Verwendung der Modifikation der Quellenvorspannung, um das erhöhte elektrische Feld zu erreichen, einen Vorteil gegenüber der Erhöhung von VDD zum Erreichen des erhöhten elektrischen Felds hat, da sie viel schneller angewendet werden kann. Insbesondere die Änderung der Versorgungsspannung VDD ist eine langsamere Operation als die Änderung der Quellenvorspannung. Während eine Erhöhung von VDD bewirkt, dass die Schaltung einen größeren statischen Leckstrom zieht, verringert die Modifikation der Quellenvorspannung den gezogenen statischen Leckstrom und dadurch die statische Leistungsaufnahme während der Belastung des Gateoxids. In einer Ausführungsform wird die Quellenvorspannung stoßartig mit der Belastungseinstellung synchron mit der Taktung der Schaltung belastet. Die Quellenvorspannungen werden z. B. auf normale Bedingungen unmittelbar vor der Taktschaltung eingestellt und dann sofort, nachdem der Takt schaltet, für den Rest der (wahrscheinlich gegenüber der normalen Taktperiode verlängerten) Taktperiode auf die Belastungsvorspannung eingestellt. Das Vorsehen dieser Schritte würde während des Schaltens der Schaltung nominale Bedingungen aufrechterhalten, was die Forderung vermeiden würde, dass die Schaltung unter Belastungsbedingungen korrekt arbeitet. Es wird angemerkt, dass eine ähnliche Belastung des Stoßtyps bei einer VDD-Modifikation anstelle einer Strategie mit Vt-Modifikation viel weniger praktisch wäre, da, wie oben angemerkt wurde, eine Änderung der Versorgungsspannung VDD eine viel langsamere Operation ist als die Änderung der Quellenvorspannung.
Die oben beschriebene Anwendungsmöglichkeit der Quellenvorspannung während einer Belastungsprüfung steuert den statischen Leckstrom während des Einbrands, nutzt jedoch außerdem den Vorteil, dass sie nicht nur den statischen Strom, sondern auch den dynamischen Schaltstrom steuern kann. Darüber hinaus beinhaltet die Technik die Vergrößerung dieses Stroms als einen eigenen Belastungsmechanismus. Die wahlweise Steuerung sowohl des statischen als auch des dynamischen Stroms während der gleichen Schaltungsbelastung ist außerdem vorteilhaft. Anstelle der bloßen Verwendung der Quellenvorspannung als ein pauschales Verfahren zum Verringern der Leistung während des Einbrands ist das gleichzeitige Einstellen von Bedingungen sowohl auf eine optimale Belastung der Schaltung als auch der Leistungssteuerung vorteilhaft. Die Technik kann auf jeden einzelnen Chip während des Einbrands angepasst werden und bietet außerdem ein alternatives Mittel für eine Belastung des Gateoxids. Diese Technik besitzt außerdem Erweiterungen in Bezug auf Diagnose und die Schaltungsfunktionalität während des Einbrands.
IV. Verschiedenes
Obwohl die Verfahren in Bezug auf bestimmte Schritte beschrieben wurden, sollte erkannt werden, dass nicht alle Schritte die Erfindung bilden, die in den beigefügten Ansprüchen dargestellt ist. Außerdem kann in vielen Fällen die festgelegte Reihenfolge der beschriebenen Schritte geändert werden, ohne vom Umfang der Erfindung abzuweichen.
Aus der vorhergehenden Erläuterung wird klar, dass die erläuterten Verfahrensschritte durch einen Prozessor wie etwa eine CPU der Steuereinheit 4, ausgeführt werden können, der Befehle des im Speicher gespeicherten Programmprodukts ausführt. Es ist klar, dass die verschiedenen Einheiten, Module, Mechanismen und Systeme, die hier beschrieben wurden, in Hardware, Software oder einer Kombination von beiden realisiert und anders als gezeigt in Blöcke aufgeteilt sein können. Sie können in jedem Typ von Computersystem oder anderen Vorrichtungen, die zum Ausführen der hier beschriebenen Verfahren geeignet sind, realisiert werden. Eine typische Kombination aus Hardware und Software könnte ein Mehrzweck-Computersystem mit einem Computerprogramm sein, das dann, wenn es geladen und ausgeführt wird, das Computersystem in der Weise steuert, dass es die hier beschriebenen Verfahren ausführt. Alternativ könnte ein Computer für einen speziellen Gebrauch, der spezialisierte Hardware zum Ausführen einer oder mehrerer der grundlegenden Aufgaben der Erfindung enthält, verwendet werden. Die vorliegende Erfindung kann außerdem in einem Computerprogrammprodukt eingebettet sein, das alle jene Merkmale umfasst, die die Realisierung der hier beschriebenen Verfahren und Funktionen ermöglicht, und das, wenn es in ein Computersystem geladen ist, diese Verfahren und Funktionen ausführen kann. Computerprogramm, Softwareprogramm, Programm, Programmprodukt oder Software bedeuten im vorliegenden Kontext jede Darstellung in einer beliebigen Sprache, einem beliebigen Code und einer beliebigen Schreibweise eine Gruppe von Befehlen, die vorgesehen sind, um zu bewirken, dass ein System, das eine Datenverarbeitungsfähigkeit besitzt, eine bestimmte Funktion entweder direkt oder nach dem Folgenden auszuführen: (a) Umsetzung in eine andere Sprache, einen anderen Code oder andere Schreibweise; und/oder (b) Wiedergabe in einer anderen materiellen Form.
Obwohl diese Erfindung in Verbindung mit den speziellen Ausführungsformen, die oben dargestellt wurden, beschrieben wurde, ist klar, dass ein Fachmann in der Lage ist, viele Alternativen, Modifikationen und Variationen vorzunehmen. Demzufolge ist vorgesehen, dass die Ausführungsformen der Erfindung, die oben dargestellt wurden, lediglich erläuternd und nicht einschränkend sind. Verschiedenen Änderungen können gemacht werden, ohne vom Umfang der Erfindung, der in den folgenden Ansprüchen definiert ist, abzuweichen.
Industrielle Anwendbarkeit
Die Erfindung ist für die Prüfung integrierter Schaltungen nützlich.

Claims

Verfahren zum Prüfen einer integrierten Schaltung (10), die Quellen (14, 18) aufweist, die getrennt von der Spannungsversorgung der Schaltung (VDD) und Masse verdrahtet sind, wobei das Verfahren die folgenden Schritte umfasst: Prüfen einer Schaltung, das das unabhängige Modifizieren einer p-Quellen-Vorspannung (14) eines n-Transistors (16) und einer n-Quellen-Vorspannung (18) eines p-Transistors (20) beinhaltet; und Bestimmen aus der Prüfung, ob ein Defekt vorhanden ist; dadurch gekennzeichnet, dass die Quellen (14, 18) Teilbereiche (14A, 14B, 18A, 18B) enthalten, wobei der Modifizierungsschritt das Anwenden einer anderen Quellenvorspannungsbedingung an wenigstens einen Teilbereich im Vergleich zu wenigstens einem anderen Teilbereich beinhaltet und der Bestimmungsschritt auf die Schaltung als Ganzes und auf jeden einzelnen Teilbereich angewendet wird.
Verfahren nach Anspruch 1, wobei die Quellen (14, 18) Teilbereiche enthalten, der Modifizierungsschritt das Anwenden einer Vielzahl von unterschiedlichen Quellenvorspannungsbedingungen an eine Vielzahl von unterschiedlichen Teilbereichen beinhaltet und der Bestimmungsschritt das Vergleichen der Ergebnisse der Prüfung untereinander beinhaltet, um einen Defekt zu lokalisieren.
Verfahren nach Anspruch 1 oder Anspruch 2, wobei der Prüfungsschritt ferner das Anregen der Schaltung mit einem Prüfvektor, gefolgt von dem Schritt des Modifizierens der Quellenvorspannungen für eine vorgegebene Zeitdauer vor dem Bestimmungsschritt, beinhaltet.
Verfahren nach einem der vorhergehenden Ansprüche, wobei der Bestimmungsschritt das Vergleichen der Ausgänge der Schaltung mit Ergebnissen, die für eine defektfreie Schaltung erwartet werden, beinhaltet.
Verfahren nach einem der vorhergehenden Ansprüche, wobei der Bestimmungsschritt das Vergleichen der Ausgänge der Schaltung mit Ergebnissen für die gleiche Schaltung bei anderen Quellenvorspannungsbedingungen beinhaltet.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Prüfung das Modifizieren der Quellenvorspannungen auf eine von einer Vielzahl von extremen Bedingungen beinhaltet.
Verfahren nach Anspruch 5, wobei der Bestimmungsschritt während der Prüfung das Beobachten eines Schaltungsparameters zusätzlich zu der Quellenvorspannung beinhaltet.
Verfahren nach Anspruch 5, wobei der Prüfschritt ferner das Modifizieren wenigstens eines anderen Schaltungsparameters als die Quellenvorspannung beinhaltet.
Verfahren nach einem der vorhergehenden Ansprüche, wobei der Prüfschritt ferner eine spannungsgestützte Prüfung beinhaltet.