JP5880826B2 - トリミング回路及び調整回路 - Google Patents
トリミング回路及び調整回路 Download PDFInfo
- Publication number
- JP5880826B2 JP5880826B2 JP2011255507A JP2011255507A JP5880826B2 JP 5880826 B2 JP5880826 B2 JP 5880826B2 JP 2011255507 A JP2011255507 A JP 2011255507A JP 2011255507 A JP2011255507 A JP 2011255507A JP 5880826 B2 JP5880826 B2 JP 5880826B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- trimming
- input
- fuse element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009966 trimming Methods 0.000 title claims description 47
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000002265 prevention Effects 0.000 description 2
- 238000007664 blowing Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Description
た制御信号に応じた制御信号を出力する制御回路と、を有し、前記トリミングヒューズの切断により、前記制御回路の他方の入力端子がGNDレベルへプルダウンする手段を備え、前記プルダウンする手段は、前記制御回路の他方の入力端子とGND間に抵抗とスイッチ回路からなる直列回路によって構成され、前記制御回路から出力される制御信号に応じて前記スイッチ回路をオン/ オフ制御することにより行うことを特徴とするトリミング回路が提供される。
図1は、本実施形態の調整回路1の回路図である。調整回路1は、4ビットのトリミングを行うため、出力端子OUTとGND間の抵抗値を調整する抵抗調整回路である。調整回路1は、出力端子OUTとGND間に直列接続された複数の被調整素子としての抵抗R13,R14,R15、R16の両端を適宜短絡させ、実質的な抵抗値を調整する。出力端子OUTは、例えば、半導体集積回路装置の基準電圧を生成する回路に接続されており、基準電圧は、出力端子OUTとGND間の調整された抵抗値に対応する。これにより、半導体集積回路装置の電気的特性が調整される。
NAND回路N1の一方の入力端子には、TEST端子からの制御信号が、インバータ回路I1を介して入力される。また、NAND回路N1の他方の入力側(TEST端子と接続されない側)とヒューズ素子F1が接続された接続点とGND間には、抵抗R2とNチャネルのMOSトランジスタからなるスイッチ回路M1が直列接続される。スイッチ回路M1のゲート端子には、NAND回路N2からの出力信号が入力され、この信号によりスイッチ回路M1はオン/オフ制御される。さらに、NAND回路N2の入力端子の一方には、NAND回路N1からの出力信号がインバータ回路I2を介して入力されるように接続され、他方の入力端子には、所定の信号が入力されるSET端子へ接続される。このようにして、NAND回路N1とNAND回路N2により、ラッチ回路が構成される。
図2のスイッチ回路M1の電流レベルを制御できる場合は、トリミング時には大電流を供給し、起動時には微小の一定電流を供給し、起動後にラッチ動作をさせることにより、抵抗R1、R2、及びVL端子が不要となり、回路規模の縮小が可能となる。
例えば、ヒューズ素子F1の切断時にはTEST端子に入力する信号とSET端子に入力する信号を組み合わせることにより、ヒューズ素子F1の切断ビットを選択し、起動時にはSET端子の信号レベルをH(完全なHighではなく、中間電位)→L→H/L(最後の信号はヒューズ素子F1の切断状態に依存する)のソフトスタートとすることで、実施形態1と同様な動作を実現できる。
図2の実施形態1のトリミング回路に対して、起動時の電流低減、及び回路動作の安定性を実現した応用回路を実施形態2として図3に示す。実施形態2の回路は図3に示す通り、実施形態1のトリミング回路に、さらに保護回路30や、カレントミラー回路40等を追加した構成となっている。
実施形態1のトリミング回路では、抵抗R2で起動電流を決定する場合、ビット数が増加すると低電流を実現するために大きな面積を占有することになる。そこで実施形態2の回路においては、抵抗R2は突入電流を防止できる程度のサイズに抑えておき、図3に示すように抵抗R3とスイッチ回路M6により決定される電流をカレントミラー回路40により制御することで、レイアウト面積の縮小が可能となる。また、抵抗R4とダイオードD2は、起動時若しくはトリミング時に、ヒューズ素子F1の下の電位が持ち上がる場合にNAND回路N1のゲートを保護するための保護回路30を構成する。スイッチ回路M7、M8、M9及びインバータI3は、カレントミラー回路40等の起動時における電流制御部を定常時にオフさせるための素子である。SET信号が入力されるまではインバータI3の信号を受けてスイッチ回路M7、M8がオンするため、カレントミラー回路40が動作し、SET信号が入力されるとスイッチ回路M7とM8がオフし、M9がオンするためラッチ回路として動作する。
Voltage Lock Out)やスタートアップの信号、もしくはタイマーなどで設定する起動時の安定化信号を利用することが望ましい。また、このラッチ動作を発生させる回路は、カレントミラーをオフさせる回路の他、起動時にヒューズ素子F1の接続状態を判定できる回路であれば何でも良い。
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
既に述べた実施形態の説明においては、電圧トリミングである例を示したが、電流トリミングにも対応可能である。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
11,12,13,14 トリミング回路
20 制御回路
30 保護回路
40 カレントミラー回路
D1、D2 ダイオード
OP1 オペアンプ
F1 ヒューズ素子
R1〜R4、R11〜R16 抵抗
I1、I2、I3 インバータ回路
N1、N2 NAND回路
M1〜M9 スイッチ回路
Claims (2)
- ヒューズトリミングを行うためのトリミング回路であって、
トリミングヒューズと、
前記トリミングヒューズに接続されるトリミング用のパッド端子と、
仮想切断時に制御信号を入力するテスト端子と、
入力端子の一方が前記テスト端子に接続され他方が前記トリミングヒューズに接続され、入力された制御信号に応じた制御信号を出力する制御回路と、を有し、
前記トリミングヒューズの切断により、前記制御回路の他方の入力端子がGNDレベルへプルダウンする手段を備え、
前記プルダウンする手段は、前記制御回路の他方の入力端子とGND間に抵抗とスイッチ回路からなる直列回路によって構成され、
前記制御回路から出力される制御信号に応じて前記スイッチ回路をオン/ オフ制御することにより行うことを特徴とするトリミング回路。 - 複数の被調整素子のそれぞれに並列接続された複数のスイッチ回路と、
前記複数のスイッチ回路のそれぞれに対応して設けられた請求項1に記載の複数のトリミング回路と、を備えたことを特徴とする調整回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011255507A JP5880826B2 (ja) | 2011-11-22 | 2011-11-22 | トリミング回路及び調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011255507A JP5880826B2 (ja) | 2011-11-22 | 2011-11-22 | トリミング回路及び調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013110326A JP2013110326A (ja) | 2013-06-06 |
JP5880826B2 true JP5880826B2 (ja) | 2016-03-09 |
Family
ID=48706789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011255507A Active JP5880826B2 (ja) | 2011-11-22 | 2011-11-22 | トリミング回路及び調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5880826B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6733410B2 (ja) * | 2016-08-05 | 2020-07-29 | 富士電機株式会社 | トリミング回路およびトリミング方法 |
JP7164264B2 (ja) * | 2019-03-28 | 2022-11-01 | ラピスセミコンダクタ株式会社 | 半導体装置 |
CN110096843B (zh) * | 2019-05-21 | 2023-07-11 | 长沙景美集成电路设计有限公司 | 一种ldo修调控制电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5663902A (en) * | 1996-07-18 | 1997-09-02 | Hewlett-Packard Company | System and method for disabling static current paths in fuse logic |
JP4629192B2 (ja) * | 2000-07-07 | 2011-02-09 | 富士通セミコンダクター株式会社 | トリミング回路、調整回路及び半導体装置 |
JP4267664B2 (ja) * | 2007-01-16 | 2009-05-27 | シャープ株式会社 | 基準電流源回路および赤外線信号処理回路 |
-
2011
- 2011-11-22 JP JP2011255507A patent/JP5880826B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013110326A (ja) | 2013-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7629802B2 (en) | Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination | |
US5880593A (en) | On-chip substrate regulator test mode | |
TW201101313A (en) | Fuse circuit, electronic system and operating method thereof | |
JP2006352034A (ja) | ヒューズ回路及び電子回路 | |
JP5225643B2 (ja) | トリミング回路 | |
US10795389B2 (en) | Low leakage low dropout regulator with high bandwidth and power supply rejection, and associated methods | |
JP5880826B2 (ja) | トリミング回路及び調整回路 | |
JP2010027104A (ja) | ヒューズ素子読み出し回路 | |
JP6445878B2 (ja) | 定電流駆動回路 | |
CN111585552B (zh) | 输出驱动器电路 | |
JP2022044215A (ja) | 電源用半導体集積回路 | |
CN108693906B (zh) | 电压调节器 | |
US9558841B2 (en) | Generating stabilized output signals during fuse read operations | |
US9229463B2 (en) | Voltage tracking circuit | |
US9263882B2 (en) | Output circuits with electrostatic discharge protection | |
JP2009282908A (ja) | レギュレータ | |
JP2008140113A (ja) | ボルテージレギュレータ | |
US20050195016A1 (en) | Small size circuit for detecting a status of an electrical fuse with low read current | |
US7652524B2 (en) | Voltage source for gate oxide protection | |
JPH11328991A (ja) | メモリ素子用アンチヒューズ安定化装置 | |
US11728642B2 (en) | Semiconductor device and protection circuit | |
CN112165067B (zh) | 一种过流保护电路 | |
KR100718965B1 (ko) | 긴 활성화 시간을 갖는 정전기 방전 보호 회로 | |
JP2004227102A (ja) | 定電流回路 | |
JP2005332964A (ja) | 半導体集積回路装置のヒューズ素子回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5880826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |