JP7164264B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7164264B2 JP7164264B2 JP2019063833A JP2019063833A JP7164264B2 JP 7164264 B2 JP7164264 B2 JP 7164264B2 JP 2019063833 A JP2019063833 A JP 2019063833A JP 2019063833 A JP2019063833 A JP 2019063833A JP 7164264 B2 JP7164264 B2 JP 7164264B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- voltage
- power supply
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Description
図1を参照して、本実施の形態に係る半導体装置10の全体の構成について説明する。
図1に示すように、半導体装置10は、IO(入出力インタフェース)30、ロジック回路31、レギュレータ32、レベルシフタ33(図1では、「LS 1.5V→3V」と表記)、FUSE34、マルチプレクサ35、およびレベルシフタ36(図1では、「LS 3V→1.5V」と表記)を含んで構成されている。半導体装置10の各部に供給される電源電圧には、外部電圧(電圧降下する前の外部電源の電圧)V1と、内部電圧(電圧降下した後の内部電源の電圧)V2の2種類がある。また、半導体装置10内の各回路ブロック間の信号レベルにも、外部電圧V1に対応したレベル(以下、「外部レベル」という場合がある)、内部電圧V2に対応したレベル(以下、「内部レベル」という場合がある)がある。本実施の形態では、外部電圧は一例として3Vとされ、内部電圧は一例として1.5Vとされている。
つまり、切断を指示するヒューズ信号FSがHとされ、未切断を指示する信号がLとされている。むろん、この論理的対応は逆であってもよい。
<1>外部電源投入、リセット信号の入力 → <2>マルチプレクサの出力=ヒューズ信号FS → <3>ヒューズ信号FSによるレギュレータ電圧の設定 → <4>内部電源立ち上がり、リセット信号の解除 → <5>テストモード信号による信号A、Bの生成 → <6>マルチプレクサの出力=制御信号CS → <7>制御信号CSによるレギュレータ電圧の設定。
図3を参照して、本実施の形態に係る半導体装置10A(レギュレータ回路)について説明する。半導体装置10Aは、上記実施の形態に係る半導体装置10と同様の回路で構成されている。すなわち、図3<1>に示すように、半導体装置10Aは、カレントミラー401、差動回路402、出力回路403、および分圧回路404を含んで構成されている。分圧回路404は、図3<2>に示すように、制御回路406、レベルシフタ407、408、マルチプレクサ409、および制御抵抗405を含んで構成されている。半導体装置10Aは、回路構成的には半導体装置10と同じなので、同じ名称の構成は同じ機能を有する。
20 インバータ
21、22 AND回路
23 OR回路
30 IO
31 ロジック回路
32 レギュレータ
33 レベルシフタ
34 FUSE
35 マルチプレクサ
36 レベルシフタ
100、100A レギュレータ回路
101、201、301、401 カレントミラー
102、202、302、402 差動回路
103、203、303、403 出力回路
104、204、304、404 分圧回路
105、205、305、405 制御抵抗
206、306、406 制御回路
207 OR回路
307、308、407、408 レベルシフタ
309、409 マルチプレクサ
FS ヒューズ信号
CS 制御信号
SS 選択信号
V1 外部電圧
V2 内部電圧
Claims (6)
- ヒューズ信号に基づいて制御されるヒューズによって出力特性が調整可能とされた被調整回路と、
外部電源の電圧を変換した変換電圧を有する内部電源を電源とし、入力された試験信号に基づいて生成される制御信号であって、前記ヒューズ信号の代わりに前記被調整回路を調整することが可能な制御信号を生成する制御回路と、
前記外部電源の投入後前記内部電源が安定化する前は前記ヒューズ信号を選択するとともに、前記内部電源が安定化した後は前記制御信号を選択する選択回路と、を含む
半導体装置。 - 前記選択回路には、前記外部電源の投入時に前記選択回路の出力として前記ヒューズ信号が選択されるように動作するリセット信号が入力される
請求項1に記載の半導体装置。 - 前記選択回路は、選択信号に基づいて前記ヒューズ信号および前記制御信号のいずれかを選択し、
前記制御回路は前記選択信号をさらに生成する
請求項1または請求項2に記載の半導体装置。 - 前記制御回路は前記変換電圧で動作し、
前記選択回路は前記外部電源の電圧で動作し、
前記制御回路と前記選択回路との間に、前記制御信号および前記選択信号のレベルを前記内部電源に対応するレベルから前記外部電源に対応するレベルに変換するレベル変換回路をさらに含む
請求項3に記載の半導体装置。 - 前記半導体装置が前記外部電源から前記変換電圧を生成する電圧変換回路であり、
前記出力特性が前記電圧変換回路の出力電圧であり、
前記被調整回路が前記出力電圧を定める分圧抵抗である
請求項1から請求項4のいずれか1項に記載の半導体装置。 - 前記制御回路は、前記ヒューズの切断前、後の区別なく前記制御信号を生成することが可能な
請求項1から請求項5のいずれか1項に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019063833A JP7164264B2 (ja) | 2019-03-28 | 2019-03-28 | 半導体装置 |
CN202010201187.7A CN111752326B (zh) | 2019-03-28 | 2020-03-20 | 半导体装置 |
US16/825,603 US10817008B2 (en) | 2019-03-28 | 2020-03-20 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019063833A JP7164264B2 (ja) | 2019-03-28 | 2019-03-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020166345A JP2020166345A (ja) | 2020-10-08 |
JP7164264B2 true JP7164264B2 (ja) | 2022-11-01 |
Family
ID=72605844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019063833A Active JP7164264B2 (ja) | 2019-03-28 | 2019-03-28 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10817008B2 (ja) |
JP (1) | JP7164264B2 (ja) |
CN (1) | CN111752326B (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152092A (ja) | 2001-11-13 | 2003-05-23 | Mitsubishi Electric Corp | 半導体装置 |
JP2006331085A (ja) | 2005-05-26 | 2006-12-07 | Rohm Co Ltd | 半導体装置および電源装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950004858B1 (ko) * | 1992-03-17 | 1995-05-15 | 삼성전자 주식회사 | 내부전원전압 발생회로 |
US5434498A (en) * | 1992-12-14 | 1995-07-18 | United Memories, Inc. | Fuse programmable voltage converter with a secondary tuning path |
JPH06303123A (ja) * | 1993-04-19 | 1994-10-28 | Hitachi Ltd | 半導体集積回路 |
JPH11233634A (ja) * | 1998-02-12 | 1999-08-27 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2000150799A (ja) * | 1998-11-17 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JP3762599B2 (ja) * | 1999-12-27 | 2006-04-05 | 富士通株式会社 | 電源調整回路及びその回路を用いた半導体装置 |
JP3987674B2 (ja) * | 2000-06-01 | 2007-10-10 | 富士通株式会社 | 半導体集積回路 |
JP2002091581A (ja) | 2000-09-20 | 2002-03-29 | Fuji Electric Co Ltd | 基準電圧回路 |
US6703885B1 (en) * | 2002-09-18 | 2004-03-09 | Richtek Technology Corp. | Trimmer method and device for circuits |
KR100545711B1 (ko) * | 2003-07-29 | 2006-01-24 | 주식회사 하이닉스반도체 | 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로 |
US8212544B2 (en) * | 2007-08-13 | 2012-07-03 | SK hynix, Inc. | Semiconductor integrated circuit having level regulation for reference voltage |
CN101498948A (zh) * | 2008-02-01 | 2009-08-05 | 瑞昱半导体股份有限公司 | 调整电路与其相关调整方法 |
KR100897304B1 (ko) * | 2008-04-11 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전압 레벨 비교 회로 및 이를 이용한전압 조정 회로 |
JP2011171666A (ja) * | 2010-02-22 | 2011-09-01 | Elpida Memory Inc | 半導体装置及び半導体装置の試験方法 |
JP2013012000A (ja) * | 2011-06-29 | 2013-01-17 | Mitsumi Electric Co Ltd | レギュレータ用半導体集積回路 |
JP5880826B2 (ja) * | 2011-11-22 | 2016-03-09 | サンケン電気株式会社 | トリミング回路及び調整回路 |
US9018924B2 (en) * | 2012-09-14 | 2015-04-28 | Nxp B.V. | Low dropout regulator |
JP5811239B2 (ja) * | 2014-06-25 | 2015-11-11 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
US9476937B2 (en) * | 2014-10-15 | 2016-10-25 | Freescale Semiconductor, Inc. | Debug circuit for an integrated circuit |
US10600494B2 (en) * | 2018-04-05 | 2020-03-24 | Micron Technology, Inc. | Methods and apparatuses for self-trimming of a semiconductor device |
-
2019
- 2019-03-28 JP JP2019063833A patent/JP7164264B2/ja active Active
-
2020
- 2020-03-20 CN CN202010201187.7A patent/CN111752326B/zh active Active
- 2020-03-20 US US16/825,603 patent/US10817008B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152092A (ja) | 2001-11-13 | 2003-05-23 | Mitsubishi Electric Corp | 半導体装置 |
JP2006331085A (ja) | 2005-05-26 | 2006-12-07 | Rohm Co Ltd | 半導体装置および電源装置 |
Also Published As
Publication number | Publication date |
---|---|
US20200310483A1 (en) | 2020-10-01 |
CN111752326B (zh) | 2022-12-30 |
US10817008B2 (en) | 2020-10-27 |
JP2020166345A (ja) | 2020-10-08 |
CN111752326A (zh) | 2020-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102253323B1 (ko) | 저전압 강하 레귤레이터 및 그 전압 안정화 방법 | |
US20070069819A1 (en) | Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor | |
KR20100096014A (ko) | 볼티지 레귤레이터 | |
JP2010211788A (ja) | ボルテージレギュレータ | |
JP6048289B2 (ja) | バイアス回路 | |
US9342085B2 (en) | Circuit for regulating startup and operation voltage of an electronic device | |
KR102405435B1 (ko) | 정전류 회로 및 반도체장치 | |
US10141924B2 (en) | Semiconductor circuit, voltage detection circuit, and voltage determination circuit | |
JP2006352034A (ja) | ヒューズ回路及び電子回路 | |
US6531914B2 (en) | Internal voltage generation circuit | |
JP5085233B2 (ja) | 基準電圧発生回路及びタイマ回路 | |
KR20140079008A (ko) | 파워 온 리셋 회로 | |
KR20030037096A (ko) | 내부 전원전압 발생회로 | |
JP7164264B2 (ja) | 半導体装置 | |
JP6689152B2 (ja) | 半導体装置 | |
KR20080069387A (ko) | 기준전압 발생회로 | |
CN113541606A (zh) | 振荡电路以及半导体集成电路 | |
KR100930500B1 (ko) | 비교기를 이용한 밴드갭 기준회로 | |
US20050093581A1 (en) | Apparatus for generating internal voltage capable of compensating temperature variation | |
KR100570076B1 (ko) | 전압 조절 회로 및 그 조절 방법 | |
JP2013232760A (ja) | 出力ドライバ回路 | |
US6320454B1 (en) | Low power voltage regulator circuit for use in an integrated circuit device | |
CN111446949B (zh) | 上电复位电路和集成电路 | |
CN110908422B (zh) | 一种低压差线性稳压器和控制系统 | |
JP2017041139A (ja) | Ldo回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211125 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221014 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7164264 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |