JP7164264B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7164264B2
JP7164264B2 JP2019063833A JP2019063833A JP7164264B2 JP 7164264 B2 JP7164264 B2 JP 7164264B2 JP 2019063833 A JP2019063833 A JP 2019063833A JP 2019063833 A JP2019063833 A JP 2019063833A JP 7164264 B2 JP7164264 B2 JP 7164264B2
Authority
JP
Japan
Prior art keywords
circuit
signal
voltage
power supply
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019063833A
Other languages
English (en)
Other versions
JP2020166345A (ja
Inventor
拓也 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2019063833A priority Critical patent/JP7164264B2/ja
Priority to CN202010201187.7A priority patent/CN111752326B/zh
Priority to US16/825,603 priority patent/US10817008B2/en
Publication of JP2020166345A publication Critical patent/JP2020166345A/ja
Application granted granted Critical
Publication of JP7164264B2 publication Critical patent/JP7164264B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356104Bistable circuits using complementary field-effect transistors
    • H03K3/356182Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356104Bistable circuits using complementary field-effect transistors
    • H03K3/356113Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Description

本発明は、半導体装置、特にトリミング機能を備えた半導体装置に関する。
トリミング機能とは、半導体装置内の回路に付随して設けられた素子の素子値を外部から変えることによって、当該回路の特性を所望の特性に近づける機能をいう。例えば、アナログ回路を含む半導体装置において、該アナログ回路の特性を調整するとともにヒューズにより値を変えることができる分圧回路を内蔵させ、該アナログ回路の製造プロセスにおけるバラつきを調整することが行われている。この場合における分圧回路の分圧比の調整をヒューズを用いたトリミング機能という。分圧回路の抵抗値の調整はリペア装置によるレーザリペアによって行われる場合もある。
トリミング機能に関連した技術として、特許文献1には、基準電圧発生回路と、この基準電圧発生回路の基準電圧を受け、レギュレータ回路で増幅し、この増幅した出力を分圧して第1基準電圧および第2基準電圧を発生する基準電圧回路が開示されている。この基準電圧回路においては、レギュレータ回路は、演算増幅器と、この増幅出力を第1基準電圧として出力し、この増幅出力を抵抗R1とR2の直列回路で分圧し、この分圧電圧を第2基準電圧として出力する第1分圧回路と、第1分圧回路と並列に接続され、第1基準電圧を分圧し、この分圧した電圧は前記基準電圧発生回路の基準電圧に近い値を微調整して前記演算増幅器に負帰還する第1トリミング回路と、を有している。
上記のようなトリミング機能は様々な回路に用いられているが、応用分野の一例として特許文献1で代表される電源回路における出力電圧の調整を例示して説明する。半導体装置の内部ロジック回路への供給電圧は、内部ロジック回路の消費電流をできる限り少なくするために、外部電圧から降圧された内部電圧とされる場合がある。より具体的には、そのような電源回路は、外部電圧からバンドギャップ基準電圧(以下、「VBG」という場合がある)を生成し、該VBGを基準として必要な内部電圧を発生するレギュレータ回路を搭載している。
上記レギュレータ回路を使用してロジック回路へ一定の内部電圧を供給する半導体装置では、プロセスバラつきの影響により内部電圧を一定にすることは一般に困難なため、レギュレータ回路内に分圧回路を設け、該分圧回路の調整を行うことで、プロセスバラつきに影響されない一定の内部電圧を保つ場合もある。
図4に比較例に係るレギュレータ回路100の構成を示す。図4<1>に示すように、レギュレータ回路100は、カレントミラー101、差動回路102、出力回路103、および分圧回路104を含んで構成されている。分圧回路104は、図4<2>に示すようにヒューズ出力(図4<2>では「FUSE出力」と表記)を受けて抵抗値を変更するヒューズ制御抵抗(図4<2>では「FUSE制御抵抗」と表記。以下、「制御抵抗」)105を備える。なお、以下においては、「ヒューズ」を「FUSE」と表記する場合がある。
特開2002-91581号公報
しかしながら、上記のレギュレータ回路100の回路構成ではFUSEのトリミング評価を行う際、リペア装置を使いレーザリペアでのFUSE切断が必要となるので、リペア装置が身近にない場合には評価に時間を要するという問題がある。また、FUSEは一度切断すると元には戻せないので、トリミングテーブル(トリミング対象素子の素子値の組み合わせを示すテーブル)を変更する評価を何度も行う場合、多数の半導体装置(半導体チップ)が必要になるという問題も生じる。半導体チップの数に余裕がある場合は問題ないが、何度もトリミングテーブルを変えて評価を行う場合は膨大な数の半導体チップが必要になる。
評価用半導体チップの数を最小限に抑える対策の一例として、FUSEのソフトトリミング機能を採用することが挙げられる。図5はソフトトリミングを採用した分圧回路を含むレギュレータ回路の一例であるレギュレータ回路100Aを示している。図5において、カレントミラー201、差動回路202、出力回路203は、レギュレータ回路100のカレントミラー101、差動回路102、出力回路103と同じものである。図5に示すように、レギュレータ回路100Aはレギュレータ回路100に制御回路206とOR回路207を追加し、外部から入力したハイレベル(以下、「H」と表記する場合がある)またはロウレベル(以下、「L」と表記する場合がある)の任意のテストモード信号に基づいて制御回路206で生成した信号と、FUSE出力との論理和(OR)をとった信号で制御抵抗をコントロールすることで、リペア後と同様のレギュレータ回路100Aの出力値を取得することができる。
しかしながら、レギュレータ回路100Aでは、制御回路206の出力電圧(ノード1)はレギュレータ電圧のレベル(すなわち、降圧回路によって降圧された後のレベル)なので、電源投入時においてレギュレータ回路100Aがまだ立ち上がっていないときは不定になり、その不定信号が分圧回路204に入力されるので、レギュレータ回路100Aが正常に立ち上がらないという問題があった。
本発明は、上述した課題を解決するためになされたものであり、専用装置を用いることなく外部信号によって調整が可能なトリミング機能を含む半導体装置において、動作がより安定化された半導体装置を提供することを目的とする。
本発明に係る半導体装置は、ヒューズ信号に基づいて制御されるヒューズによって出力特性が調整可能とされた被調整回路と、外部電源の電圧を変換した変換電圧を有する内部電源を電源とし、入力された試験信号に基づいて生成される制御信号であって、前記ヒューズ信号の代わりに前記被調整回路を調整することが可能な制御信号を生成する制御回路と、前記外部電源の投入後前記内部電源が安定化する前は前記ヒューズ信号を選択するとともに、前記内部電源が安定化した後は前記制御信号を選択する選択回路と、を含むものである。
本発明によれば、専用装置を用いることなく外部信号によって調整が可能なトリミング機能を含む半導体装置において、動作がより安定化された半導体装置を提供することが可能となる。
第1の実施の形態に係る半導体装置の構成の一例を示すブロック図である。 第1の実施の形態に係る半導体装置の構成の一例を示す回路図である。 第2の実施の形態に係る半導体装置の構成の一例を示す回路図である。 第1の比較例に係る半導体装置の構成を示す回路図である。 第2の比較例に係る半導体装置の構成を示す回路図である。
以下、図面を参照して、本発明を実施するための形態について詳細に説明する。以下の実施の形態では、本発明に係る半導体装置としてトリミング機能を含むレギュレータ回路(電圧変換回路)、特に降圧回路を例示して説明する。すなわち、以下に説明する半導体装置は、FUSEにより調整できる分圧回路を有したアナログ回路を搭載した半導体装置において、アナログ回路のプロセスバラつきを調整するFUSEを用いたトリミング機能(分圧回路の調整)を、リペア装置によるレーザリペアを行うことなく、外部から任意のテストモード信号を入力することにより実行する。つまり、以下に説明する半導体装置は、実際にFUSEを切断することなくトリミング後の値を取得することが可能となる、ソフトトリミング機能を備えた半導体装置である。
[第1の実施の形態]
図1を参照して、本実施の形態に係る半導体装置10の全体の構成について説明する。
図1に示すように、半導体装置10は、IO(入出力インタフェース)30、ロジック回路31、レギュレータ32、レベルシフタ33(図1では、「LS 1.5V→3V」と表記)、FUSE34、マルチプレクサ35、およびレベルシフタ36(図1では、「LS 3V→1.5V」と表記)を含んで構成されている。半導体装置10の各部に供給される電源電圧には、外部電圧(電圧降下する前の外部電源の電圧)V1と、内部電圧(電圧降下した後の内部電源の電圧)V2の2種類がある。また、半導体装置10内の各回路ブロック間の信号レベルにも、外部電圧V1に対応したレベル(以下、「外部レベル」という場合がある)、内部電圧V2に対応したレベル(以下、「内部レベル」という場合がある)がある。本実施の形態では、外部電圧は一例として3Vとされ、内部電圧は一例として1.5Vとされている。
IO30は半導体装置10が外部からの信号を受け、また半導体装置10が外部へ信号を送る際のインタフェースである。レベルシフタ36は外部レベルから内部レベルに変換するレベル変換回路である。IO30およびレベルシフタ36には外部電圧V1が印加される。
レギュレータ32は外部電圧V1から内部電圧V2への電圧降下を行う回路である。レギュレータ32には外部電圧V1が印加される。
FUSE34は実際に切断の候補となるヒューズである。FUSE34には外部電圧V1が印加される。FUSE34からは分圧回路を調整するためのヒューズ信号FSが出力される。
ロジック回路31は、半導体装置10において本来の処理を行う回路である。ロジック回路31には内部電圧V2が印加される。図1に示すように、内部電圧V2はレギュレータ32から供給される。なお、以下の説明では、ロジック回路31として降圧回路に関係した部分(具体的には、後述の制御回路306、406)について説明する。ロジック回路31(すなわち、制御回路306、406)からは制御信号CSが出力される。
マルチプレクサ35は、選択信号SSに基づいて、ヒューズ信号FSおよび制御信号CSの何れかを選択し、レギュレータ32に送る選択回路である。マルチプレクサ35には外部電圧V1が印加される。
レベルシフタ33は、内部レベルから外部レベルに変換するレベル変換回路である。例えば、内部レベルの制御信号CSを外部レベルに変換してマルチプレクサ35に送る。レベルシフタ33には外部電源V1が印加される。
図2を参照して、本実施の形態に係る半導体装置10(すなわち、レギュレータ回路)についてより詳細に説明する。図2<1>に示すように、半導体装置10は、カレントミラー301、差動回路302、出力回路303、および分圧回路304を含んで構成されている。カレントミラー301、差動回路302、出力回路303の各々は図4に示すカレントミラー101、差動回路102、出力回路103と同じものである。なお、本実施の形態では、出力回路303の出力電圧は一例として1.5Vとされている。
差動回路302の一方の入力にはバンドギャップ基準電圧(VGB)が入力され、他方の入力には出力回路303の出力電圧を分圧回路304で分圧した電圧(以下、「分圧電圧」という場合がある)が入力される。カレントミラー301は、バンドギャップ基準電圧と分圧電圧との差分に応じた電流を、出力回路303のP型MOS-FET(P型Metal Oxide Semiconductor-Field Effect Transistor:以下、「PMOS」)に流す。
分圧回路304は、図2<2>に示すように、制御回路306、レベルシフタ307、308、マルチプレクサ309、および制御抵抗305を含んで構成されている。図2<2>における半導体装置10、レベルシフタ307と308、およびマルチプレクサ309は、各々図1に示すレギュレータ32、レベルシフタ33、およびマルチプレクサ35に相当する。また、制御回路306は、図1に示すロジック回路31に含まれる。
制御抵抗305は、分圧回路304における分圧を調整する抵抗であり、一例として、直列に接続した複数の抵抗と、該抵抗の各々に並列に接続されたトランスファーゲートを含んで構成されている。図2<2>では直列に接続された2個の抵抗を用いた制御抵抗305を例示しているが、3個以上の抵抗で制御抵抗305を構成してもよい。トランスファーゲートの導通、非導通を切り替えることで、当該抵抗を切り離すか接続するかを切り替えることができる。
制御回路306は、テストモード信号から制御抵抗305の抵抗値を制御する信号A、Bを生成する回路である。信号Aは図1における制御信号CSに対応し、信号Bは選択信号SSに対応する。制御回路306には内部電圧V2が印加され、信号A、Bは内部レベルの信号である。なお、図2<2>において、「ノード1」と表示されたノード(節点)のレベルは内部レベルであり、「ノード0」と表示されたノードのレベルは外部レベルである。ここで、「テストモード信号」および「信号A」は、各々本発明に係る「試験信号」および「制御信号」の一例である。
レベルシフタ307は、内部レベルの信号Aを外部レベルの信号に変換してマルチプレクサ309に送る。レベルシフタ308は、内部レベルの信号Bを外部レベルの信号に変換してマルチプレクサ309に送る。信号A、Bは、制御抵抗305の抵抗値を制御するための信号である。レベルシフタ307、308の各々において、リセット端子からリセット信号が入力される。該リセット信号は外部電源の投入により入力される外部レベルの信号であり、後述するように、半導体装置10の電源の立ち上がり時に、マルチプレクサ309の出力をヒューズ信号FSに固定する。
マルチプレクサ309は、インバータ20、AND回路21、22、OR回路23を含んで構成されており、レベルシフタ307の出力とレベルシフタ308の出力がAND回路21の入力に接続される。また、インバータ20を介したレベルシフタ308の出力とFUSE出力がAND回路22の入力に接続され、AND回路21の出力とAND回路22の出力がOR回路23の入力に接続される。OR回路23の出力(すなわち、マルチプレクサ309の出力)は制御抵抗305に接続される。マルチプレクサ309は、機能的には図1に示すマルチプレクサ35と同じである。
次に、分圧回路304の動作について説明する。ここで、FUSEは切断前の状態であるとする。半導体装置10の電源立ち上がり時(電源をオンにした直後)において、外部レベル(外部電源により定まるレベル)であるノード0は電位的に定まるが、内部レベル(外部電圧を降下させた内部電圧で定まるレベル)であるノード1は、レギュレータ回路がまだ立ち上がっていないので、不定となっている。つまり、レベルシフタ307の入力であるリセット信号は外部レベルなので電位が定まる一方、制御回路306からの信号Aは不定である。この場合、リセット信号がLのときNMOS0はオンとなるので、レベルシフタ307の出力は、制御回路306からの信号Aに関係なくLとなる。ここで、NMOSは、N型MOS-FET(Metal Oxide Semiconductor-Field Effect Transistor)を意味している。
レベルシフタ308についても同様で、レベルシフタ308の入力であるリセット信号は外部レベルなので電位が定まる一方、制御回路306からの信号Bは不定である。リセット信号がLのときNMOS1はオンとなるのでレベルシフタ308の出力は、制御回路306からの信号Bに関係なく、Lとなる。
レベルシフタ307、308の出力がLの場合、マルチプレクサ309の出力は切断前のヒューズ信号FSの値(すべてL)がそのまま出力され、その結果制御抵抗305の抵抗値が定まるので、半導体装置10は正常に立ち上がる。半導体装置10が正常に立ち上がった後(内部電源が安定した後)は、ノード1は内部レベルとなる。その結果、制御回路306において、テストモード信号に基づき、制御抵抗305を制御するための信号が生成される。ここで、本実施の形態ではヒューズ信号FSはアクティブHとされている。
つまり、切断を指示するヒューズ信号FSがHとされ、未切断を指示する信号がLとされている。むろん、この論理的対応は逆であってもよい。
すなわち、半導体装置10において内部電源の立ち上がり前(安定化する前)は、制御抵抗305がヒューズ信号FSを受け、その結果分圧回路304の分圧抵抗値が決定されて、半導体装置10の出力電圧が決定される。一方、半導体装置10の内部電源の立ち上がり後(安定化した後)はリセット信号が解除されるので、外部からのテストモード信号により、制御回路306から抵抗値を制御するための信号A、Bを生成することができる。つまり、外部からHまたはLの任意のテストモード信号を制御回路306を介して制御抵抗305に入力することで、リペア装置でトリミングを行った後と同様のレギュレータ値(電圧)を取得することができる。なお、内部電源の立ち上がりは、例えば内部電源の電位の安定度をみて判断してもよいし、あるいは外部電源の投入後予め定められた時間の経過後としてもよい。
ここで、上述した電源および各信号の立ち上がりの順序をまとめると以下のようになる。
<1>外部電源投入、リセット信号の入力 → <2>マルチプレクサの出力=ヒューズ信号FS → <3>ヒューズ信号FSによるレギュレータ電圧の設定 → <4>内部電源立ち上がり、リセット信号の解除 → <5>テストモード信号による信号A、Bの生成 → <6>マルチプレクサの出力=制御信号CS → <7>制御信号CSによるレギュレータ電圧の設定。
以上詳述したように、本実施の形態に係る半導体装置10(レギュレータ回路)によれば、半導体装置10が正常に立ち上がることが可能になるとともに、リペア装置を用いてレーザリペアによるFUSE切断を行わなくても、外部からテストモード信号を入力することにより、分圧回路304の制御抵抗305の抵抗値を任意に選択(調整)することができ、実際にトリミングを行った後と同様のレギュレータ値を取得することができる。その結果、リペア装置がない環境でもレギュレータ回路のトリミング評価を行うことが可能となる。
[第2の実施の形態]
図3を参照して、本実施の形態に係る半導体装置10A(レギュレータ回路)について説明する。半導体装置10Aは、上記実施の形態に係る半導体装置10と同様の回路で構成されている。すなわち、図3<1>に示すように、半導体装置10Aは、カレントミラー401、差動回路402、出力回路403、および分圧回路404を含んで構成されている。分圧回路404は、図3<2>に示すように、制御回路406、レベルシフタ407、408、マルチプレクサ409、および制御抵抗405を含んで構成されている。半導体装置10Aは、回路構成的には半導体装置10と同じなので、同じ名称の構成は同じ機能を有する。
以下、半導体装置10Aの動作について説明するが、上記実施の形態とは異なり、FUSEは切断後の状態とする。
半導体装置10Aの外部電源の立ち上げ時において、ノード0は外部レベルなので電位が定まるが、ノード1はレギュレータ回路がまだ立ち上がっていないので不定となっている。つまり、レベルシフタ407の入力であるリセット信号は外部レベルで電位が定まっているが、制御回路406からの信号Aは不定となっている。リセット信号がLのときNMOS0はオンとなるので、レベルシフタ407の出力は制御回路406からの信号Aに関係なくLとなる。
レベルシフタ408についても同様で、入力であるリセット信号は外部レベルなので電位が定まり、制御回路406からの信号Bは内部レベルなので不定となっている。リセット信号がLのときNMOS1はオンとなるので、レベルシフタ408の出力は制御回路406からの信号Bに関係なくLとなる。
レベルシフタ407、408の出力がLの場合、マルチプレクサ409の出力からは切断後のFUSEの値がそのまま出力され、分圧回路404における分圧電圧が定まるので、半導体装置10Aは正常に立ち上がる。一方、半導体装置10Aが正常に立ち上がった後は、内部レベルとしてノード1の電位が定まり、その結果テストモード信号に基づいて、制御回路406において制御抵抗405を制御するための信号が生成される。
すなわち、半導体装置10Aの内部電源が立ち上がる前は、ヒューズ信号FSを受けた制御抵抗405によって分圧回路404の分圧抵抗値が決定され、レギュレータ回路の出力電圧が決定される。一方、半導体装置10Aの内部電源が立ち上がった後は、制御回路406において、外部からのテストモード信号により分圧回路404の分圧抵抗値を制御するための信号A、Bを生成することができる。つまり、外部から制御抵抗405にテストモード信号を入力することにより、リペア装置でリペアした後と同様の調整が施されたレギュレータ値を取得することができる。
以上詳述したように、本実施の形態に係る半導体装置10A(レギュレータ回路)によれば、FUSEが切断された後においても半導体装置10Aが正常に立ち上がることが可能になるとともに、リペア装置を用いてレーザリペアによるFUSE切断を行わなくても、外部からテストモード信号を入力することにより、分圧回路404の制御抵抗405の抵抗値を任意に選択(調整)することができ、実際にトリミングを行った後と同様のレギュレータ値を取得することができる。その結果、リペア装置がない環境でもレギュレータ回路のトリミング評価を行うことが可能となる。
なお、上記各実施の形態では、本発明に係る半導体装置をレギュレータ回路の調整に適用する形態を例示して説明したが、FUSEによるトリミング機能を有していれば、レギュレータ回路に限定されるものではない。
また、上記各実施の形態では、マルチプレクサとして、1個のインバータ、2個のAND回路、および1個のOR回路を用いた構成を例示して説明したが、入出力の論理を同じとすればNAND回路、NOR回路等を用いた構成としてもよい。
また、上記各実施の形態では、トリミングの対象として抵抗を例示して説明したが、これに限られず、容量やダイオード等をトリミングの対象とする形態としてもよい。
10、10A 半導体装置
20 インバータ
21、22 AND回路
23 OR回路
30 IO
31 ロジック回路
32 レギュレータ
33 レベルシフタ
34 FUSE
35 マルチプレクサ
36 レベルシフタ
100、100A レギュレータ回路
101、201、301、401 カレントミラー
102、202、302、402 差動回路
103、203、303、403 出力回路
104、204、304、404 分圧回路
105、205、305、405 制御抵抗
206、306、406 制御回路
207 OR回路
307、308、407、408 レベルシフタ
309、409 マルチプレクサ
FS ヒューズ信号
CS 制御信号
SS 選択信号
V1 外部電圧
V2 内部電圧

Claims (6)

  1. ヒューズ信号に基づいて制御されるヒューズによって出力特性が調整可能とされた被調整回路と、
    外部電源の電圧を変換した変換電圧を有する内部電源を電源とし、入力された試験信号に基づいて生成される制御信号であって、前記ヒューズ信号の代わりに前記被調整回路を調整することが可能な制御信号を生成する制御回路と、
    前記外部電源の投入後前記内部電源が安定化する前は前記ヒューズ信号を選択するとともに、前記内部電源が安定化した後は前記制御信号を選択する選択回路と、を含む
    半導体装置。
  2. 前記選択回路には、前記外部電源の投入時に前記選択回路の出力として前記ヒューズ信号が選択されるように動作するリセット信号が入力される
    請求項1に記載の半導体装置。
  3. 前記選択回路は、選択信号に基づいて前記ヒューズ信号および前記制御信号のいずれかを選択し、
    前記制御回路は前記選択信号をさらに生成する
    請求項1または請求項2に記載の半導体装置。
  4. 前記制御回路は前記変換電圧で動作し、
    前記選択回路は前記外部電源の電圧で動作し、
    前記制御回路と前記選択回路との間に、前記制御信号および前記選択信号のレベルを前記内部電源に対応するレベルから前記外部電源に対応するレベルに変換するレベル変換回路をさらに含む
    請求項3に記載の半導体装置。
  5. 前記半導体装置が前記外部電源から前記変換電圧を生成する電圧変換回路であり、
    前記出力特性が前記電圧変換回路の出力電圧であり、
    前記被調整回路が前記出力電圧を定める分圧抵抗である
    請求項1から請求項4のいずれか1項に記載の半導体装置。
  6. 前記制御回路は、前記ヒューズの切断前、後の区別なく前記制御信号を生成することが可能な
    請求項1から請求項5のいずれか1項に記載の半導体装置。
JP2019063833A 2019-03-28 2019-03-28 半導体装置 Active JP7164264B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019063833A JP7164264B2 (ja) 2019-03-28 2019-03-28 半導体装置
CN202010201187.7A CN111752326B (zh) 2019-03-28 2020-03-20 半导体装置
US16/825,603 US10817008B2 (en) 2019-03-28 2020-03-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019063833A JP7164264B2 (ja) 2019-03-28 2019-03-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2020166345A JP2020166345A (ja) 2020-10-08
JP7164264B2 true JP7164264B2 (ja) 2022-11-01

Family

ID=72605844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019063833A Active JP7164264B2 (ja) 2019-03-28 2019-03-28 半導体装置

Country Status (3)

Country Link
US (1) US10817008B2 (ja)
JP (1) JP7164264B2 (ja)
CN (1) CN111752326B (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152092A (ja) 2001-11-13 2003-05-23 Mitsubishi Electric Corp 半導体装置
JP2006331085A (ja) 2005-05-26 2006-12-07 Rohm Co Ltd 半導体装置および電源装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004858B1 (ko) * 1992-03-17 1995-05-15 삼성전자 주식회사 내부전원전압 발생회로
US5434498A (en) * 1992-12-14 1995-07-18 United Memories, Inc. Fuse programmable voltage converter with a secondary tuning path
JPH06303123A (ja) * 1993-04-19 1994-10-28 Hitachi Ltd 半導体集積回路
JPH11233634A (ja) * 1998-02-12 1999-08-27 Mitsubishi Electric Corp 半導体集積回路
JP2000150799A (ja) * 1998-11-17 2000-05-30 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP3762599B2 (ja) * 1999-12-27 2006-04-05 富士通株式会社 電源調整回路及びその回路を用いた半導体装置
JP3987674B2 (ja) * 2000-06-01 2007-10-10 富士通株式会社 半導体集積回路
JP2002091581A (ja) 2000-09-20 2002-03-29 Fuji Electric Co Ltd 基準電圧回路
US6703885B1 (en) * 2002-09-18 2004-03-09 Richtek Technology Corp. Trimmer method and device for circuits
KR100545711B1 (ko) * 2003-07-29 2006-01-24 주식회사 하이닉스반도체 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로
US8212544B2 (en) * 2007-08-13 2012-07-03 SK hynix, Inc. Semiconductor integrated circuit having level regulation for reference voltage
CN101498948A (zh) * 2008-02-01 2009-08-05 瑞昱半导体股份有限公司 调整电路与其相关调整方法
KR100897304B1 (ko) * 2008-04-11 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 레벨 비교 회로 및 이를 이용한전압 조정 회로
JP2011171666A (ja) * 2010-02-22 2011-09-01 Elpida Memory Inc 半導体装置及び半導体装置の試験方法
JP2013012000A (ja) * 2011-06-29 2013-01-17 Mitsumi Electric Co Ltd レギュレータ用半導体集積回路
JP5880826B2 (ja) * 2011-11-22 2016-03-09 サンケン電気株式会社 トリミング回路及び調整回路
US9018924B2 (en) * 2012-09-14 2015-04-28 Nxp B.V. Low dropout regulator
JP5811239B2 (ja) * 2014-06-25 2015-11-11 セイコーエプソン株式会社 集積回路装置及び電子機器
US9476937B2 (en) * 2014-10-15 2016-10-25 Freescale Semiconductor, Inc. Debug circuit for an integrated circuit
US10600494B2 (en) * 2018-04-05 2020-03-24 Micron Technology, Inc. Methods and apparatuses for self-trimming of a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152092A (ja) 2001-11-13 2003-05-23 Mitsubishi Electric Corp 半導体装置
JP2006331085A (ja) 2005-05-26 2006-12-07 Rohm Co Ltd 半導体装置および電源装置

Also Published As

Publication number Publication date
US20200310483A1 (en) 2020-10-01
CN111752326B (zh) 2022-12-30
US10817008B2 (en) 2020-10-27
JP2020166345A (ja) 2020-10-08
CN111752326A (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
KR102253323B1 (ko) 저전압 강하 레귤레이터 및 그 전압 안정화 방법
US20070069819A1 (en) Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor
KR20100096014A (ko) 볼티지 레귤레이터
JP2010211788A (ja) ボルテージレギュレータ
JP6048289B2 (ja) バイアス回路
US9342085B2 (en) Circuit for regulating startup and operation voltage of an electronic device
KR102405435B1 (ko) 정전류 회로 및 반도체장치
US10141924B2 (en) Semiconductor circuit, voltage detection circuit, and voltage determination circuit
JP2006352034A (ja) ヒューズ回路及び電子回路
US6531914B2 (en) Internal voltage generation circuit
JP5085233B2 (ja) 基準電圧発生回路及びタイマ回路
KR20140079008A (ko) 파워 온 리셋 회로
KR20030037096A (ko) 내부 전원전압 발생회로
JP7164264B2 (ja) 半導体装置
JP6689152B2 (ja) 半導体装置
KR20080069387A (ko) 기준전압 발생회로
CN113541606A (zh) 振荡电路以及半导体集成电路
KR100930500B1 (ko) 비교기를 이용한 밴드갭 기준회로
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
KR100570076B1 (ko) 전압 조절 회로 및 그 조절 방법
JP2013232760A (ja) 出力ドライバ回路
US6320454B1 (en) Low power voltage regulator circuit for use in an integrated circuit device
CN111446949B (zh) 上电复位电路和集成电路
CN110908422B (zh) 一种低压差线性稳压器和控制系统
JP2017041139A (ja) Ldo回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211125

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221014

R150 Certificate of patent or registration of utility model

Ref document number: 7164264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150