CN111752326B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN111752326B CN111752326B CN202010201187.7A CN202010201187A CN111752326B CN 111752326 B CN111752326 B CN 111752326B CN 202010201187 A CN202010201187 A CN 202010201187A CN 111752326 B CN111752326 B CN 111752326B
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- power supply
- voltage
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Abstract
公开了一种半导体装置。提供了在包括能够不使用专用装置而通过外部信号来进行调整的微调功能的半导体装置中使动作更加稳定化的半导体装置。包括:被调整电路(305),其被设为能够通过熔丝来调整输出特性,该熔丝是基于熔丝信号(FS)来被控制的;控制电路(306),其将内部电源设为电源,生成控制信号(A、B),该内部电源具有对外部电源的电压进行变换得到的变换电压,该控制信号(A、B)是基于输入的试验信号而生成的,能够取代熔丝信号(FS)来对被调整电路(305)进行调整;以及选择电路,其在外部电源接通后,在内部电源稳定之前选择熔丝信号(FS),并且在内部电源稳定之后选择控制信号(CS)。
Description
技术领域
本发明涉及一种半导体装置,特别是涉及一种具备微调功能的半导体装置。
背景技术
微调(trimming)功能是指通过从外部改变与半导体装置内的电路相伴地设置的元件的元件值来使该电路的特性接近于期望的特性的功能。例如,在包括模拟电路的半导体装置中,进行如下的动作:内置能够调整该模拟电路的特性并且能够通过熔丝来改变值的分压电路,并对该模拟电路的制造处理中的偏差进行调整。将该情况下的分压电路的分压比的调整称为使用熔丝的微调功能。还存在通过由修复装置进行的激光修复来进行分压电路的电阻值的调整的情况。
作为与微调功能关联的技术,在专利文献1中公开了基准电压产生电路和基准电压电路,该基准电压电路接收该基准电压产生电路的基准电压,并通过调节器电路进行放大,将该放大后的输出进行分压并产生第一基准电压和第二基准电压。在该基准电压电路中,调节器电路具有:运算放大器;第一分压电路,其将该放大输出作为第一基准电压进行输出,通过电阻R1与R2的串联电路对该放大输出进行分压,将该分压电压作为第二基准电压进行输出;以及第一微调电路,其与第一分压电路并联连接,对第一基准电压进行分压,将进行该分压得到的电压微调整为与所述基准电压产生电路的基准电压接近的值并负反馈给所述运算放大器。
虽然如上述那样的微调功能在各种各样的电路中使用,但是作为应用领域的一个例子,例示以专利文献1为代表的电源电路中的输出电压的调整来进行说明。存在向半导体装置的内部逻辑电路供给的供给电压被设为从外部电压降压后的内部电压以尽可能地减少内部逻辑电路的消耗电流的情况。更具体地说,这样的电源电路搭载有调节器电路,该调节器电路根据外部电压生成带隙基准电压(下面存在称为“VBG”的情况),以该VBG为基准产生需要的内部电压。
在使用上述调节器电路向逻辑电路供给固定的内部电压的半导体装置中,一般而言由于处理偏差的影响而难以使内部电压固定,因此还存在通过在调节器电路内设置分压电路并进行对该分压电路的调整从而保持不受处理偏差影响的固定的内部电压的情况。
在图4中示出比较例所涉及的调节器电路100的结构。如图4的<1>所示,调节器电路100构成为包括电流镜像101、差分电路102、输出电路103以及分压电路104。如图4的<2>所示,分压电路104具备接收熔丝输出(在图4的<2>中表述为“FUSE输出”)来变更电阻值的熔丝控制电阻(在图4的<2>中表述为“FUSE控制电阻”。下面为“控制电阻”)105。此外,在下面存在将“熔丝”表述为“FUSE”的情况。
专利文献1:日本特开2002-91581号公报。
发明内容
发明要解决的问题
然而,在上述的调节器电路100的电路结构中,存在如下问题:在进行FUSE的微调评价时,需要使用修复装置进行激光修复中的FUSE切断,因此在身边没有修复装置的情况下进行评价需要花费时间。另外,由于FUSE一旦切断则无法恢复,因此在多次进行用于变更微调表(表示微调对象元件的元件值的组合的表)的评价的情况下,还产生需要大量的半导体装置(半导体芯片)的问题。虽然在半导体芯片的数量充裕的情况下没有问题,但是在多次改变微调表来进行评价的情况下需要数量庞大的半导体芯片。
作为将评价用半导体芯片的数量抑制为最小限度的对策的一个例子,列举采用FUSE的软微调(soft trimming)功能。图5示出采用了软微调的包括分压电路的调节器电路的一个例子即调节器电路100A。在图5中,电流镜像201、差分电路202、输出电路203与调节器电路100中的电流镜像101、差分电路102、输出电路103相同。如图5所示,调节器电路100A是在调节器电路100中追加了控制电路206和OR电路(或电路)207,通过利用取由控制电路206基于从外部输入的高电平(下面存在表述为“H”的情况)或低电平(下面存在表述为“L”的情况)的任意的测试模式信号而生成的信号和FUSE输出的逻辑和(OR)的信号对控制电阻进行控制,从而能够获取与修复后同样的调节器电路100A的输出值。
然而,在调节器电路100A中,存在如下问题:控制电路206的输出电压(节点1)为调节器电压的电平(即,通过降压电路降压后的电平),因此在电源接通时调节器电路100A还未启动时,控制电路206的输出电压(节点1)成为不固定,该不固定信号被输入到分压电路204,因此调节器电路100A不正常地启动。
本发明是为了解决上述的问题而作出的发明,其目的在于提供一种在包括能够不使用专用装置而通过外部信号来进行调整的微调功能的半导体装置中使动作更加稳定化的半导体装置。
用于解决问题的方案
本发明所涉及的半导体装置是包括如下的装置:被调整电路,其被设为能够通过熔丝来调整输出特性,所述熔丝是基于熔丝信号而被控制的;控制电路,其将内部电源设为电源,生成控制信号,所述内部电源具有对外部电源的电压进行变换得到的变换电压,所述控制信号是基于输入的试验信号生成的,能够取代所述熔丝信号来对所述被调整电路进行调整;以及选择电路,其在所述外部电源接通后,在所述内部电源稳定之前选择所述熔丝信号,并且在所述内部电源稳定之后选择所述控制信号。
发明的效果
根据本发明,能够提供一种在包括能够不使用专用装置而通过外部信号来进行调整的微调功能的半导体装置中使动作更加稳定化的半导体装置。
附图说明
图1是示出第一实施方式所涉及的半导体装置的结构的一个例子的框图。
图2是示出第一实施方式所涉及的半导体装置的结构的一个例子的电路图。
图3是示出第二实施方式所涉及的半导体装置的结构的一个例子的电路图。
图4是示出第一比较例所涉及的半导体装置的结构的电路图。
图5是示出第二比较例所涉及的半导体装置的结构的电路图。
具体实施方式
下面,参照附图来详细地说明用于实施本发明的方式。在下面的实施方式中,作为本发明所涉及的半导体装置,例示包括微调功能的调节器电路(电压变换电路)、特别是降压电路来进行说明。即,关于下面说明的半导体装置,在搭载具有能够通过FUSE来调整的分压电路的模拟电路的半导体装置中,不进行利用修复装置的激光修复而通过从外部输入任意的测试模式信号来执行对模拟电路的处理偏差进行调整的使用FUSE的微调功能(分压电路的调整)。也就是说,下面说明的半导体装置是具备无需实际切断FUSE而成为能够获取微调后的值的软微调功能的半导体装置。
[第一实施方式]
参照图1说明本实施方式所涉及的半导体装置10的整体的结构。如图1所示,半导体装置10构成为包括IO(输入输出接口)30、逻辑电路31、调节器32、电平移位器33(在图1中表述为“LS 1.5V→3V”)、FUSE 34、多路复用器35以及电平移位器36(在图1中表述为“LS 3V→1.5V”)。在对半导体装置10的各部供给的电源电压中存在外部电压(电压下降前的外部电源的电压)V1和内部电压(电压下降后的内部电源的电压)V2两种。另外,在半导体装置10内的各电路块间的信号电平也存在与外部电压V1对应的电平(下面存在称为“外部电平”的情况)及与内部电压V2对应的电平(下面存在称为“内部电平”的情况)。在本实施方式中,外部电压作为一个例子设为3V,内部电压作为一个例子设为1.5V。
IO 30是用于半导体装置10接收来自外部的信号并且半导体装置10向外部发送信号时的接口。电平移位器36是从外部电平向内部电平进行变换的电平变换电路。对IO 30和电平移位器36施加外部电压V1。
调节器32是进行从外部电压V1向内部电压V2的电压下降的电路。对调节器32施加外部电压V1。
FUSE 34是实际成为切断的候选的熔丝。对FUSE 34施加外部电压V1。从FUSE 34输出用于调整分压电路的熔丝信号FS。
逻辑电路31是在半导体装置10中进行本来的处理的电路。对逻辑电路31施加内部电压V2。如图1所示,内部电压V2是从调节器32供给的。此外,在下面的说明中,对作为逻辑电路31并与降压电路有关的部分(具体地说,后述的控制电路306、406)进行说明。从逻辑电路31(即,控制电路306、406)输出控制信号CS。
多路复用器35是基于选择信号SS选择熔丝信号FS和控制信号CS中的某一个并向调节器32发送的选择电路。对多路复用器35施加外部电压V1。
电平移位器33是从内部电平向外部电平进行变换的电平变换电路。例如,将内部电平的控制信号CS变换为外部电平并发送到多路复用器35。对电平移位器33施加外部电源V1。
参照图2来更详细地说明本实施方式所涉及的半导体装置10(即,调节器电路)。如图2的<1>所示,半导体装置10构成为包括电流镜像301、差分电路302、输出电路303以及分压电路304。电流镜像301、差分电路302、输出电路303分别与图4所示的电流镜像101、差分电路102、输出电路103相同。此外,在本实施方式中,输出电路303的输出电压作为一个例子设为1.5V。
在差分电路302的一个输入处输入有带隙基准电压(VGB),在另一个输入处输入有通过分压电路304对输出电路303的输出电压进行分压得到的电压(下面存在称为“分压电压”的情况)。电流镜像301使与带隙基准电压同分压电压之差相应的电流流过输出电路303的P型MOS-FET(P型金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor-FieldEffect Transistor):下面为“PMOS”)。
如图2的<2>所示,分压电路304构成为包括控制电路306、电平移位器307、308、多路复用器309以及控制电阻305。图2的<2>中的半导体装置10、电平移位器307及308以及多路复用器309分别相当于图1所示的调节器32、电平移位器33以及多路复用器35。另外,控制电路306包括在图1所示的逻辑电路31中。
控制电阻305是对分压电路304中的分压进行调整的电阻,作为一个例子,构成为包括进行了串联连接的多个电阻以及与该电阻的每个分别并联连接的传输门(transfergate)。虽然在图2的<2>中例示了使用串联连接的两个电阻的控制电阻305,但是也可以通过三个以上的电阻来构成控制电阻305。通过切换传输门的导通、不导通,从而能够切换将该电阻断开或连接。
控制电路306是根据测试模式信号生成对控制电阻305的电阻值进行控制的信号A、B的电路。信号A与图1中的控制信号CS对应,信号B与选择信号SS对应。对控制电路306施加内部电压V2,信号A、B为内部电平的信号。此外,在图2的<2>中,显示为“节点1”的节点(node)的电平为内部电平,显示为“节点0”的节点的电平为外部电平。在此,“测试模式信号”和“信号A”分别是本发明所涉及的“试验信号”和“控制信号”的一个例子。
电平移位器307将内部电平的信号A变换为外部电平的信号并发送到多路复用器309。电平移位器308将内部电平的信号B变换为外部电平的信号并发送到多路复用器309。信号A、B是用于对控制电阻305的电阻值进行控制的信号。在各个电平移位器307、308中,从复位端子输入复位信号。该复位信号是通过外部电源接通而被输入的外部电平的信号,如后述那样,在半导体装置10的电源启动时,将多路复用器309的输出固定为熔丝信号FS。
多路复用器309构成为包括反相器20、AND电路21、22、OR电路23,电平移位器307的输出及电平移位器308的输出与AND电路21的输入连接。另外,经由反相器20后的电平移位器308的输出及FUSE输出与AND电路22的输入连接,AND电路21的输出及AND电路22的输出与OR电路23的输入连接。OR电路23的输出(即,多路复用器309的输出)与控制电阻305连接。多路复用器309在功能上与图1所示的多路复用器35相同。
接着,对分压电路304的动作进行说明。在此,设为FUSE为切断前的状态。在半导体装置10的电源启动时(刚使电源导通后),作为外部电平(由外部电源决定的电平)的节点0在电位上是确定的,但是作为内部电平(由使外部电压下降后的内部电压决定的电平)的节点1由于调节器电路还未启动因此成为不固定。也就是说,作为电平移位器307的输入的复位信号为外部电平,因此电位是确定的,另一方面,来自控制电路306的信号A是不固定的。在该情况下,在复位信号为L时,NMOS0成为导通,因此电平移位器307的输出与来自控制电路306的信号A无关而成为L。在此,NMOS是指N型MOS-FET(金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor-Field Effect Transistor))。
电平移位器308也是同样地,作为电平移位器308的输入的复位信号为外部电平,因此电位是确定的,另一方面,来自控制电路306的信号B是不固定的。在复位信号为L时,NMOS1成为导通,因此电平移位器308的输出与来自控制电路306的信号B无关而成为L。
在电平移位器307、308的输出为L的情况下,多路复用器309的输出直接输出切断前的熔丝信号FS的值(都为L),其结果是,由于控制电阻305的电阻值是确定的,因此半导体装置10正常地启动。在半导体装置10正常地启动后(内部电源稳定后),节点1成为内部电平。其结果是,在控制电路306中,基于测试模式信号,生成用于对控制电阻305进行控制的信号。在此,在本实施方式中,熔丝信号FS被设为H有效。也就是说,指示切断的熔丝信号FS被设为H,指示未切断的信号被设为L。当然,该逻辑对应也可以反过来。
即,在半导体装置10中,在内部电源启动前(稳定前),控制电阻305接收熔丝信号FS,其结果是,分压电路304的分压电阻值确定,从而半导体装置10的输出电压确定。另一方面,在半导体装置10的内部电源启动后(稳定后),复位信号被解除,因此能够由控制电路306根据来自外部的测试模式信号生成用于控制电阻值的信号A、B。也就是说,通过将H或L的任意的测试模式信号从外部经由控制电路306输入到控制电阻305,从而能够获取与通过修复装置进行微调之后同样的调节器值(电压)。此外,关于内部电源启动,例如可以观察内部电源的电位的稳定度来进行判断,或者也可以设为在外部电源接通后经过预先决定的时间后。
在此,对上述的电源和各信号的启动顺序进行汇总而成为如下。<1>外部电源接通、输入复位信号→<2>多路复用器的输出=熔丝信号FS→<3>基于熔丝信号FS进行调节器电压的设定→<4>内部电源启动、复位信号解除→<5>基于测试模式信号进行的信号A、B的生成→<6>多路复用器的输出=控制信号CS→<7>基于控制信号CS进行调节器电压的设定。
如以上详细记述的那样,根据本实施方式所涉及的半导体装置10(调节器电路),可能的是半导体装置10正常地启动,并且即使没有使用修复装置进行激光修复的FUSE切断也能够通过从外部输入测试模式信号来任意地选择(调整)分压电路304的控制电阻305的电阻值,并能够获取与实际进行了微调后同样的调节器值。其结果是,即使在没有修复装置的环境中也成为能够进行调节器电路的微调评价。
[第二实施方式]
参照图3说明本实施方式所涉及的半导体装置10A(调节器电路)。半导体装置10A由与上述实施方式所涉及的半导体装置10同样的电路构成。即,如图3的<1>所示,半导体装置10A构成为包括电流镜像401、差分电路402、输出电路403以及分压电路404。如图3的<2>所示,分压电路404构成为包括控制电路406、电平移位器407、408、多路复用器409以及控制电阻405。半导体装置10A在电路结构上与半导体装置10相同,因此相同名称的结构具有相同的功能。
下面,对半导体装置10A的动作进行说明,但是与上述实施方式不同,FUSE设为切断后的状态。
在半导体装置10A的外部电源启动时,由于节点0为外部电平,因此电位是确定的,但是节点1由于调节器电路还未启动因此成为不固定的。也就是说,作为电平移位器407的输入的复位信号为外部电平,电位是确定的,但是来自控制电路406的信号A成为不固定。在复位信号为L时,NMOS0成为导通,因此电平移位器407的输出与来自控制电路406的信号A无关而成为L。
电平移位器408也是同样的,作为输入的复位信号由于为外部电平,因此电位是确定的,来自控制电路406的信号B为内部电平,因此成为不固定。在复位信号为L时,NMOS1成为导通,因此电平移位器408的输出与来自控制电路406的信号B无关而成为L。
在电平移位器407、408的输出为L的情况下,从多路复用器409的输出直接输出切断后的FUSE的值,分压电路404中的分压电压是确定的,因此半导体装置10A正常地启动。另一方面,在半导体装置10A正常启动后,作为内部电平,节点1的电位是确定的,其结果是,在控制电路406中基于测试模式信号生成用于对控制电阻405进行控制的信号。
即,在半导体装置10A的内部电源启动前,通过接收到熔丝信号FS的控制电阻405来决定分压电路404的分压电阻值,并决定调节器电路的输出电压。另一方面,在半导体装置10A的内部电源启动后,在控制电路406中,能够根据来自外部的测试模式信号,生成用于控制分压电路404的分压电阻值的信号A、B。也就是说,通过从外部向控制电阻405输入测试模式信号,从而能够获取实施与由修复装置修复后同样的调整得到的调节器值。
如以上详细记述的那样,根据本实施方式所涉及的半导体装置10A(调节器电路),在FUSE切断后半导体装置10A正常地启动也成为可能,并且即使没有使用修复装置进行激光修复的FUSE切断也能够通过从外部输入测试模式信号来任意地选择(调整)分压电路404的控制电阻405的电阻值,并能够获取与实际进行微调后同样的调节器值。其结果是,即使在没有修复装置的环境中也成为能够进行调节器电路的微调评价。
此外,在上述各实施方式中,例示将本发明所涉及的半导体装置应用于调节器电路的调整的方式进行了说明,但是只要具有基于FUSE的微调功能即可,不限定于调节器电路。
另外,在上述各实施方式中,作为多路复用器,例示使用一个反相器、两个AND电路以及一个OR电路的结构进行了说明,但是如果将输入和输出的逻辑设为相同,则也可以设为使用NAND电路、NOR电路等的结构。
另外,在上述各实施方式中,作为微调的对象,例示电阻进行了说明,但是不限于此,也可以设为将电容、二极管等作为微调的对象的方式。
附图标记说明
10、10A:半导体装置;20:反相器;21、22:AND电路;23:OR电路;30:IO;31:逻辑电路;32:调节器;33:电平移位器;34:FUSE;35:多路复用器;36:电平移位器;100、100A:调节器电路;101、201、301、401:电流镜像;102、202、302、402:差分电路;103、203、303、403:输出电路;104、204、304、404:分压电路;105、205、305、405:控制电阻;206、306、406:控制电路;207:OR电路;307、308、407、408:电平移位器;309、409:多路复用器;FS:熔丝信号;CS:控制信号;SS:选择信号;V1:外部电压;V2:内部电压。
Claims (6)
1.一种半导体装置,其包括:
被调整电路,其被设为能够通过熔丝来调整输出特性,所述熔丝是基于熔丝信号来被控制的;
控制电路,其将内部电源设为电源,生成控制信号,所述内部电源具有对外部电源的电压进行变换得到的变换电压,所述控制信号是基于输入的试验信号生成的,能够取代所述熔丝信号来对所述被调整电路进行调整;以及
选择电路,其在所述外部电源接通后,在所述内部电源稳定之前选择所述熔丝信号,并且在所述内部电源稳定之后选择所述控制信号。
2.根据权利要求1所述的半导体装置,其特征在于,
在所述外部电源接通时,对所述选择电路输入复位信号,所述复位信号用于使所述选择电路以选择所述熔丝信号作为所述选择电路的输出的方式进行动作。
3.根据权利要求1所述的半导体装置,其特征在于,
所述选择电路基于选择信号,选择所述熔丝信号和所述控制信号中的某一个,
所述控制电路还生成所述选择信号。
4.根据权利要求3所述的半导体装置,其特征在于,
所述控制电路以所述变换电压进行动作,
所述选择电路以所述外部电源的电压进行动作,
在所述控制电路与所述选择电路之间还包括电平变换电路,所述电平变换电路将所述控制信号和所述选择信号的电平从与所述内部电源对应的电平变换为与所述外部电源对应的电平。
5.根据权利要求1至4中的任一项所述的半导体装置,其特征在于,
所述半导体装置是根据所述外部电源生成所述变换电压的电压变换电路,
所述输出特性是所述电压变换电路的输出电压,
所述被调整电路是决定所述输出电压的分压电阻。
6.根据权利要求1至4中的任一项所述的半导体装置,其特征在于,
所述控制电路能够在所述熔丝切断前及切断后无差别地生成所述控制信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019063833A JP7164264B2 (ja) | 2019-03-28 | 2019-03-28 | 半導体装置 |
JP2019-063833 | 2019-03-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111752326A CN111752326A (zh) | 2020-10-09 |
CN111752326B true CN111752326B (zh) | 2022-12-30 |
Family
ID=72605844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010201187.7A Active CN111752326B (zh) | 2019-03-28 | 2020-03-20 | 半导体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10817008B2 (zh) |
JP (1) | JP7164264B2 (zh) |
CN (1) | CN111752326B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7479188B2 (ja) | 2020-05-07 | 2024-05-08 | 三菱電機エンジニアリング株式会社 | デバッグ支援装置、デバッグ支援方法およびプログラム |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950004858B1 (ko) * | 1992-03-17 | 1995-05-15 | 삼성전자 주식회사 | 내부전원전압 발생회로 |
US5434498A (en) * | 1992-12-14 | 1995-07-18 | United Memories, Inc. | Fuse programmable voltage converter with a secondary tuning path |
JPH06303123A (ja) * | 1993-04-19 | 1994-10-28 | Hitachi Ltd | 半導体集積回路 |
JPH11233634A (ja) * | 1998-02-12 | 1999-08-27 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2000150799A (ja) * | 1998-11-17 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JP3762599B2 (ja) * | 1999-12-27 | 2006-04-05 | 富士通株式会社 | 電源調整回路及びその回路を用いた半導体装置 |
JP3987674B2 (ja) * | 2000-06-01 | 2007-10-10 | 富士通株式会社 | 半導体集積回路 |
JP2002091581A (ja) | 2000-09-20 | 2002-03-29 | Fuji Electric Co Ltd | 基準電圧回路 |
JP4229636B2 (ja) * | 2001-11-13 | 2009-02-25 | 株式会社ルネサステクノロジ | 半導体装置 |
US6703885B1 (en) * | 2002-09-18 | 2004-03-09 | Richtek Technology Corp. | Trimmer method and device for circuits |
KR100545711B1 (ko) * | 2003-07-29 | 2006-01-24 | 주식회사 하이닉스반도체 | 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로 |
JP2006331085A (ja) * | 2005-05-26 | 2006-12-07 | Rohm Co Ltd | 半導体装置および電源装置 |
US8212544B2 (en) * | 2007-08-13 | 2012-07-03 | SK hynix, Inc. | Semiconductor integrated circuit having level regulation for reference voltage |
CN101498948A (zh) * | 2008-02-01 | 2009-08-05 | 瑞昱半导体股份有限公司 | 调整电路与其相关调整方法 |
KR100897304B1 (ko) * | 2008-04-11 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전압 레벨 비교 회로 및 이를 이용한전압 조정 회로 |
JP2011171666A (ja) * | 2010-02-22 | 2011-09-01 | Elpida Memory Inc | 半導体装置及び半導体装置の試験方法 |
JP2013012000A (ja) * | 2011-06-29 | 2013-01-17 | Mitsumi Electric Co Ltd | レギュレータ用半導体集積回路 |
JP5880826B2 (ja) * | 2011-11-22 | 2016-03-09 | サンケン電気株式会社 | トリミング回路及び調整回路 |
US9018924B2 (en) * | 2012-09-14 | 2015-04-28 | Nxp B.V. | Low dropout regulator |
JP5811239B2 (ja) * | 2014-06-25 | 2015-11-11 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
US9476937B2 (en) * | 2014-10-15 | 2016-10-25 | Freescale Semiconductor, Inc. | Debug circuit for an integrated circuit |
US10600494B2 (en) * | 2018-04-05 | 2020-03-24 | Micron Technology, Inc. | Methods and apparatuses for self-trimming of a semiconductor device |
-
2019
- 2019-03-28 JP JP2019063833A patent/JP7164264B2/ja active Active
-
2020
- 2020-03-20 CN CN202010201187.7A patent/CN111752326B/zh active Active
- 2020-03-20 US US16/825,603 patent/US10817008B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10817008B2 (en) | 2020-10-27 |
CN111752326A (zh) | 2020-10-09 |
US20200310483A1 (en) | 2020-10-01 |
JP7164264B2 (ja) | 2022-11-01 |
JP2020166345A (ja) | 2020-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4648346B2 (ja) | 調整可能なトランジスタボディバイアス回路網 | |
US10459470B2 (en) | Voltage regulator and method for providing an output voltage with reduced voltage ripple | |
KR100264718B1 (ko) | 조정기회로및반도체집적회로장치 | |
US7541787B2 (en) | Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor | |
EP1865397B1 (en) | Low drop-out voltage regulator | |
JP3156447B2 (ja) | 半導体集積回路 | |
US7550958B2 (en) | Bandgap voltage generating circuit and relevant device using the same | |
US20010011886A1 (en) | Internal supply voltage generating circuit and method of generating internal supply voltage | |
KR20100091912A (ko) | 전압 조정기 | |
EP2498162B1 (en) | Startup circuit for low voltage cascode beta multiplier current generator | |
KR100870433B1 (ko) | 반도체 소자 | |
CN103105882A (zh) | 半导体集成电路 | |
KR20060101306A (ko) | 파워 온 리셋 신호를 생성하는 반도체 장치 | |
KR102405435B1 (ko) | 정전류 회로 및 반도체장치 | |
CN111752326B (zh) | 半导体装置 | |
JP6689152B2 (ja) | 半導体装置 | |
US20230223903A1 (en) | Bandgap amplifier biasing and startup scheme | |
KR100930500B1 (ko) | 비교기를 이용한 밴드갭 기준회로 | |
CN111585552A (zh) | 输出驱动器电路 | |
EP1301982B1 (en) | Low power voltage regulator circuit for use in an integrated circuit device | |
CN106024777B (zh) | 半导体装置以及电源供给方法 | |
US6548994B2 (en) | Reference voltage generator tolerant to temperature variations | |
CN110908422B (zh) | 一种低压差线性稳压器和控制系统 | |
JP6166123B2 (ja) | 半導体装置、および、電源制御方法 | |
JP2017041139A (ja) | Ldo回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |