JP2002091581A - 基準電圧回路 - Google Patents
基準電圧回路Info
- Publication number
- JP2002091581A JP2002091581A JP2000284610A JP2000284610A JP2002091581A JP 2002091581 A JP2002091581 A JP 2002091581A JP 2000284610 A JP2000284610 A JP 2000284610A JP 2000284610 A JP2000284610 A JP 2000284610A JP 2002091581 A JP2002091581 A JP 2002091581A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- circuit
- voltage
- resistors
- amplified output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】一箇所のトリミング回路の調整のみで、異なる
基準電圧をバラツキなく予め定められた電圧に調整でき
る基準電圧回路を提供する。 【解決手段】基準電圧発生回路１と、この基準電圧Vref
をレギュレータ回路2Aで増幅し、この増幅した出力を分
圧して第１基準電圧Vr1 および第２基準電圧Vr2 を発生
する基準電圧回路において、レギュレータ回路2Aは、演
算増幅器Q1と、この増幅出力を第１基準電圧Vr1 として
出力し、この増幅出力を抵抗R1とR2の直列回路で分圧し
て第２基準電圧Vr2 として出力する第１分圧回路3Aと、
第１分圧回路3Aと並列に接続され、第１基準電圧Vr1 を
分圧し、この分圧した電圧は基準電圧発生回路１の基準
電圧Vrefに近い値を微調整して演算増幅器Q1に負帰還す
る第１トリミング回路3Bと、を備える。
基準電圧をバラツキなく予め定められた電圧に調整でき
る基準電圧回路を提供する。 【解決手段】基準電圧発生回路１と、この基準電圧Vref
をレギュレータ回路2Aで増幅し、この増幅した出力を分
圧して第１基準電圧Vr1 および第２基準電圧Vr2 を発生
する基準電圧回路において、レギュレータ回路2Aは、演
算増幅器Q1と、この増幅出力を第１基準電圧Vr1 として
出力し、この増幅出力を抵抗R1とR2の直列回路で分圧し
て第２基準電圧Vr2 として出力する第１分圧回路3Aと、
第１分圧回路3Aと並列に接続され、第１基準電圧Vr1 を
分圧し、この分圧した電圧は基準電圧発生回路１の基準
電圧Vrefに近い値を微調整して演算増幅器Q1に負帰還す
る第１トリミング回路3Bと、を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、各種電子回路に利
用され、１ヵ所の抵抗調整で異なった基準電圧値を予め
定められた値に正確に調整できる基準電圧回路に関し、
特に、集積回路上に構成する基準電圧回路に関する。
用され、１ヵ所の抵抗調整で異なった基準電圧値を予め
定められた値に正確に調整できる基準電圧回路に関し、
特に、集積回路上に構成する基準電圧回路に関する。
【０００２】
【従来の技術】図４は従来技術による基準電圧回路図で
ある。図４において、基準電圧回路は、基準電圧発生回
路１と、この基準電圧発生回路１の基準電圧Vrefを抵抗
Ra,Rbで分圧してこの基準電圧Vrefを微調整するトリミ
ング回路４と、このトリミング回路４の出力電圧を一方
は, 第２基準電圧Vr2 として出力し, 他方は, 図示例で
は演算増幅器Q1とトランジスタT1からなる増幅回路で増
幅し、この増幅出力を第１基準電圧Vr1 として出力し、
この増幅出力Vr1 を抵抗R1' とR2' の直列回路で分圧
し、この分圧電圧を演算増幅器Q1に負帰還するレギュレ
ータ回路５と、を備えて構成される。
ある。図４において、基準電圧回路は、基準電圧発生回
路１と、この基準電圧発生回路１の基準電圧Vrefを抵抗
Ra,Rbで分圧してこの基準電圧Vrefを微調整するトリミ
ング回路４と、このトリミング回路４の出力電圧を一方
は, 第２基準電圧Vr2 として出力し, 他方は, 図示例で
は演算増幅器Q1とトランジスタT1からなる増幅回路で増
幅し、この増幅出力を第１基準電圧Vr1 として出力し、
この増幅出力Vr1 を抵抗R1' とR2' の直列回路で分圧
し、この分圧電圧を演算増幅器Q1に負帰還するレギュレ
ータ回路５と、を備えて構成される。
【０００３】かかる構成において、基準電圧発生回路１
は、図５で後述するバンドギャップ基準電圧回路で温度
補償された基準電圧Vrefを形成し、トリミング回路４で
この基準電圧Vrefのバラツキを微調整してバラツキのな
い基準電圧Vr2 として各回路に第２基準電圧(Vr2=1.25
V) を供給する。また、この基準電圧Vr2 をレギュレー
タ回路５に入力し、レギュレータ回路５の負帰還増幅回
路によって、第１基準電圧(Vr1=2.5V)を形成し、各種電
子回路の集積回路(IC)の内部制御電圧および基準電圧と
して供給することができる。通常、各種電子回路の電源
制御用ICとして、基準電圧は第１基準電圧Vr1=2.5Vと第
２基準電圧Vr2=1.25V の２種類存在させることができ
る。
は、図５で後述するバンドギャップ基準電圧回路で温度
補償された基準電圧Vrefを形成し、トリミング回路４で
この基準電圧Vrefのバラツキを微調整してバラツキのな
い基準電圧Vr2 として各回路に第２基準電圧(Vr2=1.25
V) を供給する。また、この基準電圧Vr2 をレギュレー
タ回路５に入力し、レギュレータ回路５の負帰還増幅回
路によって、第１基準電圧(Vr1=2.5V)を形成し、各種電
子回路の集積回路(IC)の内部制御電圧および基準電圧と
して供給することができる。通常、各種電子回路の電源
制御用ICとして、基準電圧は第１基準電圧Vr1=2.5Vと第
２基準電圧Vr2=1.25V の２種類存在させることができ
る。
【０００４】次に、図５でCMOSの集積回路で一般的に用
いられるバンドギャップ基準電圧回路例を説明する。図
５の(A) において、バンドギャップ基準電圧回路は、２
個のn-wellの pnpトランジスタQ5,Q6 と、このトランジ
スタQ5,Q6 のエミッタ電流を予め定められた比率に配分
する抵抗 R11〜R13 と、トランジスタQ5,Q6 の動作点を
安定化する演算増幅器Q4と、を備え、トランジスタQ5,Q
6 のバンド・ギャップ電圧を利用して基準電圧を形成す
ることができる。
いられるバンドギャップ基準電圧回路例を説明する。図
５の(A) において、バンドギャップ基準電圧回路は、２
個のn-wellの pnpトランジスタQ5,Q6 と、このトランジ
スタQ5,Q6 のエミッタ電流を予め定められた比率に配分
する抵抗 R11〜R13 と、トランジスタQ5,Q6 の動作点を
安定化する演算増幅器Q4と、を備え、トランジスタQ5,Q
6 のバンド・ギャップ電圧を利用して基準電圧を形成す
ることができる。
【０００５】具体的には、２個のn-wellの pnpトランジ
スタQ5,Q6 と、このトランジスタQ5のエミッタ回路に接
続される抵抗R11 と、第２トランジスタQ6のエミッタ回
路に接続される抵抗R12,R13 と、トランジスタのQ5エミ
ッタ回路を (+)入力端子に接続し、抵抗R12,R13 の共通
点を (-)入力端子に接続する演算増幅器Q4と、を備え、
抵抗R11,R13 の他方の端子を演算増幅器Q4の出力に接続
して負帰還回路を形成し、両トランジスタのベース回路
を信号ゼロVss に接続して、両トランジスタQ5,Q6 のエ
ミッタ電流を予め定められた比率、例えば８倍、に配分
して基準電圧回路の動作点を安定化することができる。
このときの基準電圧回路の出力電圧Vrefは、(1) 式で表
すことができる。
スタQ5,Q6 と、このトランジスタQ5のエミッタ回路に接
続される抵抗R11 と、第２トランジスタQ6のエミッタ回
路に接続される抵抗R12,R13 と、トランジスタのQ5エミ
ッタ回路を (+)入力端子に接続し、抵抗R12,R13 の共通
点を (-)入力端子に接続する演算増幅器Q4と、を備え、
抵抗R11,R13 の他方の端子を演算増幅器Q4の出力に接続
して負帰還回路を形成し、両トランジスタのベース回路
を信号ゼロVss に接続して、両トランジスタQ5,Q6 のエ
ミッタ電流を予め定められた比率、例えば８倍、に配分
して基準電圧回路の動作点を安定化することができる。
このときの基準電圧回路の出力電圧Vrefは、(1) 式で表
すことができる。
【０００６】
【数１】 Vref＝Veb5＋(R13/R12) ΔVeb ・・・・・・(1) (1) 式の右辺第１項のVeb5は、トランジスタQ5のベース
・エミッタ間順方向電圧降下を示し、同第２項のΔVeb
は、両トランジスタQ5,Q6 のベース・エミッタ間順方向
の差電圧を示し、両トランジスタQ5,Q6 の順方向電流比
の対数で定まる係数を有し、絶対温度に比例する正の温
度係数を有する。この抵抗(R11〜R13)の値を適切に選択
することにより、右辺第１項のVeb5の負の温度特性と、
右辺第２項のΔVeb の正の温度特性とで補償して、基準
電圧出力Vref＝1.25V 近辺の出力を得ることができる。
・エミッタ間順方向電圧降下を示し、同第２項のΔVeb
は、両トランジスタQ5,Q6 のベース・エミッタ間順方向
の差電圧を示し、両トランジスタQ5,Q6 の順方向電流比
の対数で定まる係数を有し、絶対温度に比例する正の温
度係数を有する。この抵抗(R11〜R13)の値を適切に選択
することにより、右辺第１項のVeb5の負の温度特性と、
右辺第２項のΔVeb の正の温度特性とで補償して、基準
電圧出力Vref＝1.25V 近辺の出力を得ることができる。
【０００７】図５の(B) において、他例のバンドギャッ
プ基準電圧回路は、２個のp-wellのnpnトランジスタQ7,
Q8 と、このトランジスタQ7,Q8 のエミッタ電流を予め
定められた比率に配分する抵抗 R11〜R13 と、トランジ
スタQ7,Q8 の動作点を安定化する演算増幅器Q4と、を備
え、トランジスタQ7,Q8 のバンド・ギャップ電圧を利用
して図５の(A) と同様に基準電圧Vrefを形成することが
できる。
プ基準電圧回路は、２個のp-wellのnpnトランジスタQ7,
Q8 と、このトランジスタQ7,Q8 のエミッタ電流を予め
定められた比率に配分する抵抗 R11〜R13 と、トランジ
スタQ7,Q8 の動作点を安定化する演算増幅器Q4と、を備
え、トランジスタQ7,Q8 のバンド・ギャップ電圧を利用
して図５の(A) と同様に基準電圧Vrefを形成することが
できる。
【０００８】
【発明が解決しようとする課題】上述の様に、従来技術
の基準電圧回路では、第２基準電圧はトリミング回路を
トリミング調整することにより、バラツキを抑えること
ができるが、レギュレータ回路を介して、例えば2.5Vに
増幅する第１基準電圧は、演算増幅器のオフセット電圧
などにより、バラツキが発生する。
の基準電圧回路では、第２基準電圧はトリミング回路を
トリミング調整することにより、バラツキを抑えること
ができるが、レギュレータ回路を介して、例えば2.5Vに
増幅する第１基準電圧は、演算増幅器のオフセット電圧
などにより、バラツキが発生する。
【０００９】また、第１基準電圧側に発生するこのバラ
ツキを抑制するため、レギュレータ回路にトリミング回
路を付加すると、回路規模が大きくなり、モノリシック
集積回路上で構成することが不利となる。本発明は一箇
所のトリミング回路の調整のみで、異なる基準電圧をバ
ラツキなく予め定められた電圧に調整できる基準電圧回
路を提供することにある。
ツキを抑制するため、レギュレータ回路にトリミング回
路を付加すると、回路規模が大きくなり、モノリシック
集積回路上で構成することが不利となる。本発明は一箇
所のトリミング回路の調整のみで、異なる基準電圧をバ
ラツキなく予め定められた電圧に調整できる基準電圧回
路を提供することにある。
【００１０】
【課題を解決するための手段】上記課題は本発明によれ
ば、基準電圧発生回路と、この基準電圧発生回路の基準
電圧を受け、レギュレータ回路で増幅し、この増幅した
出力を分圧して第１基準電圧および第２基準電圧を発生
する基準電圧回路において、レギュレータ回路は、演算
増幅器と、この増幅出力を第１基準電圧として出力し、
この増幅出力を抵抗R1とR2の直列回路で分圧し、この分
圧電圧を第２基準電圧として出力する第１分圧回路と、
第１分圧回路と並列に接続され、第１基準電圧を分圧
し、この分圧した電圧は基準電圧発生回路の基準電圧に
近い値を微調整して演算増幅器に負帰還する第１トリミ
ング回路と、を備えるものとする。
ば、基準電圧発生回路と、この基準電圧発生回路の基準
電圧を受け、レギュレータ回路で増幅し、この増幅した
出力を分圧して第１基準電圧および第２基準電圧を発生
する基準電圧回路において、レギュレータ回路は、演算
増幅器と、この増幅出力を第１基準電圧として出力し、
この増幅出力を抵抗R1とR2の直列回路で分圧し、この分
圧電圧を第２基準電圧として出力する第１分圧回路と、
第１分圧回路と並列に接続され、第１基準電圧を分圧
し、この分圧した電圧は基準電圧発生回路の基準電圧に
近い値を微調整して演算増幅器に負帰還する第１トリミ
ング回路と、を備えるものとする。
【００１１】かかる構成により、第１トリミング回路を
トリミング調整することにより、基準電圧発生回路の基
準電圧に対して予め定められた第１基準電圧および第２
基準電圧を得ることができる。また、基準電圧発生回路
と、この基準電圧発生回路の基準電圧を受け、レギュレ
ータ回路で増幅し、この増幅した出力を分圧して第１基
準電圧および第２基準電圧を発生する基準電圧回路にお
いて、レギュレータ回路は、演算増幅器と、この増幅出
力を第１基準電圧として出力し、この増幅出力を抵抗R
1,R6,R7,R2 からなる直列回路で分圧し、抵抗R6とR7の
共通点である中間の分圧電圧を第２基準電圧として出力
する第２分圧回路と、抵抗R1とR6の共通点および抵抗R7
とR2の共通点に接続され抵抗Rx1 とRx2 との分圧回路で
分圧して演算増幅器に負帰還する第２トリミング回路
と、を備えることができる。
トリミング調整することにより、基準電圧発生回路の基
準電圧に対して予め定められた第１基準電圧および第２
基準電圧を得ることができる。また、基準電圧発生回路
と、この基準電圧発生回路の基準電圧を受け、レギュレ
ータ回路で増幅し、この増幅した出力を分圧して第１基
準電圧および第２基準電圧を発生する基準電圧回路にお
いて、レギュレータ回路は、演算増幅器と、この増幅出
力を第１基準電圧として出力し、この増幅出力を抵抗R
1,R6,R7,R2 からなる直列回路で分圧し、抵抗R6とR7の
共通点である中間の分圧電圧を第２基準電圧として出力
する第２分圧回路と、抵抗R1とR6の共通点および抵抗R7
とR2の共通点に接続され抵抗Rx1 とRx2 との分圧回路で
分圧して演算増幅器に負帰還する第２トリミング回路
と、を備えることができる。
【００１２】特に、第１基準電圧と第２基準電圧との比
率を１＋ｋとしたとき、抵抗R1,R6,R7,R2 の値は、R1＝
ｋ・R2、R6＝ｋ・R7に選択することができる。かかる構
成により、第１基準電圧と第２基準電圧との比率(1＋
ｋ) に影響を与えることなく、第２トリミング回路の抵
抗Rx1 またはRx2 をトリミング調整することにより、基
準電圧発生回路の基準電圧に対して予め定められた第１
基準電圧および第２基準電圧を得ることができる。
率を１＋ｋとしたとき、抵抗R1,R6,R7,R2 の値は、R1＝
ｋ・R2、R6＝ｋ・R7に選択することができる。かかる構
成により、第１基準電圧と第２基準電圧との比率(1＋
ｋ) に影響を与えることなく、第２トリミング回路の抵
抗Rx1 またはRx2 をトリミング調整することにより、基
準電圧発生回路の基準電圧に対して予め定められた第１
基準電圧および第２基準電圧を得ることができる。
【００１３】
【発明の実施の形態】図１は本発明の一実施例による基
準電圧回路のブロック図、図２は他の基準電圧回路のブ
ロック図、図３は他のトリミング回路図であり、図４、
図５に対応する同一部材には同じ符号が付してある。図
１において、本発明による基準電圧回路は、基準電圧発
生回路１と、この基準電圧発生回路１の基準電圧Vrefを
受け、レギュレータ回路2Aで増幅し、この増幅した出力
(Vr1) を分圧して第１基準電圧Vr1 および第２基準電圧
Vr2 を発生し、レギュレータ回路2Aは、演算増幅器Q1と
トランジスタT1とからなる演算増幅回路と、この増幅出
力(Vr1) を第１基準電圧Vr1 として出力し、この増幅出
力(Vr1) を抵抗R1とR2の直列回路で分圧し、この分圧電
圧を第２基準電圧Vr2 として出力する第１分圧回路3A
と、第１分圧回路3Aと並列に接続され、第１基準電圧Vr
1を分圧し、この分圧した電圧は基準電圧発生回路１の
基準電圧Vrefに近い値を微調整して演算増幅器Q1に負帰
還する第１トリミング回路3Bと、を備えて構成される。
準電圧回路のブロック図、図２は他の基準電圧回路のブ
ロック図、図３は他のトリミング回路図であり、図４、
図５に対応する同一部材には同じ符号が付してある。図
１において、本発明による基準電圧回路は、基準電圧発
生回路１と、この基準電圧発生回路１の基準電圧Vrefを
受け、レギュレータ回路2Aで増幅し、この増幅した出力
(Vr1) を分圧して第１基準電圧Vr1 および第２基準電圧
Vr2 を発生し、レギュレータ回路2Aは、演算増幅器Q1と
トランジスタT1とからなる演算増幅回路と、この増幅出
力(Vr1) を第１基準電圧Vr1 として出力し、この増幅出
力(Vr1) を抵抗R1とR2の直列回路で分圧し、この分圧電
圧を第２基準電圧Vr2 として出力する第１分圧回路3A
と、第１分圧回路3Aと並列に接続され、第１基準電圧Vr
1を分圧し、この分圧した電圧は基準電圧発生回路１の
基準電圧Vrefに近い値を微調整して演算増幅器Q1に負帰
還する第１トリミング回路3Bと、を備えて構成される。
【００１４】かかる構成により、第１トリミング回路3B
をトリミング調整することにより、基準電圧発生回路１
の基準電圧Vrefに対して予め定められた第１基準電圧Vr
1 および第２基準電圧Vr2 を得ることができる。
をトリミング調整することにより、基準電圧発生回路１
の基準電圧Vrefに対して予め定められた第１基準電圧Vr
1 および第２基準電圧Vr2 を得ることができる。
【００１５】
【実施例】（実施例１）図２において、他の基準電圧回
路は、基準電圧発生回路１と、この基準電圧発生回路１
の基準電圧Vrefを受け、レギュレータ回路2Bで増幅し、
この増幅した出力(Vr1) を分圧して第１基準電圧Vr1 お
よび第２基準電圧Vr2 を発生し、レギュレータ回路2B
は、演算増幅器Q1とトランジスタT1とからなる演算増幅
回路と、この増幅出力(Vr1) を第１基準電圧Vr1 として
出力し、この増幅出力(Vr1) を抵抗R1,R6,R7,R2 からな
る直列回路で分圧し、抵抗R6とR7の共通点である中間の
分圧電圧を第２基準電圧Vr2 として出力する第２分圧回
路3Cと、抵抗R1とR6の共通点および抵抗R7とR2の共通点
に接続され抵抗Rx1 とRx2 との分圧回路で分圧して演算
増幅器Q1に負帰還する第２トリミング回路3Dと、を備え
て構成される。
路は、基準電圧発生回路１と、この基準電圧発生回路１
の基準電圧Vrefを受け、レギュレータ回路2Bで増幅し、
この増幅した出力(Vr1) を分圧して第１基準電圧Vr1 お
よび第２基準電圧Vr2 を発生し、レギュレータ回路2B
は、演算増幅器Q1とトランジスタT1とからなる演算増幅
回路と、この増幅出力(Vr1) を第１基準電圧Vr1 として
出力し、この増幅出力(Vr1) を抵抗R1,R6,R7,R2 からな
る直列回路で分圧し、抵抗R6とR7の共通点である中間の
分圧電圧を第２基準電圧Vr2 として出力する第２分圧回
路3Cと、抵抗R1とR6の共通点および抵抗R7とR2の共通点
に接続され抵抗Rx1 とRx2 との分圧回路で分圧して演算
増幅器Q1に負帰還する第２トリミング回路3Dと、を備え
て構成される。
【００１６】特に、第１基準電圧Vr1 と第２基準電圧Vr
2 との比率を１＋ｋとしたとき、抵抗R1,R6,R7,R2 の値
を、R1＝ｋ・R2、R6＝ｋ・R7に選択する。かかる構成に
より、第１基準電圧Vr1 と第２基準電圧Vr2 との比率(1
＋ｋ) に影響を与えることなく、第２トリミング回路の
抵抗Rx1 またはRx2 をトリミング調整することにより基
準電圧発生回路１の基準電圧Vrefに対して予め定められ
た第１基準電圧Vr1 および第２基準電圧Vr2 をバラツキ
なく得ることができる。
2 との比率を１＋ｋとしたとき、抵抗R1,R6,R7,R2 の値
を、R1＝ｋ・R2、R6＝ｋ・R7に選択する。かかる構成に
より、第１基準電圧Vr1 と第２基準電圧Vr2 との比率(1
＋ｋ) に影響を与えることなく、第２トリミング回路の
抵抗Rx1 またはRx2 をトリミング調整することにより基
準電圧発生回路１の基準電圧Vrefに対して予め定められ
た第１基準電圧Vr1 および第２基準電圧Vr2 をバラツキ
なく得ることができる。
【００１７】即ち、今、第２トリミング回路の抵抗Rx1
またはRx2 のいずれか一方をトリミング調整し、抵抗値
が増加あるいは減少したとする。抵抗R1,R2 に流れる電
流I1と、抵抗R6,R7 に流れる電流I2は、トリミング調整
によって変化するが、第１基準電圧Vr1 は(2) 式で表す
ことができる。
またはRx2 のいずれか一方をトリミング調整し、抵抗値
が増加あるいは減少したとする。抵抗R1,R2 に流れる電
流I1と、抵抗R6,R7 に流れる電流I2は、トリミング調整
によって変化するが、第１基準電圧Vr1 は(2) 式で表す
ことができる。
【００１８】
【数２】 即ち、第２トリミング回路の抵抗Rx1 またはRx2 のいず
れか一方をトリミング調整して第２分圧回路3Cの電流分
布が変化しても、第１基準電圧Vr1 と第２基準電圧Vr2
との比率は常に一定値(1＋ｋ) に保つことができる。従
って、トリミング抵抗Rx1 またはRx2 のいずれか一方を
調整して、第１基準電圧Vr1 を予め定められた値に調整
することにより、第２基準電圧Vr2 も同時に予め定めら
れた値（Vr2=Vr1/(1＋ｋ))に設定することができる。
れか一方をトリミング調整して第２分圧回路3Cの電流分
布が変化しても、第１基準電圧Vr1 と第２基準電圧Vr2
との比率は常に一定値(1＋ｋ) に保つことができる。従
って、トリミング抵抗Rx1 またはRx2 のいずれか一方を
調整して、第１基準電圧Vr1 を予め定められた値に調整
することにより、第２基準電圧Vr2 も同時に予め定めら
れた値（Vr2=Vr1/(1＋ｋ))に設定することができる。
【００１９】なお、図１または図２に図示する第２基準
電圧Vr2 から、出力電流をとる必要があるときは、オフ
セット補正機能付き演算増幅器Q2を用い、＋入力端子に
第２基準電圧Vr2 を接続し、−入力端子に出力を負帰還
するインピーダンスバッファ回路を構成することによっ
て、負荷電流をとることができる。また、第２トリミン
グ回路3Dが図３に図示するポテンショメータの回路構成
であるときは、抵抗Rx3 の全抵抗値が変化しないので、
第２分圧回路3Cの電流分布も変化しない。従って、上述
する抵抗R1,R6,R7,R2 の値を、R1＝ｋ・R2、R6＝ｋ・R7
に選択する必要は必ずしもない。 （実施例２）本発明の一実施例として、基準電圧発生回
路１にバンドギャップ電圧基準を用いることにより、温
度補償された基準電圧Vref＝1.25V が形成される。この
基準電圧Vrefをもとにレギュレータ回路2A,2B を介して
第１基準電圧Vr1=2.5Vを作る。ここでは、バンドギャッ
プ電圧基準１はレギュレータ回路2A,2B のみに供給され
ている。ここで、トリミング回路3B,3D のいずれかの抵
抗Rx1 またはRx2 をトリミング調整することによって、
第１基準電圧Vr1 を2.5Vに設定することができる。
電圧Vr2 から、出力電流をとる必要があるときは、オフ
セット補正機能付き演算増幅器Q2を用い、＋入力端子に
第２基準電圧Vr2 を接続し、−入力端子に出力を負帰還
するインピーダンスバッファ回路を構成することによっ
て、負荷電流をとることができる。また、第２トリミン
グ回路3Dが図３に図示するポテンショメータの回路構成
であるときは、抵抗Rx3 の全抵抗値が変化しないので、
第２分圧回路3Cの電流分布も変化しない。従って、上述
する抵抗R1,R6,R7,R2 の値を、R1＝ｋ・R2、R6＝ｋ・R7
に選択する必要は必ずしもない。 （実施例２）本発明の一実施例として、基準電圧発生回
路１にバンドギャップ電圧基準を用いることにより、温
度補償された基準電圧Vref＝1.25V が形成される。この
基準電圧Vrefをもとにレギュレータ回路2A,2B を介して
第１基準電圧Vr1=2.5Vを作る。ここでは、バンドギャッ
プ電圧基準１はレギュレータ回路2A,2B のみに供給され
ている。ここで、トリミング回路3B,3D のいずれかの抵
抗Rx1 またはRx2 をトリミング調整することによって、
第１基準電圧Vr1 を2.5Vに設定することができる。
【００２０】また、第２基準電圧Vr2 は抵抗R1＝R2、R6
＝R7（ｋ＝１）に選択することによって、Vr2 ＝1.25V
にすることができる。また、第１基準電圧Vr1 を2.5V以
外の電圧形成したいときは、抵抗比の係数ｋの値を変え
ることによって、任意の値を得ることができる。
＝R7（ｋ＝１）に選択することによって、Vr2 ＝1.25V
にすることができる。また、第１基準電圧Vr1 を2.5V以
外の電圧形成したいときは、抵抗比の係数ｋの値を変え
ることによって、任意の値を得ることができる。
【００２１】
【発明の効果】本発明によれば、基準電圧をレギュレー
タ回路の演算増幅器で増幅して第１基準電圧とし、この
第１基準電圧を分圧回路で分圧して第２基準電圧とし、
この第２基準電圧に影響を与えない微調整トリミング回
路出力を演算増幅器に負帰還することにより、一箇所の
トリミング回路の調整のみで、異なる基準電圧をバラツ
キなく予め定められた電圧に調整できる基準電圧回路を
提供できる。
タ回路の演算増幅器で増幅して第１基準電圧とし、この
第１基準電圧を分圧回路で分圧して第２基準電圧とし、
この第２基準電圧に影響を与えない微調整トリミング回
路出力を演算増幅器に負帰還することにより、一箇所の
トリミング回路の調整のみで、異なる基準電圧をバラツ
キなく予め定められた電圧に調整できる基準電圧回路を
提供できる。
【図１】本発明の一実施例による基準電圧回路図
【図２】他の基準電圧回路図
【図３】他のトリミング回路図
【図４】従来技術による基準電圧回路図
【図５】バンドギャップ基準電圧回路図
１ 基準電圧発生回路 2A,2B,５ レギュレータ回路 21,31,32,33 入力端子 3A,3C 分圧回路 3B,3D トリミング回路 Q1,Q2,Q4 演算増幅器 T1, Q5〜Q8 トランジスタ R1〜R7,Rx1〜Rx3,R1',R2',Ra,Rb, R11〜R13 抵抗 Vref,Vr1,Vr2,Vr2' 基準電圧
Claims (3)
- 【請求項１】基準電圧発生回路と、この基準電圧発生回
路の基準電圧を受け、レギュレータ回路で増幅し、この
増幅した出力を分圧して第１基準電圧および第２基準電
圧を発生する基準電圧回路において、 レギュレータ回路は、演算増幅器と、この増幅出力を第
１基準電圧として出力し、この増幅出力を抵抗R1とR2の
直列回路で分圧し、この分圧電圧を第２基準電圧として
出力する第１分圧回路と、第１分圧回路と並列に接続さ
れ、第１基準電圧を分圧し、この分圧した電圧は前記基
準電圧発生回路の基準電圧に近い値を微調整して前記演
算増幅器に負帰還する第１トリミング回路と、を備え
る、 ことを特徴とする基準電圧回路。 - 【請求項２】基準電圧発生回路と、この基準電圧発生回
路の基準電圧を受け、レギュレータ回路で増幅し、この
増幅した出力を分圧して第１基準電圧および第２基準電
圧を発生する基準電圧回路において、 レギュレータ回路は、演算増幅器と、この増幅出力を第
１基準電圧として出力し、この増幅出力を抵抗R1,R6,R
7,R2 からなる直列回路で分圧し、抵抗R6とR7の共通点
である中間の分圧電圧を第２基準電圧として出力する第
２分圧回路と、抵抗R1とR6の共通点および抵抗R7とR2の
共通点に接続され抵抗Rx1 とRx2 との分圧回路で分圧し
て前記演算増幅器に負帰還する第２トリミング回路と、
を備える、 ことを特徴とする基準電圧回路。 - 【請求項３】請求項２に記載の基準電圧回路において、 第１基準電圧と第２基準電圧との比率を１＋ｋとしたと
き、抵抗R1,R6,R7,R2の値は、R1＝ｋ・R2、R6＝ｋ・R7
に選択する、 ことを特徴とする基準電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000284610A JP2002091581A (ja) | 2000-09-20 | 2000-09-20 | 基準電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000284610A JP2002091581A (ja) | 2000-09-20 | 2000-09-20 | 基準電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002091581A true JP2002091581A (ja) | 2002-03-29 |
Family
ID=18768793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000284610A Pending JP2002091581A (ja) | 2000-09-20 | 2000-09-20 | 基準電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002091581A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008108293A (ja) * | 2006-10-23 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| CN102467144A (zh) * | 2010-11-05 | 2012-05-23 | 成都芯源系统有限公司 | 电压调节器的输出电压修调装置及修调方法 |
| JP2014078158A (ja) * | 2012-10-11 | 2014-05-01 | Denso Corp | 電源回路 |
| US10817008B2 (en) | 2019-03-28 | 2020-10-27 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
-
2000
- 2000-09-20 JP JP2000284610A patent/JP2002091581A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008108293A (ja) * | 2006-10-23 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| CN102467144A (zh) * | 2010-11-05 | 2012-05-23 | 成都芯源系统有限公司 | 电压调节器的输出电压修调装置及修调方法 |
| CN102467144B (zh) * | 2010-11-05 | 2014-03-12 | 成都芯源系统有限公司 | 电压调节器的输出电压修调装置及修调方法 |
| JP2014078158A (ja) * | 2012-10-11 | 2014-05-01 | Denso Corp | 電源回路 |
| US10817008B2 (en) | 2019-03-28 | 2020-10-27 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633165A (en) | Temperature compensated voltage reference | |
| US7518437B2 (en) | Constant current circuit and constant current generating method | |
| CN112306131B (zh) | 基准电压电路 | |
| EP3514653B1 (en) | Signal-generation circuitry | |
| CN111969849A (zh) | 电源控制用半导体装置和输出电压可变电源装置以及设计方法 | |
| JP2002091581A (ja) | 基準電圧回路 | |
| US4074181A (en) | Voltage regulators of a type using a common-base transistor amplifier in the collector-to-base feedback of the regulator transistor | |
| EP0182201B1 (en) | Speed control apparatus for a dc motor | |
| US6677807B1 (en) | Current mirror replica biasing system | |
| US20080042740A1 (en) | Linear-in-decibel current generators | |
| JP2714269B2 (ja) | 等価インダクタンス回路 | |
| JPH0816265A (ja) | 安定化電源回路 | |
| US5712557A (en) | Constant current supply circuit with stabilization based on voltage and current ratios relative to a reference voltage and a related control current | |
| EP1388775A1 (en) | Voltage reference generator | |
| JP2003157118A (ja) | バンドギャップ基準電圧回路 | |
| CN110531825B (zh) | 放大器电路系统、电压调节电路与信号补偿方法 | |
| JP3529601B2 (ja) | 定電圧発生回路 | |
| JPH0635558A (ja) | 定電流源回路 | |
| JP3009980B2 (ja) | 可変利得増幅器 | |
| JP2503913B2 (ja) | 差動増幅器 | |
| US5834963A (en) | Circuit configuration for parameter adjustment | |
| JP2727389B2 (ja) | 温度特性補償回路 | |
| JP2000250644A (ja) | 定電圧出力装置及びその方法 | |
| JPH04104517A (ja) | バイアス回路 | |
| JPS59144209A (ja) | 演算増幅器のオフセツト電圧トリミング回路 |