JP2003157118A - バンドギャップ基準電圧回路 - Google Patents

バンドギャップ基準電圧回路

Info

Publication number
JP2003157118A
JP2003157118A JP2001357453A JP2001357453A JP2003157118A JP 2003157118 A JP2003157118 A JP 2003157118A JP 2001357453 A JP2001357453 A JP 2001357453A JP 2001357453 A JP2001357453 A JP 2001357453A JP 2003157118 A JP2003157118 A JP 2003157118A
Authority
JP
Japan
Prior art keywords
reference voltage
transistors
bandgap reference
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001357453A
Other languages
English (en)
Other versions
JP3666447B2 (ja
Inventor
Sei Yamamoto
聖 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001357453A priority Critical patent/JP3666447B2/ja
Priority to US10/284,361 priority patent/US6710586B2/en
Publication of JP2003157118A publication Critical patent/JP2003157118A/ja
Application granted granted Critical
Publication of JP3666447B2 publication Critical patent/JP3666447B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

(57)【要約】 【課題】 温度に対する出力電圧の変化が少ないバンド
ギャップ基準電圧回路を提供する。 【解決手段】 定電圧を発生させる第1、第2バンドギ
ャップ基準電圧形成部1、2を設けると共に、第2バン
ドギャップ基準電圧形成部2の出力電圧の温度特性をシ
フトさせるレベルシフト回路部3を設ける。具体的に
は、レベルシフト回路部3により、第2バンドギャップ
基準電圧形成部2の出力電圧が極大値をとる時の温度
が、第1バンドギャップ基準電圧形成部1の出力電圧が
極大値をとる時の温度からシフトされるようにする。そ
して、第1、第2バンドギャップ基準電圧形成部1、2
の各出力電圧をOR回路部4に入力し、高い方の電圧が
OR回路4から出力されるようにする。このOR回路4
からの出力をバンドギャップ基準電圧回路の出力電圧V
outとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、温度変化が生じて
も定電圧を出力できるバンドギャップ基準電圧回路に関
するもので、特に車両に搭載されるような広い温度範囲
に適用されるものに適用して好適である。
【0002】
【従来の技術および発明が解決しようとする課題】従
来、集積回路において、定電圧を出力する役割を果たす
バンドギャップ基準電圧回路がある。このバンドギャッ
プ基準電圧回路は、温度変化が生じても定電圧を出力で
きるようにするのが好ましい。
【0003】しかしながら、バンドギャップ基準電圧回
路に備えられるトランジスタ等が温度特性を有している
ことから、実際にはバンドギャップ基準電圧回路は、温
度に対する2次係数を持ったものとなっている。このバ
ンドギャップ基準電圧回路の温度に対する出力電圧特性
は図5のように表され、温度変化に対して上に凸の特性
を示す。高精度電源などの基準電圧としてバンドギャッ
プ基準電圧回路を用いる場合、上述のような2次係数が
問題となり、より温度に対する出力電圧の変化が少ない
バンドギャップ基準電圧回路が要求されることになる。
【0004】本発明は上記点に鑑みて、温度に対する出
力電圧の変化が少ないバンドギャップ基準電圧回路を提
供することを目的とする。
【0005】
【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明では、定電圧を出力するバン
ドギャップ基準電圧回路であって、定電圧を形成する第
1バンドギャップ基準電圧形成部(1)と、定電圧を形
成する第2バンドギャップ基準電圧形成部(2)と、温
度に対する第2バンドギャップ基準電圧形成部の出力電
圧の変化の極大値が、第1バンドギャップ基準電圧形成
部の出力電圧の極大値からずれるようにシフトさせるレ
ベルシフト回路部(3)とを備え、第1、第2バンドギ
ャップ基準電圧形成部の出力電圧のうち高い方の電圧を
出力することにより、定電圧を出力するように構成され
ていることを特徴としている。
【0006】このような構成とすれば、第1、第2バン
ドギャップ基準電圧形成部それぞれの出力電圧のうち高
い方が出力電圧として出力されることになる。例えば、
低温〜室温領域では第1バンドギャップ基準電圧形成部
の出力電圧、室温〜高温領域では第2バンドギャップ基
準電圧形成部の出力電圧がバンドギャップ基準電圧回路
の出力電圧として出力される。従って、広い温度範囲に
おいてバンドギャップ基準電圧回路の出力電圧がほぼ一
定の電圧となり、温度に対する出力電圧の変化が少ない
バンドギャップ基準電圧回路とすることができる。
【0007】この場合、請求項2に示すように、第1、
第2バンドギャップ基準電圧形成部の出力電圧のうち、
高い方の電圧を出力する選択部(4)を備えることもで
きる。
【0008】例えば、請求項3に示すように、第1バン
ドギャップ基準電圧形成部は、電流密度の異なる電流が
流される第1、第2のトランジスタ(T11、T12)
と、第1、第2のトランジスタそれぞれに流れる電流の
変動に応じて電位が変動する第1、第2電位点(A、
B)の電位が入力される第1オペアンプ(5a、6a、
7a、8a、9a)とを有して構成され、第1オペアン
プの出力に基づいて第1、第2のトランジスタに流され
る電流が調整されるようになっており、第2バンドギャ
ップ基準電圧形成部は、電流密度の異なる電流が流され
る第3、第4のトランジスタ(T21、T22)と、第
3、第4のトランジスタそれぞれに流れる電流の変動に
応じて電位が変動する第3、第4電位点の電位が入力さ
れる第2オペアンプ(5b、6b、7b、8b、9b)
とを有して構成され、第2オペアンプの出力に基づいて
第3、第4のトランジスタに流される電流が調整される
ようになっており、レベルシフト回路部は、第3、第4
トランジスタに直列接続された抵抗(R20)によって
構成されているような回路構成を採用することができ
る。
【0009】また、請求項4に示すように、第1バンド
ギャップ基準電圧形成部は、電流密度の異なる電流が流
される第1、第2のトランジスタ(T31、T32)
と、第1、第2のトランジスタそれぞれに流れる電流の
変動に応じて電位が変動する第1、第2電位点(A’、
B’)の電位が入力される第1オペアンプ(52a)
と、第1、第2トランジスタに直列接続された第1の抵
抗(R34)とを有して構成され、第1オペアンプの出
力に基づいて第1、第2のトランジスタに流される電流
が調整されるようになっており、第2バンドギャップ基
準電圧形成部は、電流密度の異なる電流が流される第
3、第4のトランジスタ(T41、T42)と、第3、
第4のトランジスタそれぞれに流れる電流の変動に応じ
て電位が変動する第3、第4電位点の電位が入力される
第2オペアンプ(52b)と、第3、第4トランジスタ
に直列接続された第2の抵抗(R44)とを有して構成
され、第2オペアンプの出力に基づいて第3、第4のト
ランジスタに流される電流が調整されるようになってお
り、第2の抵抗はレベルシフト回路部の役割も果たし、
該第2の抵抗の抵抗値が第1の抵抗の抵抗値と異なった
ものとされているような回路構成でも良い。
【0010】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【0011】
【発明の実施の形態】(第1実施形態)図1に、本発明
の一実施形態を適用したバンドギャップ基準電圧回路の
ブロック構成を示す。図1に示されるように、本実施形
態に示すバンドギャップ基準電圧回路は、第1、第2バ
ンドギャップ基準電圧形成部1、2、レベルシフト回路
部3および選択部に相当するOR回路部4を備えた構成
となっている。
【0012】第1、第2バンドギャップ基準電圧形成部
1、2は、基本的には同様の構成となっており、共に所
定の定電圧を出力電圧として発生させる回路を構成して
いる。レベルシフト回路部3は、第2バンドギャップ基
準電圧形成部2の出力電圧の温度特性をシフトさせるも
のである。このレベルシフト回路部3および第2バンド
ギャップ基準電圧形成部2の定数を適切に設定すること
により、第2バンドギャップ基準電圧形成部2の出力電
圧が極大値をとる時の温度が、第1バンドギャップ基準
電圧形成部1の出力電圧が極大値をとる時の温度からシ
フトされる。例えば、低温〜室温領域に第1バンドギャ
ップ基準電圧形成部1の出力電圧の極大値が位置し、室
温〜高温領域に第2バンドギャップ基準電圧形成部2の
出力電圧の極大値が位置するように設定する。
【0013】そして、第1、第2バンドギャップ基準電
圧形成部1、2の各出力電圧がOR回路部4に入力さ
れ、OR回路部4からバンドギャップ基準電圧回路の出
力電圧Voutが出力されるようになっている。
【0014】このような回路構成によれば、第1、第2
バンドギャップ基準電圧形成部1、2それぞれの出力電
圧のうち高い方の出力電圧がOR回路部4から出力され
ることになる。このため、例えば、低温〜室温領域では
第1バンドギャップ基準電圧形成部1の出力電圧、室温
〜高温領域では第2バンドギャップ基準電圧形成部2の
出力電圧がバンドギャップ基準電圧回路の出力電圧Vo
utとして出力される。
【0015】従って、低温〜室温および室温〜高温の範
囲において、第1、第2バンドギャップ基準電圧形成部
1、2の出力電圧が合成されて出力電圧Voutが形成
されることになり、出力電圧Voutの変動を小さくす
ることができる。これにより、広い温度範囲において出
力電圧Voutがほぼ一定の電圧となり、温度に対する
出力電圧の変化が少ないバンドギャップ基準電圧回路と
することができる。
【0016】なお、ここで示したOR回路部4は、必要
に応じて備えられるものであり、回路構成によってはO
R回路部4を備えなくても、第1、第2バンドギャップ
基準電圧形成部1、2の出力電圧のうち高い方が選択さ
れるような構成とすることが可能である。
【0017】図2に、図1に示したバンドギャップ基準
電圧回路の具体的な回路構成例を示す。図2に示すバン
ドギャップ基準電圧回路のうち、紙面右側が第1バンド
ギャップ基準電圧形成部1を構成し、紙面左側が第2バ
ンドギャップ基準電圧形成部2およびレベルシフト回路
部3を構成している。なお、ここで示す回路構成では、
図1に示したOR回路部4を備えなくても第1、第2バ
ンドギャップ基準電圧形成部1、2の出力電圧のうち高
い方が選択されるため、OR回路部4を備えていない。
【0018】第1バンドギャップ基準電圧形成部1は、
調整部5a、差動対6a、カレントミラー回路部7a、
ゲイン形成部8aおよびエミッタホロワ回路部9aとを
有して構成されている。
【0019】調整部5aは、抵抗R11及びトランジス
タT11と抵抗R12、R13及びトランジスタT12
とが並列接続され、各トランジスタT11、T12のベ
ース同士が接続された構成となっている。そして、抵抗
R11及びトランジスタT11と抵抗R12、R13及
びトランジスタT12それぞれに異なった電流密度の電
流を供給することにより、出力電圧の温度に対する特性
変化を調整する役割を果たす。なお、本実施形態では、
トランジスタT11、T12が本発明でいう第1、第2
トランジスタに相当する。
【0020】差動対6aは、抵抗R11とトランジスタ
T11との接続点(第1電位点)Aがベース電圧として
入力されるトランジスタT13と、抵抗R12とトラン
ジスタT11との接続点(第2電位点)Bがベース電圧
として入力されるトランジスタT14と、各トランジス
タT13、T14のエミッタに接続された抵抗R14と
を有して構成されている。
【0021】カレントミラー回路部7aは、差動対6a
の取り出し口となるもので、互いのベースが接続された
トランジスタT15、T16とを有して構成され、各ト
ランジスタT15、T16に同等の電流を流すようにな
っている。
【0022】ゲイン形成部8aは、差動対6aに設けら
れたトランジスタT14への電流供給を行なうトランジ
スタT17と、トランジスタT14に直接接続された抵
抗R15と、トランジスタT17の電流供給の変動を増
幅することによってゲインを稼ぐトランジスタT18と
を有して構成されている。
【0023】また、エミッタホロワ回路部9aは、トラ
ンジスタT19と、トランジスタT19のベース−コレ
クタ間に接続された抵抗R16とにより構成されてい
る。
【0024】これら、差動対6a、カレントミラー回路
部7a、ゲイン形成部8aおよびエミッタホロワ回路部
9aにより、オペアンプ(第1オペアンプ)が構成され
ている。なお、コンデンサC1は、これらによって構成
されるオペアンプの位相補償による発振を防止するため
に設けられている。
【0025】このように構成された第1バンドギャップ
基準電圧形成部1は、抵抗R11、R12それぞれに接
続されたトランジスタT11およびトランジスタT12
に電流密度の異なる電流を流すことにより、以下のよう
な動作を行なう。
【0026】トランジスタT11とトランジスタT12
とは互いのベースが接続された状態になっている。この
ため、トランジスタT11のコレクタ電流をIc1、ベ
ース−エミッタ電圧をVBE11、トランジスタT12
のコレクタ電流をIc2、ベース−エミッタ電圧をVB
E12とすると、抵抗R13に流れるIc2は各ベース
−エミッタ電圧VBE11、VBE12の差電圧に応じ
た電流値となる。すなわち、次式のように表される。
【0027】
【数1】Ic2=(VBE11−VBE12)/R13 また、トランジスタT11のベース電流をIb1、エミ
ッタ電流をIe1、トランジスタT12のベース電流を
Ib2、エミッタ電流をIe2とすると、各ベース電流
Ib1、Ib2が各コレクタ電流Ic1、Ic2よりも
十分に小さく無視できる程度であることから、各エミッ
タ電流Ie1、Ie2が各コレクタ電流Ic1、Ic2
と同等であると言える。このため、各トランジスタT1
1、T12の特性変化に起因して各ベース−エミッタ電
圧VBE11、VBE12が変化すると、それに伴って
抵抗23に流れるコレクタ電流Ic2が変化し、接続点
A、Bの電位の関係が変化する。そして、これら各接続
点A、Bの電位が差動対6aを構成する2つのトランジ
スタT13、T14のベース電圧としてフィードバック
される。
【0028】ここで、各トランジスタT13、T14の
コレクタ電流をI1、I2、これら各トランジスタT1
3、T14のコレクタに接続された抵抗R14に流れる
電流をIとすると、両トランジスタT13、T14それ
ぞれに接続されている取り出し用のトランジスタT1
5、T16がカレントミラー接続されており、各トラン
ジスタT15、T16のコレクタ電流I3、I4が等し
くなることから、電流I1、I2は基本的にはI/2と
なる。
【0029】しかしながら、上述したように接続点A、
Bの電位の関係が変化すると、トランジスタT13、T
14に流れるコレクタ電流I1、I2の値が変動する。
このため、例えば、トランジスタT14に流れる電流I
2がI/2より大きくなろうとすると、カレントミラー
接続された各トランジスタT15、T16のコレクタ電
流I3、I4が等しい値しか取れないため、不足電流分
がトランジスタT17のベース電流で補われる。する
と、トランジスタT17のコレクタ電流I5、言い換え
れば抵抗R15に流れる電流の値が大きくなり、これに
伴ってトランジスタT18のコレクタ電流I6の値も大
きくなる。
【0030】そして、コレクタ電流I6は、抵抗R16
に流れる電流I7に相当することから、コレクタ電流I
6の増加、すなわち電流I7の増加によってトランジス
タT19のベース電位およびエミッタ電位が低下する。
これにより、接続点A、Bの電位が調整され、出力電圧
Voutが帰還されて定電位となる。
【0031】一方、第2バンドギャップ基準電圧形成部
2は、調整部5b、差動対6b、カレントミラー回路部
7b、ゲイン形成部8bおよびエミッタホロワ回路部9
bを有して構成されている。このうち、調整部5b、差
動対6b、カレントミラー回路部7b、ゲイン形成部8
bおよびエミッタホロワ回路部9bにてオペアンプ(第
2オペアンプ)が構成されている。そして、この第2バ
ンドギャップ基準電圧形成部2に、レベルシフト回路部
3に相当する抵抗R20が接続されている。
【0032】調整部5b、差動対6b、カレントミラー
回路部7b、ゲイン形成部8bおよびエミッタホロワ回
路部9bの構成は第1バンドギャップ基準電圧形成部1
と同様であり、それぞれが同様の役割を果たす。具体的
には、抵抗R21〜R26がそれぞれ抵抗R11〜R1
6に相応し、トランジスタT21〜T29がトランジス
タT11〜T19に相応し、コンデンサC2がコンデン
サC1に相応する。なお、本実施形態では、トランジス
タT21、T22が本発明でいう第3、第4トランジス
タに相当する。また、抵抗R21とトランジスタT21
との接続点および抵抗R22とトランジスタT22との
接続点が第3、第4電位点に相当する。
【0033】また、レベルシフト回路部3に相当する抵
抗R20は、並列接続された抵抗R21及びトランジス
タT21と抵抗R22及びトランジスタT22それぞれ
に直接接続されている。この抵抗R20により、第2バ
ンドギャップ基準電圧形成部2の温度に対する出力電圧
特性の関係が第1バンドギャップ基準電圧形成部1のそ
れと異なったものとなるようにされる。
【0034】例えば、図2に示す構成の場合、第1、第
2バンドギャップ基準電圧形成部1、2それぞれの温度
−出力電圧特性は、次式のように表される。なお、Tは
温度、kはボルツマン定数、qは電荷量、Vout1、
Vout2は第1、第2バンドギャップ基準電圧形成部
1、2それぞれの出力電圧である。また、VBE21は
トランジスタT21のベース−エミッタ電圧である。
【0035】
【数2】
【0036】
【数3】
【0037】第1、第2バンドギャップ基準電圧形成部
1、2の各出力電圧は共に温度Tの変化に伴って変化す
るが、温度Tに掛けられる係数が異なっていることか
ら、これらが極大値をとるときの温度Tを異なったもの
に設定できる。
【0038】シミュレーションにより、第1、第2バン
ドギャップ基準電圧形成部1、2の温度に対する出力電
圧特性を調べたところ、図3(a)のような結果が得ら
れた。この図は、図3(b)に示されるように、第1、
第2バンドギャップ基準電圧形成部1、2それぞれでの
出力電圧を求め、これらを合成したものである。このシ
ミュレーション結果からも、第1、第2バンドギャップ
基準電圧形成部1、2の各出力電圧が極大値を採る時の
温度が異なっていることが確認できる。
【0039】そして、第1、第2バンドギャップ電圧形
成部1、2の各出力電圧のうち高い方が出力電圧Vou
tとなることから、第1、第2バンドギャップ電圧形成
部1、2の各出力電圧の極大値となる温度がずれると、
図3(a)で表されるように、低温〜高温の範囲内にお
いて出力電圧Voutの変動が小さくなることが分か
る。
【0040】(第2実施形態)上記第1実施形態では、
図1に示すバンドギャップ基準電圧回路の一例として図
2の回路構成を示したが、図4に示すような回路構成と
することも可能である。
【0041】図4に示すように、本実施形態では、第1
バンドギャップ基準電圧形成部1が調整部51aおよび
オペアンプ(第1オペアンプ)52aにて構成されてお
り、第2バンドギャップ基準電圧形成部2およびレベル
シフト回路部3も調整部51bとオペアンプ(第2オペ
アンプ)52bとを有して構成されている。
【0042】調整部51aは、抵抗R31、R32及び
トランジスタT31と抵抗R33及びトランジスタT3
2とが並列接続され、各トランジスタT31、T32の
エミッタ側に抵抗R34が接続されて構成されている。
なお、抵抗R32を介して抵抗R34がトランジスタT
31のエミッタに接続される。抵抗R31と抵抗R33
は等しい抵抗値とされている。また、トランジスタT3
1、T32は、半導体基板上に形成されている面積が異
なるものとされ、トランジスタT31がトランジスタT
32よりも大面積とされている。そして、抵抗R31及
びトランジスタT31の接続点(第1電位点)A’と抵
抗R33及びトランジスタT32の接続点(第2電位
点)B’の電位がオペアンプ52aに入力され、オペア
ンプ52aの出力がトランジスタT31、T32のベー
ス電圧とされるように構成されている。
【0043】このような構成では、抵抗R31、R33
それぞれに接続されたトランジスタT31およびトラン
ジスタT32に電流密度の異なる電流を流すことによ
り、以下のような動作を行なう。
【0044】抵抗R31及びトランジスタT31に流れ
る電流をI31とし、抵抗R33及びトランジスタT3
2に流れる電流をI32とすると、抵抗R31、R33
の抵抗値を等しくしていることから、電流I31、I3
2が等しくなる。このとき、トランジスタT31、T3
2の形成面積が上記関係とされ、トランジスタT32の
ベース−エミッタ電圧VBE32がトランジスタT31
のベース−エミッタ電圧VBE32よりも小さくなるこ
とから、電流I31、I32が等しくされてもトランジ
スタT31、T32に異なる電流密度の電流が流れるこ
とになる。
【0045】そして、各接続点A’、B’の電位がオペ
アンプ52aにフィードバックされると、オペアンプ5
2aの出力にて各トランジスタT31、T32へのベー
ス電圧が調整される。例えば、電流I31、I32のい
ずれかの値が増加しようとすると、その増加分がオペア
ンプ52aにて下げられるように作動する。
【0046】一方、調整部51bも調整部51aと同様
の構成となっており、同様に作動する。具体的には、抵
抗R41〜R44が抵抗R31〜33、トランジスタT
41、T42がトランジスタT31、T32と同様の役
割を果たす。ただし、抵抗R44は、レベルシフト回路
部3としての役割も果たすものであり、その抵抗値が抵
抗R34と異なるものとされている。また、オペアンプ
52bもオペアンプ52aと同様の構成となっており、
同様に作動する。
【0047】このように、抵抗R44の抵抗値を抵抗R
34の抵抗値と異ならせることにより、第2バンドギャ
ップ基準電圧形成部2の出力電圧の極大値となる温度が
第1バンドギャップ基準電圧形成部1の出力電圧の極大
値となる温度からずらされる。
【0048】すなわち、図4に示す構成の場合、第1、
第2バンドギャップ基準電圧形成部1、2それぞれの温
度−出力電圧特性は、次式のように表される。ただし、
VBE42は、トランジスタT42のベース−エミッタ
電圧、mはトランジスタT31、T32及びトランジス
タT41、T42の面積比である。
【0049】
【数4】
【0050】
【数5】
【0051】第1、第2バンドギャップ基準電圧形成部
1、2の各出力電圧は共に温度Tの変化に伴って変化す
るが、温度Tに掛けられる係数が異なっていることか
ら、これらが極大値をとるときの温度Tが異なったもの
となる。
【0052】このように、本実施形態に示す回路構成と
しても、第1、第2バンドギャップ基準電圧形成部1、
2の温度に対する出力電圧特性をずらすことができ、第
1実施形態と同様の効果を得ることができる。
【0053】なお、本実施形態では、トランジスタT3
1、T32、T41、T42それぞれが本発明でいう第
1〜第4のトランジスタに相当する。また、抵抗R3
4、R44が本発明でいう第1、第2の抵抗に相当す
る。また、抵抗R41とトランジスタT41との接続点
および抵抗R42とトランジスタT42との接続点が第
3、第4電位点に相当する。
【0054】(他の実施形態)上記第1、第2実施形態
では、バンドギャップ基準電圧回路の例として、図2、
図4に示す回路構成を示したが、一般的に知られている
他の構成を採用しても構わない。
【0055】また、第2実施形態では、電流I31、I
32を同等の電流にするために、低工R31、R33を
等しい抵抗値としたが、カレントミラー回路を用いるこ
とにより、それを実現しても良い。
【0056】なお、以上の説明では、第2バンドギャッ
プ基準電圧形成部2およびレベルシフト回路部3を1つ
設ける場合について説明したが、1つに限る必要はな
く、より多く同様の構成のものを備えるようにすれば、
より高精度のバンドギャップ基準電圧回路とすることが
できる。この場合、レベルシフト回路部3にて各バンド
ギャップ基準電圧形成部の出力電圧の極大値となる温度
のシフト量を変更すれば良い。
【図面の簡単な説明】
【図1】本発明の第1実施形態におけるバンドギャップ
基準電圧回路のブロック構成を示す図である。
【図2】図1に示すバンドギャップ基準電圧回路の具体
的な回路構成の一例を示した図である。
【図3】図2に示すバンドギャップ基準電圧回路を用い
た場合における温度と出力電圧Voutとの関係を示し
た図である。
【図4】第2実施形態におけるバンドギャップ基準電圧
回路を示した図である。
【図5】従来のバンドギャップ基準電圧回路における温
度と出力電圧Voutとの関係を示した図である。
【符号の説明】
1、2…第1、第2バンドギャップ基準電圧形成部、3
…レベルシフト部、4…OR回路部、5a、5b…調整
部、6a、6b…差動対、7a、7b…カレントミラー
回路部、8a、8b…ゲイン形成部、9a、9b…エミ
ッタホロワ回路部。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 定電圧を出力するバンドギャップ基準電
    圧回路であって、 前記定電圧を形成する第1バンドギャップ基準電圧形成
    部(1)と、 前記定電圧を形成する第2バンドギャップ基準電圧形成
    部(2)と、 温度に対する前記第2バンドギャップ基準電圧形成部の
    出力電圧の変化の極大値が、前記第1バンドギャップ基
    準電圧形成部の出力電圧の極大値からずれるようにシフ
    トさせるレベルシフト回路部(3)とを備え、 前記第1、第2バンドギャップ基準電圧形成部の出力電
    圧のうち高い方の電圧を出力することにより、前記定電
    圧を出力するように構成されていることを特徴とするバ
    ンドギャップ基準電圧回路。
  2. 【請求項2】 前記第1、第2バンドギャップ基準電圧
    形成部の出力電圧のうち、高い方の電圧を出力する選択
    部(4)が備えられていることを特徴とする請求項1に
    記載のバンドギャップ基準電圧回路。
  3. 【請求項3】 前記第1バンドギャップ基準電圧形成部
    は、電流密度の異なる電流が流される第1、第2のトラ
    ンジスタ(T11、T12)と、前記第1、第2のトラ
    ンジスタそれぞれに流れる電流の変動に応じて電位が変
    動する第1、第2電位点(A、B)の電位が入力される
    第1オペアンプ(5a、6a、7a、8a、9a)とを
    有して構成され、前記第1オペアンプの出力に基づいて
    前記第1、第2のトランジスタに流される電流が調整さ
    れるようになっており、 前記第2バンドギャップ基準電圧形成部は、電流密度の
    異なる電流が流される第3、第4のトランジスタ(T2
    1、T22)と、前記第3、第4のトランジスタそれぞ
    れに流れる電流の変動に応じて電位が変動する第3、第
    4電位点の電位が入力される第2オペアンプ(5b、6
    b、7b、8b、9b)とを有して構成され、前記第2
    オペアンプの出力に基づいて前記第3、第4のトランジ
    スタに流される電流が調整されるようになっており、 前記レベルシフト回路部は、前記第3、第4トランジス
    タに直列接続された抵抗(R20)によって構成されて
    いることを特徴とする請求項1に記載のバンドギャップ
    基準電圧回路。
  4. 【請求項4】 前記第1バンドギャップ基準電圧形成部
    は、電流密度の異なる電流が流される第1、第2のトラ
    ンジスタ(T31、T32)と、前記第1、第2のトラ
    ンジスタそれぞれに流れる電流の変動に応じて電位が変
    動する第1、第2電位点(A’、B’)の電位が入力さ
    れる第1オペアンプ(52a)と、前記第1、第2トラ
    ンジスタに直列接続された第1の抵抗(R34)とを有
    して構成され、前記第1オペアンプの出力に基づいて前
    記第1、第2のトランジスタに流される電流が調整され
    るようになっており、 前記第2バンドギャップ基準電圧形成部は、電流密度の
    異なる電流が流される第3、第4のトランジスタ(T4
    1、T42)と、前記第3、第4のトランジスタそれぞ
    れに流れる電流の変動に応じて電位が変動する第3、第
    4電位点の電位が入力される第2オペアンプ(52b)
    と、前記第3、第4トランジスタに直列接続された第2
    の抵抗(R44)とを有して構成され、前記第2オペア
    ンプの出力に基づいて前記第3、第4のトランジスタに
    流される電流が調整されるようになっており、 前記第2の抵抗は前記レベルシフト回路部の役割も果た
    し、該第2の抵抗の抵抗値が前記第1の抵抗の抵抗値と
    異なったものとされていることを特徴とする請求項1に
    記載のバンドギャップ基準電圧回路。
JP2001357453A 2001-11-22 2001-11-22 バンドギャップ基準電圧回路 Expired - Fee Related JP3666447B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001357453A JP3666447B2 (ja) 2001-11-22 2001-11-22 バンドギャップ基準電圧回路
US10/284,361 US6710586B2 (en) 2001-11-22 2002-10-31 Band gap reference voltage circuit for outputting constant output voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001357453A JP3666447B2 (ja) 2001-11-22 2001-11-22 バンドギャップ基準電圧回路

Publications (2)

Publication Number Publication Date
JP2003157118A true JP2003157118A (ja) 2003-05-30
JP3666447B2 JP3666447B2 (ja) 2005-06-29

Family

ID=19168799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001357453A Expired - Fee Related JP3666447B2 (ja) 2001-11-22 2001-11-22 バンドギャップ基準電圧回路

Country Status (1)

Country Link
JP (1) JP3666447B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149197A (ja) * 2012-01-23 2013-08-01 Renesas Electronics Corp 基準電圧発生回路
CN105676928A (zh) * 2014-11-18 2016-06-15 华润矽威科技(上海)有限公司 一种带隙基准电路
JP2016212837A (ja) * 2015-05-01 2016-12-15 ローム株式会社 基準電圧生成回路、レギュレータ、半導体装置
CN108710401A (zh) * 2018-08-27 2018-10-26 北方电子研究院安徽有限公司 一种高精度大驱动电流的带隙基准电压源
CN115167596A (zh) * 2022-07-22 2022-10-11 湘潭大学 一种新型分段补偿带隙基准电路
CN115357090A (zh) * 2022-08-02 2022-11-18 深圳市诚芯微科技股份有限公司 一种用于带隙基准调整器的零功耗双路自启动电路及方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149197A (ja) * 2012-01-23 2013-08-01 Renesas Electronics Corp 基準電圧発生回路
CN105676928A (zh) * 2014-11-18 2016-06-15 华润矽威科技(上海)有限公司 一种带隙基准电路
JP2016212837A (ja) * 2015-05-01 2016-12-15 ローム株式会社 基準電圧生成回路、レギュレータ、半導体装置
CN108710401A (zh) * 2018-08-27 2018-10-26 北方电子研究院安徽有限公司 一种高精度大驱动电流的带隙基准电压源
CN108710401B (zh) * 2018-08-27 2023-10-27 北方电子研究院安徽有限公司 一种高精度大驱动电流的带隙基准电压源
CN115167596A (zh) * 2022-07-22 2022-10-11 湘潭大学 一种新型分段补偿带隙基准电路
CN115167596B (zh) * 2022-07-22 2023-08-29 湘潭大学 一种新型分段补偿带隙基准电路
CN115357090A (zh) * 2022-08-02 2022-11-18 深圳市诚芯微科技股份有限公司 一种用于带隙基准调整器的零功耗双路自启动电路及方法

Also Published As

Publication number Publication date
JP3666447B2 (ja) 2005-06-29

Similar Documents

Publication Publication Date Title
TWI459174B (zh) 低雜訊電壓參考電路
JPH1115546A (ja) 基準電圧発生回路
EP3514653B1 (en) Signal-generation circuitry
JPH01212105A (ja) 集積ジャイレータ発振器
JP2004514230A (ja) Bgr回路を調整する方法およびbgr回路
JP2003157118A (ja) バンドギャップ基準電圧回路
JPS59184924A (ja) 電流源装置
JP4328391B2 (ja) 電圧および電流基準回路
CN100582991C (zh) 稳压器电路
JP2714269B2 (ja) 等価インダクタンス回路
JP3666448B2 (ja) バンドギャップ基準電圧形成回路
JP3959040B2 (ja) チューニング回路付きトランスコンダクタ
US7884672B1 (en) Operational amplifier and method for amplifying a signal with shared compensation components
JP2000269757A (ja) 利得制御回路
JPH11205045A (ja) 電流供給回路およびバイアス電圧回路
JP3850799B2 (ja) 可調増幅器に対して指数的な先行歪みを与えるための回路構造
JPWO2004032319A1 (ja) 温度補償機能付き差動増幅器
JP2002524958A (ja) 電子回路
JPH09128079A (ja) 定電流発生回路
US20060012434A1 (en) Variable gain amplifier
JP2006221579A (ja) 基準電流発生回路
JPH01316014A (ja) アクティブフィルター回路
JPH0837430A (ja) 演算増幅器
JP2793343B2 (ja) バイアス回路
JPH07175544A (ja) 温度補償制御電流生成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080415

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees