JPH1115546A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH1115546A JPH1115546A JP9166331A JP16633197A JPH1115546A JP H1115546 A JPH1115546 A JP H1115546A JP 9166331 A JP9166331 A JP 9166331A JP 16633197 A JP16633197 A JP 16633197A JP H1115546 A JPH1115546 A JP H1115546A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- collector
- base
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/227—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 広い出力電圧範囲において零を含む任意の温
度係数を設定できる基準電圧回路、特に温度係数が零の
温度依存性の少ない基準電圧発生回路を提供する。 【解決手段】 熱起電力に比例する定電流を発生する定
電流回路と、前記定電流を基準電流とするカレントミラ
ー回路と、前記カレントミラー回路の出力電流を電圧に
変換する出力抵抗ＲL とからなり、前記カレントミラー
回路を構成するトランジスタのうち、前記定電流源に接
続されたコレクタを有するトランジスタＱＮ１のベース
とエミッタを抵抗Ｒ3 で接続し、前記出力抵抗ＲL を流
れる電流Ｉ0 に任意の温度係数を持たせた。
度係数を設定できる基準電圧回路、特に温度係数が零の
温度依存性の少ない基準電圧発生回路を提供する。 【解決手段】 熱起電力に比例する定電流を発生する定
電流回路と、前記定電流を基準電流とするカレントミラ
ー回路と、前記カレントミラー回路の出力電流を電圧に
変換する出力抵抗ＲL とからなり、前記カレントミラー
回路を構成するトランジスタのうち、前記定電流源に接
続されたコレクタを有するトランジスタＱＮ１のベース
とエミッタを抵抗Ｒ3 で接続し、前記出力抵抗ＲL を流
れる電流Ｉ0 に任意の温度係数を持たせた。
Description
【０００１】
【発明の属する技術分野】本発明は、基準電圧発生回
路、より詳しくは集積回路において用いられる基準電圧
発生回路に関し、特に広範囲の出力電圧にわたって任意
の温度依存性を持たせることができる基準電圧発生回路
に関するものである。
路、より詳しくは集積回路において用いられる基準電圧
発生回路に関し、特に広範囲の出力電圧にわたって任意
の温度依存性を持たせることができる基準電圧発生回路
に関するものである。
【０００２】
【従来の技術】所定の基準電圧を出力する基準電圧発生
回路としては、図８に示すようなワイドラー型バンドギ
ャップ基準電圧回路が知られている（P.R.GRAY & R.G.M
EYER,Analysis and Design of Analog Integrated Circ
uits, Chapter 4）。図８に示すように、この基準電圧
回路はトランジスタＱ1 ，Ｑ2 と抵抗Ｒ1 ，Ｒ2 ，Ｒ3
からなるワイドラー型カレントミラー回路を含んでお
り、その出力電圧ＶOUT がトランジスタＱ3 のベース−
エミッタ間電圧ＶBEと二つのトランジスタＱ1 ，Ｑ2 の
ベース−エミッタ間電圧の差に比例する電圧とを加算し
た値になるよう、帰還ループによって回路の動作点が決
められている。
回路としては、図８に示すようなワイドラー型バンドギ
ャップ基準電圧回路が知られている（P.R.GRAY & R.G.M
EYER,Analysis and Design of Analog Integrated Circ
uits, Chapter 4）。図８に示すように、この基準電圧
回路はトランジスタＱ1 ，Ｑ2 と抵抗Ｒ1 ，Ｒ2 ，Ｒ3
からなるワイドラー型カレントミラー回路を含んでお
り、その出力電圧ＶOUT がトランジスタＱ3 のベース−
エミッタ間電圧ＶBEと二つのトランジスタＱ1 ，Ｑ2 の
ベース−エミッタ間電圧の差に比例する電圧とを加算し
た値になるよう、帰還ループによって回路の動作点が決
められている。
【０００３】すなわち、出力電圧ＶOUT は、トランジス
タＱ3 のベース−エミッタ間電圧と抵抗Ｒ2 の電圧降下
分との和になると見なすことができる。ここでＲ2 での
電圧降下は、Ｑ2 のコレクタ電流がエミッタ電流とほぼ
等しいことから、Ｒ3 での電圧降下に（Ｒ2 ／Ｒ3 ）を
掛けた値となる。また、このＲ3 での電圧降下は、Ｑ1
とＱ2 のベース−エミッタ間電圧の差に等しい。したが
って、出力電圧ＶOUT およびその温度係数は、次のよう
に表される。
タＱ3 のベース−エミッタ間電圧と抵抗Ｒ2 の電圧降下
分との和になると見なすことができる。ここでＲ2 での
電圧降下は、Ｑ2 のコレクタ電流がエミッタ電流とほぼ
等しいことから、Ｒ3 での電圧降下に（Ｒ2 ／Ｒ3 ）を
掛けた値となる。また、このＲ3 での電圧降下は、Ｑ1
とＱ2 のベース−エミッタ間電圧の差に等しい。したが
って、出力電圧ＶOUT およびその温度係数は、次のよう
に表される。
【数１】
【数２】 なお、ＮはＱ1 ，Ｑ2 のエミッタ面積比で決まる定数、
ＶT は熱起電力でＶT＝ｋＴ／ｑ（ｋはボルツマン定
数、Ｔは絶対温度、ｑは電子荷）である。
ＶT は熱起電力でＶT＝ｋＴ／ｑ（ｋはボルツマン定
数、Ｔは絶対温度、ｑは電子荷）である。
【０００４】このようなワイドラー型バンドギャップ基
準電圧回路は、数２において∂ＶBE（Ｑ3）／∂Ｔ＜
０、∂ＶT／∂Ｔ＝ｋ／ｑ＞０であるので、Ｒ2 ，Ｒ3
，Ｎを適当に選んでやることにより、０を含む任意の
温度係数を実現することができる。しかし、このような
ワイドラー型バンドギャップ基準電圧回路では、ＶOUT
がＱ3 のＶBE（約０．８Ｖ）とＫＶT （約０．２〜０．
４Ｖ）の和となるため、ＶOUT のレンジが１．０〜１．
２Ｖ程度と狭いことが欠点であった。
準電圧回路は、数２において∂ＶBE（Ｑ3）／∂Ｔ＜
０、∂ＶT／∂Ｔ＝ｋ／ｑ＞０であるので、Ｒ2 ，Ｒ3
，Ｎを適当に選んでやることにより、０を含む任意の
温度係数を実現することができる。しかし、このような
ワイドラー型バンドギャップ基準電圧回路では、ＶOUT
がＱ3 のＶBE（約０．８Ｖ）とＫＶT （約０．２〜０．
４Ｖ）の和となるため、ＶOUT のレンジが１．０〜１．
２Ｖ程度と狭いことが欠点であった。
【０００５】これに対し、たとえば特開昭６３−２３４
３０７号公報（以下、公知文献１という）には、出力電
圧ＶOUT が任意の温度係数を有し、かつ上記ワイドラー
型バンドギャップ基準電圧回路よりも低い電圧を出力す
ることができるバイアス回路が開示されている。このバ
イアス回路は、図９に示すように、熱起電力ＶT に比例
した電流ＩS を出力するバンドギャップ型定電流源７０
と、トランジスタＱ1 ，Ｑ2 および抵抗Ｒ1 ，Ｒ2 から
構成されるカレントミラー回路８０、前記電流Isがベー
スに入力されるトランジスタＱ3 と、コレクタが前記カ
レントミラー回路８０のトランジスタＱ2 のコレクタと
接続され、ベースが前記トランジスタＱ3 のコレクタに
接続されたトランジスタＱ4 と、前記トランジスタＱ4
のベース・エミッタ間に接続される抵抗Ｒ4 と前記トラ
ンジスタＱ4 のエミッタと基準電位間に接続される抵抗
Ｒ5 とを備え、出力電圧を前記トランジスタＱ3 のコレ
クタ端（ＶOUT1）あるいは前記トランジスタＱ4 のエミ
ッタ端（ＶOUT2）より得るものである。
３０７号公報（以下、公知文献１という）には、出力電
圧ＶOUT が任意の温度係数を有し、かつ上記ワイドラー
型バンドギャップ基準電圧回路よりも低い電圧を出力す
ることができるバイアス回路が開示されている。このバ
イアス回路は、図９に示すように、熱起電力ＶT に比例
した電流ＩS を出力するバンドギャップ型定電流源７０
と、トランジスタＱ1 ，Ｑ2 および抵抗Ｒ1 ，Ｒ2 から
構成されるカレントミラー回路８０、前記電流Isがベー
スに入力されるトランジスタＱ3 と、コレクタが前記カ
レントミラー回路８０のトランジスタＱ2 のコレクタと
接続され、ベースが前記トランジスタＱ3 のコレクタに
接続されたトランジスタＱ4 と、前記トランジスタＱ4
のベース・エミッタ間に接続される抵抗Ｒ4 と前記トラ
ンジスタＱ4 のエミッタと基準電位間に接続される抵抗
Ｒ5 とを備え、出力電圧を前記トランジスタＱ3 のコレ
クタ端（ＶOUT1）あるいは前記トランジスタＱ4 のエミ
ッタ端（ＶOUT2）より得るものである。
【０００６】ここで二つの出力電圧ＶOUT1，ＶOUT2はそ
れぞれ
れぞれ
【数３】 と表される。ここでＮはトランジスタＱS1とＱS2のエミ
ッタ面積比、ＶF はＮＰＮトランジスタのベース−エミ
ッタ間電圧である。このように公知文献１記載のバイア
ス回路は二つの出力電圧端子を備え、ＶOUT1がＶF 以
下、ＶOUT2がＶF から２ＶF までの電圧を出力するの
で、一つの端子で連続した電圧を得ることができないと
いう問題が残る。また、両辺を絶対温度Ｔで偏微分する
と、
ッタ面積比、ＶF はＮＰＮトランジスタのベース−エミ
ッタ間電圧である。このように公知文献１記載のバイア
ス回路は二つの出力電圧端子を備え、ＶOUT1がＶF 以
下、ＶOUT2がＶF から２ＶF までの電圧を出力するの
で、一つの端子で連続した電圧を得ることができないと
いう問題が残る。また、両辺を絶対温度Ｔで偏微分する
と、
【数４】 となる。これは、ＶOUT1またはＶOUT2のどちらか一方の
温度係数をあわせると、他方の温度係数が∂ＶF ／∂Ｔ
だけずれてしまうことを意味している。したがって、こ
の公知文献１記載のバイアス回路には、二つの出力電圧
ＶOUT1，ＶOUT2の温度係数をそろえることができないと
いう欠点もあった。
温度係数をあわせると、他方の温度係数が∂ＶF ／∂Ｔ
だけずれてしまうことを意味している。したがって、こ
の公知文献１記載のバイアス回路には、二つの出力電圧
ＶOUT1，ＶOUT2の温度係数をそろえることができないと
いう欠点もあった。
【０００７】一方、特開昭５８−９７７１２号公報（以
下、公知文献２という）には、任意の温度係数を有し、
広い出力電圧範囲を有する基準電源回路が開示されてい
る。この公知文献２記載の基準電源回路は、図１０に示
すように、トランジスタTr5 のベース・コレクタ間およ
びベース・エミッタ間に抵抗Ｒ95およびＲ96がそれぞれ
接続され、前記トランジスタTr5 のコレクタにはトラン
ジスタTr3 のベースが接続され、前記Tr3 のエミッタは
抵抗Ｒ94を介して前記トランジスタTr5 のエミッタに接
続され、前記トランジスタTr5 のエミッタは共通端子Ｇ
ＮＤにも接続されている。また、前記トランジスタTr5
のコレクタには、カレントミラー回路９０を構成するト
ランジスタTr2 のコレクタから低電流が供給される。さ
らに、前記トランジスタTr5 のコレクタにはトランジス
タTr4 のベースが接続され、前記トランジスタTr4 のエ
ミッタは抵抗Ｒ97を介して前記トランジスタTr5 のエミ
ッタに接続され、前記トランジスタTr4 のコレクタは抵
抗Ｒ93を介してＶccに接続されている。
下、公知文献２という）には、任意の温度係数を有し、
広い出力電圧範囲を有する基準電源回路が開示されてい
る。この公知文献２記載の基準電源回路は、図１０に示
すように、トランジスタTr5 のベース・コレクタ間およ
びベース・エミッタ間に抵抗Ｒ95およびＲ96がそれぞれ
接続され、前記トランジスタTr5 のコレクタにはトラン
ジスタTr3 のベースが接続され、前記Tr3 のエミッタは
抵抗Ｒ94を介して前記トランジスタTr5 のエミッタに接
続され、前記トランジスタTr5 のエミッタは共通端子Ｇ
ＮＤにも接続されている。また、前記トランジスタTr5
のコレクタには、カレントミラー回路９０を構成するト
ランジスタTr2 のコレクタから低電流が供給される。さ
らに、前記トランジスタTr5 のコレクタにはトランジス
タTr4 のベースが接続され、前記トランジスタTr4 のエ
ミッタは抵抗Ｒ97を介して前記トランジスタTr5 のエミ
ッタに接続され、前記トランジスタTr4 のコレクタは抵
抗Ｒ93を介してＶccに接続されている。
【０００８】この公知文献２記載の基準電源回路の問題
は、抵抗Ｒ95、Ｒ96およびトランジスタTr5 で構成した
回路（ＶBE増倍回路）によってトランジスタTr3 ，Tr4
のベース電位を作っていることから、製造プロセスや温
度変動によって生じるTr5 のｈFE変動によって出力電圧
Ｖx が不安定になることである。また、出力電圧ＶX が
外部電源電圧Ｖccから抵抗Ｒ93の端子間電圧を引いた値
となるため、Ｖccの変動の影響を受けてしまうという欠
点もある。
は、抵抗Ｒ95、Ｒ96およびトランジスタTr5 で構成した
回路（ＶBE増倍回路）によってトランジスタTr3 ，Tr4
のベース電位を作っていることから、製造プロセスや温
度変動によって生じるTr5 のｈFE変動によって出力電圧
Ｖx が不安定になることである。また、出力電圧ＶX が
外部電源電圧Ｖccから抵抗Ｒ93の端子間電圧を引いた値
となるため、Ｖccの変動の影響を受けてしまうという欠
点もある。
【０００９】また、特開昭６０−９６００６号公報（以
下、公知文献３という）には、任意の温度係数と任意の
出力電圧値を容易に設定可能な基準電圧回路が開示され
ている。図１１に示すように、この基準電圧回路におい
てトランジスタＱ21およびＱ22のベース電位は、トラン
ジスタＱ23のエミッタ電路に接続された抵抗Ｒ21，Ｒ22
によって与えられている。また、トランジスタＱ21，Ｑ
22のコレクタには、トランジスタＱ24，Ｑ25で構成され
るカレントミラー回路による電流源が接続され、さらに
トランジスタＱ23のベースも前記トランジスタＱ24のコ
レクタに接続されている。一方、前記トランジスタＱ22
のエミッタ電路には抵抗Ｒ23が接続されている。基準電
圧Ｖref は、前記トランジスタＱ24，Ｑ25とともにカレ
ントミラー回路を構成するトランジスタＱ26からなる電
流源に接続された抵抗Ｒ24から取り出される。
下、公知文献３という）には、任意の温度係数と任意の
出力電圧値を容易に設定可能な基準電圧回路が開示され
ている。図１１に示すように、この基準電圧回路におい
てトランジスタＱ21およびＱ22のベース電位は、トラン
ジスタＱ23のエミッタ電路に接続された抵抗Ｒ21，Ｒ22
によって与えられている。また、トランジスタＱ21，Ｑ
22のコレクタには、トランジスタＱ24，Ｑ25で構成され
るカレントミラー回路による電流源が接続され、さらに
トランジスタＱ23のベースも前記トランジスタＱ24のコ
レクタに接続されている。一方、前記トランジスタＱ22
のエミッタ電路には抵抗Ｒ23が接続されている。基準電
圧Ｖref は、前記トランジスタＱ24，Ｑ25とともにカレ
ントミラー回路を構成するトランジスタＱ26からなる電
流源に接続された抵抗Ｒ24から取り出される。
【００１０】このような基準電圧回路は、トランジスタ
Ｑ21，Ｑ22の動作電流密度比と、抵抗Ｒ21とＲ22の比を
調整することでその温度係数を任意に設定することがで
きる。更に、抵抗Ｒ23とＲ24の比を調整することにより
任意の基準電圧値を得ることができる。ここで、基準電
圧Ｖref を決定する部分はトランジスタＱ22の逓倍とな
っている。したがって、上記公知文献２記載の基準電源
回路同様、トランジスタＱ22のｈFE変動によるベース電
流変動を補償することが困難であるという問題があっ
た。
Ｑ21，Ｑ22の動作電流密度比と、抵抗Ｒ21とＲ22の比を
調整することでその温度係数を任意に設定することがで
きる。更に、抵抗Ｒ23とＲ24の比を調整することにより
任意の基準電圧値を得ることができる。ここで、基準電
圧Ｖref を決定する部分はトランジスタＱ22の逓倍とな
っている。したがって、上記公知文献２記載の基準電源
回路同様、トランジスタＱ22のｈFE変動によるベース電
流変動を補償することが困難であるという問題があっ
た。
【００１１】
【発明が解決しようとする課題】以上のように、従来の
技術においては広いレンジにおいて零を含む任意の温度
係数を得ることが困難であった。また、外部電源電圧Ｖ
cc変動の影響を受けるという問題があった。そこで、本
発明は、広いレンジにおいて任意の温度係数を設定でき
る基準電圧回路、特に温度係数が零の温度依存性の少な
い基準電圧発生回路を提供することをその目的とする。
本発明は、また外部電源電圧Ｖcc変動依存性の少ない基
準電圧発生回路を提供することを目的とする。
技術においては広いレンジにおいて零を含む任意の温度
係数を得ることが困難であった。また、外部電源電圧Ｖ
cc変動の影響を受けるという問題があった。そこで、本
発明は、広いレンジにおいて任意の温度係数を設定でき
る基準電圧回路、特に温度係数が零の温度依存性の少な
い基準電圧発生回路を提供することをその目的とする。
本発明は、また外部電源電圧Ｖcc変動依存性の少ない基
準電圧発生回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明にかかる基準電圧発生回路は、熱起電力に
比例する定電流を発生する定電流回路と、前記定電流を
基準電流とするカレントミラー回路と、前記カレントミ
ラー回路の出力電流を電圧に変換する負荷抵抗とからな
り、前記カレントミラー回路が、前記定電流源に接続さ
れたコレクタを有する第１のトランジスタと、前記第１
のトランジスタのエミッタに一端が接続された第１の抵
抗と、前記第１のトランジスタのベースと接続されたベ
ースと、前記負荷抵抗と接続されたコレクタを有する第
２のトランジスタと、前記第２のトランジスタのエミッ
タに一端が接続された第２の抵抗と、前記第１のトラン
ジスタのコレクタに接続されたベースと、前記第１、第
２のトランジスタのベースに接続されたエミッタを有す
る第３のトランジスタと、前記第１のトランジスタのベ
ースとエミッタを接続する第３の抵抗とからなることを
特徴とする。
めに、本発明にかかる基準電圧発生回路は、熱起電力に
比例する定電流を発生する定電流回路と、前記定電流を
基準電流とするカレントミラー回路と、前記カレントミ
ラー回路の出力電流を電圧に変換する負荷抵抗とからな
り、前記カレントミラー回路が、前記定電流源に接続さ
れたコレクタを有する第１のトランジスタと、前記第１
のトランジスタのエミッタに一端が接続された第１の抵
抗と、前記第１のトランジスタのベースと接続されたベ
ースと、前記負荷抵抗と接続されたコレクタを有する第
２のトランジスタと、前記第２のトランジスタのエミッ
タに一端が接続された第２の抵抗と、前記第１のトラン
ジスタのコレクタに接続されたベースと、前記第１、第
２のトランジスタのベースに接続されたエミッタを有す
る第３のトランジスタと、前記第１のトランジスタのベ
ースとエミッタを接続する第３の抵抗とからなることを
特徴とする。
【００１３】このような基準電圧発生回路の出力電圧
は、上記負荷抵抗とこの負荷抵抗を流れる電流Ｉ0 の積
で得られる。したがって一本の端子から得られる出力基
準電圧は、ＶCE(sat) 〜Ｖccまたは０〜ＶCE(sat) のレ
ンジを有する。ここでＶCE(sat) は上記第２のトランジ
スタのコレクタ−エミッタ間飽和電圧である。
は、上記負荷抵抗とこの負荷抵抗を流れる電流Ｉ0 の積
で得られる。したがって一本の端子から得られる出力基
準電圧は、ＶCE(sat) 〜Ｖccまたは０〜ＶCE(sat) のレ
ンジを有する。ここでＶCE(sat) は上記第２のトランジ
スタのコレクタ−エミッタ間飽和電圧である。
【００１４】また、上記負荷抵抗は、一般に温度依存性
（温度係数）を有するが、本発明にかかる基準電圧発生
回路では、上記電流Ｉ0 に任意の温度係数を持たせるこ
とによって、任意の温度係数を持った基準電圧を発生さ
せることができる。これを換言するならば、本発明にか
かる基準電圧発生回路においては、上記第１のトランジ
スタのベース−エミッタ間に上記第３の抵抗が接続され
ており、上記電流Ｉ0 が、上記定電流回路の出力電流Ｉ
ref と上記カレントミラー回路を構成する上記第１，第
２のトランジスタのベース−エミッタ間電圧ＶBE、およ
び第１，第２，第３の抵抗によって決定されるようにな
っている。ここで、上記定電流回路の出力電流Ｉref が
熱起電力（ｋＴ／ｑ）に比例しその温度係数がｋ／ｑ＞
０であるのに対し、上記カレントミラー回路を構成する
上記第１，第２のトランジスタのベース−エミッタ間電
圧ＶBEは一般に負の温度係数を有する。したがって、本
発明においては第１，第２および第３の抵抗値を適当に
選ぶことで上記電流Ｉ0 の任意の温度係数を実現してい
る。特に、上記負荷抵抗の温度係数を打ち消すように上
記電流Ｉ0 の温度係数を設定することにより、温度依存
性の少ない基準電圧発生回路を得ることができる。
（温度係数）を有するが、本発明にかかる基準電圧発生
回路では、上記電流Ｉ0 に任意の温度係数を持たせるこ
とによって、任意の温度係数を持った基準電圧を発生さ
せることができる。これを換言するならば、本発明にか
かる基準電圧発生回路においては、上記第１のトランジ
スタのベース−エミッタ間に上記第３の抵抗が接続され
ており、上記電流Ｉ0 が、上記定電流回路の出力電流Ｉ
ref と上記カレントミラー回路を構成する上記第１，第
２のトランジスタのベース−エミッタ間電圧ＶBE、およ
び第１，第２，第３の抵抗によって決定されるようにな
っている。ここで、上記定電流回路の出力電流Ｉref が
熱起電力（ｋＴ／ｑ）に比例しその温度係数がｋ／ｑ＞
０であるのに対し、上記カレントミラー回路を構成する
上記第１，第２のトランジスタのベース−エミッタ間電
圧ＶBEは一般に負の温度係数を有する。したがって、本
発明においては第１，第２および第３の抵抗値を適当に
選ぶことで上記電流Ｉ0 の任意の温度係数を実現してい
る。特に、上記負荷抵抗の温度係数を打ち消すように上
記電流Ｉ0 の温度係数を設定することにより、温度依存
性の少ない基準電圧発生回路を得ることができる。
【００１５】このように本発明にかかる基準電圧発生回
路では、従来のワイドラー型バンドギャップ基準電圧回
路よりも広いレンジにおいて、零を含む任意の温度係数
を有する基準電圧を１本の端子から供給することができ
る。なお、上記カレントミラー回路の上記第３のトラン
ジスタは、上記第１，第２のトランジスタのベース電流
補償用のトランジスタである。
路では、従来のワイドラー型バンドギャップ基準電圧回
路よりも広いレンジにおいて、零を含む任意の温度係数
を有する基準電圧を１本の端子から供給することができ
る。なお、上記カレントミラー回路の上記第３のトラン
ジスタは、上記第１，第２のトランジスタのベース電流
補償用のトランジスタである。
【００１６】本発明にかかる基準電圧発生回路におい
て、上記第１、第２、第３のトランジスタとしては、Ｎ
ＰＮトランジスタまたはＰＮＰトランジスタのいずれを
用いることができる。請求項２に記載された基準電圧発
生回路は、特に上記第１、第２、第３のトランジスタは
ＮＰＮトランジスタであり、上記第１、第２のトランジ
スタのエミッタはそれぞれ上記第１、第２の抵抗を介し
て接地され、上記第２のトランジスタのコレクタは前記
負荷抵抗を介して外部電源に接続され、上記第３のトラ
ンジスタのコレクタは前記外部電源に接続されているこ
とを特徴とする。このような基準電圧発生回路の出力基
準電圧のレンジは、ＶCE(sat) 〜Ｖccとなる。ただし、
ＶCE(sat) は上記第２のＰＮＰトランジスタのコレクタ
−エミッタ間飽和電圧である。
て、上記第１、第２、第３のトランジスタとしては、Ｎ
ＰＮトランジスタまたはＰＮＰトランジスタのいずれを
用いることができる。請求項２に記載された基準電圧発
生回路は、特に上記第１、第２、第３のトランジスタは
ＮＰＮトランジスタであり、上記第１、第２のトランジ
スタのエミッタはそれぞれ上記第１、第２の抵抗を介し
て接地され、上記第２のトランジスタのコレクタは前記
負荷抵抗を介して外部電源に接続され、上記第３のトラ
ンジスタのコレクタは前記外部電源に接続されているこ
とを特徴とする。このような基準電圧発生回路の出力基
準電圧のレンジは、ＶCE(sat) 〜Ｖccとなる。ただし、
ＶCE(sat) は上記第２のＰＮＰトランジスタのコレクタ
−エミッタ間飽和電圧である。
【００１７】これに対し、請求項３に記載された基準電
圧発生回路は、上記第１、第２、第３のトランジスタは
ＰＮＰトランジスタであり、上記第１、第２のトランジ
スタのエミッタはそれぞれ上記第１、第２の抵抗を介し
て外部電源に接続され、上記第２のトランジスタのコレ
クタは前記負荷抵抗を介して接地され、上記第３のトラ
ンジスタのコレクタは接地されていることを特徴とす
る。このような基準電圧発生回路においては、上記第２
のトランジスタのコレクタに接続された負荷抵抗が接地
されいるので、出力基準電圧は外部電源電圧Ｖccの影響
を受けない。したがって、本発明にかかる基準電圧発生
回路は、特に外部電源電圧依存性の少ない基準電圧発生
回路を得ることができる。なお、出力基準電圧のレンジ
は０〜ＶCE(sat) となる。
圧発生回路は、上記第１、第２、第３のトランジスタは
ＰＮＰトランジスタであり、上記第１、第２のトランジ
スタのエミッタはそれぞれ上記第１、第２の抵抗を介し
て外部電源に接続され、上記第２のトランジスタのコレ
クタは前記負荷抵抗を介して接地され、上記第３のトラ
ンジスタのコレクタは接地されていることを特徴とす
る。このような基準電圧発生回路においては、上記第２
のトランジスタのコレクタに接続された負荷抵抗が接地
されいるので、出力基準電圧は外部電源電圧Ｖccの影響
を受けない。したがって、本発明にかかる基準電圧発生
回路は、特に外部電源電圧依存性の少ない基準電圧発生
回路を得ることができる。なお、出力基準電圧のレンジ
は０〜ＶCE(sat) となる。
【００１８】また、請求項４に記載された発明は、熱起
電力に比例する定電流を発生する定電流回路と、前記定
電流を基準電流とする第１のカレントミラー回路と、前
記第１のカレントミラー回路の出力電流を基準電流とす
る第２のカレントミラー回路と、前記第２のカレントミ
ラー回路の出力電流を電圧に変換する負荷抵抗とからな
る基準電圧発生回路である。換言するならば、上記第１
のカレントミラー回路は、請求項２に記載された基準電
圧発生回路のカレントミラー回路同様、その第１のＮＰ
Ｎトランジスタのベースとエミッタが第３の抵抗によっ
て接続される一方、上記第１のカレントミラー回路の出
力段に上記第２のカレントミラー回路を上記負荷抵抗の
代わりに接続し、上記第２のカレントミラー回路の出力
電流を負荷抵抗により出力基準電圧として取り出すもの
である。本発明においては、上記第２のカレントミラー
回路を構成する第２のＰＮＰトランジスタのコレクタと
ＧＮＤの間に負荷抵抗が接続される。したがって、外部
電源電圧依存性の少ない基準電圧発生回路を得ることが
できる。また、出力基準電圧のレンジは０〜ＶCE(sat)
である（ＶCE(sat) は上記第２のＰＮＰトランジスタの
コレクタ−エミッタ間飽和電圧）。
電力に比例する定電流を発生する定電流回路と、前記定
電流を基準電流とする第１のカレントミラー回路と、前
記第１のカレントミラー回路の出力電流を基準電流とす
る第２のカレントミラー回路と、前記第２のカレントミ
ラー回路の出力電流を電圧に変換する負荷抵抗とからな
る基準電圧発生回路である。換言するならば、上記第１
のカレントミラー回路は、請求項２に記載された基準電
圧発生回路のカレントミラー回路同様、その第１のＮＰ
Ｎトランジスタのベースとエミッタが第３の抵抗によっ
て接続される一方、上記第１のカレントミラー回路の出
力段に上記第２のカレントミラー回路を上記負荷抵抗の
代わりに接続し、上記第２のカレントミラー回路の出力
電流を負荷抵抗により出力基準電圧として取り出すもの
である。本発明においては、上記第２のカレントミラー
回路を構成する第２のＰＮＰトランジスタのコレクタと
ＧＮＤの間に負荷抵抗が接続される。したがって、外部
電源電圧依存性の少ない基準電圧発生回路を得ることが
できる。また、出力基準電圧のレンジは０〜ＶCE(sat)
である（ＶCE(sat) は上記第２のＰＮＰトランジスタの
コレクタ−エミッタ間飽和電圧）。
【００１９】なお請求項４に記載された基準電圧発生回
路において、上記第２のカレントミラー回路の上記第１
のＰＮＰトランジスタのコレクタとベースは、直接接続
されていてもよいが、ベース電流補償用トランジスタを
介して接続されていてもよいことは言うまでもない。こ
のようにベース電流補償用トランジスタを介して接続す
ることにより、上記第２のカレントミラー回路を構成す
る第１、第２のＰＮＰトランジスタのｈFEが小さい場合
でもベース電流を補償し、誤差を小さくすることができ
る。
路において、上記第２のカレントミラー回路の上記第１
のＰＮＰトランジスタのコレクタとベースは、直接接続
されていてもよいが、ベース電流補償用トランジスタを
介して接続されていてもよいことは言うまでもない。こ
のようにベース電流補償用トランジスタを介して接続す
ることにより、上記第２のカレントミラー回路を構成す
る第１、第２のＰＮＰトランジスタのｈFEが小さい場合
でもベース電流を補償し、誤差を小さくすることができ
る。
【００２０】本発明にかかる基準電圧発生回路におい
て、上記定電流回路は熱起電力に比例する定電流を発生
する定電流回路のすべてを含むものとし、具体的にはバ
ンドギャップ型定電流回路があげられる。請求項５から
請求項８に記載された基準電圧発生回路は、上記定電流
回路が、エミッタが接地され、コレクタとベースが互い
に接続された第４のトランジスタと、ベースが前記第４
のトランジスタのベースと接続され、エミッタが第６の
抵抗を介して接地され、前記第４のトランジスタと異な
るエミッタ面積を有する第５のトランジスタとからなる
ワイドラー定電流回路を含むことを特徴とする。
て、上記定電流回路は熱起電力に比例する定電流を発生
する定電流回路のすべてを含むものとし、具体的にはバ
ンドギャップ型定電流回路があげられる。請求項５から
請求項８に記載された基準電圧発生回路は、上記定電流
回路が、エミッタが接地され、コレクタとベースが互い
に接続された第４のトランジスタと、ベースが前記第４
のトランジスタのベースと接続され、エミッタが第６の
抵抗を介して接地され、前記第４のトランジスタと異な
るエミッタ面積を有する第５のトランジスタとからなる
ワイドラー定電流回路を含むことを特徴とする。
【００２１】本発明にかかる基準電圧発生回路のうち、
特に請求項６に記載されたものは、上述した上記定電流
回路が、より具体的に、上記ワイドラー定電流回路と、
コレクタが前記ワイドラー定電流回路を構成する前記第
４のトランジスタのコレクタに接続された第６のトラン
ジスタと、コレクタが前記ワイドラー定電流回路を構成
する前記第５のトランジスタのコレクタに接続され、ベ
ースが前記第６のトランジスタのベースと接続され、前
記コレクタと前記ベースが互いに接続され、前記第６の
トランジスタと等しいエミッタ面積を有する第７のトラ
ンジスタを備えた自己バイアス帰還回路であることを特
徴とする。
特に請求項６に記載されたものは、上述した上記定電流
回路が、より具体的に、上記ワイドラー定電流回路と、
コレクタが前記ワイドラー定電流回路を構成する前記第
４のトランジスタのコレクタに接続された第６のトラン
ジスタと、コレクタが前記ワイドラー定電流回路を構成
する前記第５のトランジスタのコレクタに接続され、ベ
ースが前記第６のトランジスタのベースと接続され、前
記コレクタと前記ベースが互いに接続され、前記第６の
トランジスタと等しいエミッタ面積を有する第７のトラ
ンジスタを備えた自己バイアス帰還回路であることを特
徴とする。
【００２２】さらに、請求項７に記載された基準電圧発
生回路は、上記定電流回路が、上記定電流回路を構成す
る上記第４のトランジスタまたは上記第７のトランジス
タのコレクタとベースは、ベース電流補償用トランジス
タを介して接続されていることを特徴とする。特に請求
項８に記載された基準電圧発生回路は、上記定電流回路
が、上記定電流回路を構成する上記第４のトランジスタ
および上記第７のトランジスタのコレクタとベースが、
それぞれ第１、第２のベース電流補償用トランジスタを
介して接続されていることを特徴とする。このようにベ
ース電流補償用トランジスタを設けることにより、上記
定電流回路を構成する各トランジスタのｈFEが十分大き
くとれない場合でもこれらのトランジスタのベース電流
を補償することができる。その結果、製造プロセスで生
じるｈFEのばらつきに対しても定電流回路の出力電流Ｉ
ref の変動を押さえることができ、基準電圧発生回路の
出力基準電圧への影響を押さえることができる。
生回路は、上記定電流回路が、上記定電流回路を構成す
る上記第４のトランジスタまたは上記第７のトランジス
タのコレクタとベースは、ベース電流補償用トランジス
タを介して接続されていることを特徴とする。特に請求
項８に記載された基準電圧発生回路は、上記定電流回路
が、上記定電流回路を構成する上記第４のトランジスタ
および上記第７のトランジスタのコレクタとベースが、
それぞれ第１、第２のベース電流補償用トランジスタを
介して接続されていることを特徴とする。このようにベ
ース電流補償用トランジスタを設けることにより、上記
定電流回路を構成する各トランジスタのｈFEが十分大き
くとれない場合でもこれらのトランジスタのベース電流
を補償することができる。その結果、製造プロセスで生
じるｈFEのばらつきに対しても定電流回路の出力電流Ｉ
ref の変動を押さえることができ、基準電圧発生回路の
出力基準電圧への影響を押さえることができる。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳述する。図１、図２および図３は、
本発明の第１の実施の形態を説明するための図である。
ここで、図１および図２は、本実施の形態にかかる基準
電圧発生回路を示す回路図であり、図３は、本実施の形
態にかかる基準電圧発生回路を用いた作動回路を示す回
路図である。
て図面を参照して詳述する。図１、図２および図３は、
本発明の第１の実施の形態を説明するための図である。
ここで、図１および図２は、本実施の形態にかかる基準
電圧発生回路を示す回路図であり、図３は、本実施の形
態にかかる基準電圧発生回路を用いた作動回路を示す回
路図である。
【００２４】図１において、定電流源１０は熱起電力に
比例する定電流Ｉref を発生する。この定電流Ｉref を
基準とするカレントミラー回路は、前記定電流源１０に
接続されたコレクタを有する第１のトランジスタＱＮ１
と、前記ＱＮ１のエミッタに一端が接続された第１の抵
抗Ｒ1 と、前記ＱＮ１のベースと接続されたベースを有
する第２のトランジスタＱＮ２と、前記ＱＮ２のエミッ
タに一端が接続された第２の抵抗Ｒ2 と、前記ＱＮ１の
コレクタに接続されたベースと、前記ＱＮ１、ＱＮ２の
ベースに接続されたエミッタと、外部電源に接続された
コレクタとを有する第３のトランジスタＱＮ３と、前記
ＱＮのベースとエミッタを接続する第３の抵抗Ｒ3 とか
ら構成されている。前記カレントミラー回路の前記ＱＮ
２のコレクタに直列に接続された負荷抵抗ＲL は、前記
ＱＮ２のコレクタ電流、すなわち前記カレントミラー回
路の出力電流Ｉ0 を電圧に変換している。したがって、
外部電源電圧をＶccと表すと、基準電圧発生回路の出力
基準電圧ＶOUT は、
比例する定電流Ｉref を発生する。この定電流Ｉref を
基準とするカレントミラー回路は、前記定電流源１０に
接続されたコレクタを有する第１のトランジスタＱＮ１
と、前記ＱＮ１のエミッタに一端が接続された第１の抵
抗Ｒ1 と、前記ＱＮ１のベースと接続されたベースを有
する第２のトランジスタＱＮ２と、前記ＱＮ２のエミッ
タに一端が接続された第２の抵抗Ｒ2 と、前記ＱＮ１の
コレクタに接続されたベースと、前記ＱＮ１、ＱＮ２の
ベースに接続されたエミッタと、外部電源に接続された
コレクタとを有する第３のトランジスタＱＮ３と、前記
ＱＮのベースとエミッタを接続する第３の抵抗Ｒ3 とか
ら構成されている。前記カレントミラー回路の前記ＱＮ
２のコレクタに直列に接続された負荷抵抗ＲL は、前記
ＱＮ２のコレクタ電流、すなわち前記カレントミラー回
路の出力電流Ｉ0 を電圧に変換している。したがって、
外部電源電圧をＶccと表すと、基準電圧発生回路の出力
基準電圧ＶOUT は、
【数５】 と表される。
【００２５】ここで前記負荷抵抗ＲL は、一般に温度依
存性（温度係数）を有する。たとえばポリシリコン抵抗
の温度係数は−２０００ｐｐｍ／℃前後、拡散抵抗にお
いては＋２０００ｐｐｍ／℃前後である。本実施の形態
にかかる基準電圧発生回路では、前記Ｉ0 が任意の温度
変化（温度係数）を有するように構成し、前記出力基準
電圧Ｖccが任意の温度係数を有するようにしたものであ
る。これを、定電流回路１０として、図２に示すような
ワイドラー型定電流回路を含む基準電圧発生回路（図
２）を例に更に説明すると次のようになる。
存性（温度係数）を有する。たとえばポリシリコン抵抗
の温度係数は−２０００ｐｐｍ／℃前後、拡散抵抗にお
いては＋２０００ｐｐｍ／℃前後である。本実施の形態
にかかる基準電圧発生回路では、前記Ｉ0 が任意の温度
変化（温度係数）を有するように構成し、前記出力基準
電圧Ｖccが任意の温度係数を有するようにしたものであ
る。これを、定電流回路１０として、図２に示すような
ワイドラー型定電流回路を含む基準電圧発生回路（図
２）を例に更に説明すると次のようになる。
【００２６】まず図２において、定電流回路２０は、エ
ミッタが接地され、コレクタとベースが互いに接続され
た第４のトランジスタＱＮ４と、ベースが前記ＱＮ４の
ベースと接続され、エミッタが抵抗Ｒ4 を介して接地さ
れ、前記ＱＮ４と異なるエミッタ面積（エミッタ面積
比：Ｍ）を有する第５のトランジスタＱＮ５とからなる
ワイドラー定電流回路とコレクタが前記ＱＮ４のコレク
タに接続された第６のトランジスタＱＰ１と、コレクタ
が前記ＱＮ５のコレクタに接続され、ベースが前記ＱＰ
１のベースと接続され、前記コレクタと前記ベースが互
いに接続され、前記ＱＰ１と等しいエミッタ面積を有す
る第７のトランジスタＱＰ２とからなる定電流回路とか
ら構成されている。このような定電流回路２０は自己バ
イアス帰還回路を構成している。
ミッタが接地され、コレクタとベースが互いに接続され
た第４のトランジスタＱＮ４と、ベースが前記ＱＮ４の
ベースと接続され、エミッタが抵抗Ｒ4 を介して接地さ
れ、前記ＱＮ４と異なるエミッタ面積（エミッタ面積
比：Ｍ）を有する第５のトランジスタＱＮ５とからなる
ワイドラー定電流回路とコレクタが前記ＱＮ４のコレク
タに接続された第６のトランジスタＱＰ１と、コレクタ
が前記ＱＮ５のコレクタに接続され、ベースが前記ＱＰ
１のベースと接続され、前記コレクタと前記ベースが互
いに接続され、前記ＱＰ１と等しいエミッタ面積を有す
る第７のトランジスタＱＰ２とからなる定電流回路とか
ら構成されている。このような定電流回路２０は自己バ
イアス帰還回路を構成している。
【００２７】このような定電流回路２０は、同じエミッ
タ面積を持つＱＰ１，ＱＰ２からなる定電流回路によっ
てＱＮ４，ＱＮ５のコレクタ電流を互いに等しい所定の
値になるように保ち、異なるエミッタ面積を有すること
から異なる電流密度で動作するトランジスタＱＮ４，Ｑ
Ｎ５それぞれの接合のポテンシャルの差△ＶBEを出力電
流Ｉref に変換するものである。前記△ＶBEは、トラン
ジスタＱＮ４，ＱＮ５のエミッタ面積比を１：Ｍである
ことから、△ＶBE＝ＶT ln（Ｍ）と表される。その結
果、この定電流回路の出力電流、すなわち基準電圧発生
回路の参照電流Ｉrefは、熱起電力ＶT に比例し、
タ面積を持つＱＰ１，ＱＰ２からなる定電流回路によっ
てＱＮ４，ＱＮ５のコレクタ電流を互いに等しい所定の
値になるように保ち、異なるエミッタ面積を有すること
から異なる電流密度で動作するトランジスタＱＮ４，Ｑ
Ｎ５それぞれの接合のポテンシャルの差△ＶBEを出力電
流Ｉref に変換するものである。前記△ＶBEは、トラン
ジスタＱＮ４，ＱＮ５のエミッタ面積比を１：Ｍである
ことから、△ＶBE＝ＶT ln（Ｍ）と表される。その結
果、この定電流回路の出力電流、すなわち基準電圧発生
回路の参照電流Ｉrefは、熱起電力ＶT に比例し、
【数６】 と表すことができる。この出力電流Ｉref は、ベースが
前記ＱＰ２のベースに接続されてＱＰ２と同じエミッタ
面積を持つトランジスタＱＰ3 のコレクタから取り出さ
れ、ＱＮ１とＱＮ２で構成されるカレントミラー回路の
基準電流Ｉref となる。
前記ＱＰ２のベースに接続されてＱＰ２と同じエミッタ
面積を持つトランジスタＱＰ3 のコレクタから取り出さ
れ、ＱＮ１とＱＮ２で構成されるカレントミラー回路の
基準電流Ｉref となる。
【００２８】上述のような定電流回路２０とカレントミ
ラー回路とからなる基準電圧発生回路の動作は次のよう
なものである。ここでカレントミラー回路の第１，第２
のトランジスタＱＮ１，ＱＮ２のアーリー電圧ＶA はコ
レクタ−エミッタ間電圧ＶCEよりも十分に大きく、また
電流増幅率ｈFEは１よりも十分大きいとする。ＱＮ１と
ＱＮ２のそれぞれのベース電流は無視すると、ベース電
位ＶB （ＱＮ１），ＶB （ＱＮ２）は互いに等しく、次
のように表すことができる。
ラー回路とからなる基準電圧発生回路の動作は次のよう
なものである。ここでカレントミラー回路の第１，第２
のトランジスタＱＮ１，ＱＮ２のアーリー電圧ＶA はコ
レクタ−エミッタ間電圧ＶCEよりも十分に大きく、また
電流増幅率ｈFEは１よりも十分大きいとする。ＱＮ１と
ＱＮ２のそれぞれのベース電流は無視すると、ベース電
位ＶB （ＱＮ１），ＶB （ＱＮ２）は互いに等しく、次
のように表すことができる。
【数７】 ここでＶBE（ＱＮ１）はトランジスタＱＮ１のベース−
エミッタ間電圧とする。
エミッタ間電圧とする。
【００２９】一方、負荷抵抗ＲL を流れる電流はＩ0
は、ＱＮ２のエミッタに接続された抵抗Ｒ2 を流れる電
流Ｉ2 に等しく、次のように表される。
は、ＱＮ２のエミッタに接続された抵抗Ｒ2 を流れる電
流Ｉ2 に等しく、次のように表される。
【数８】 したがって、基準電圧発生回路の出力基準電圧は、
【数９】 となる。数９のＩref に数６を代入すると、出力基準電
圧ＶOUT は次のように表される。
圧ＶOUT は次のように表される。
【数１０】
【００３０】前記出力基準電圧ＶOUT の温度係数は、数
１０を温度Ｔで偏微分することにより、
１０を温度Ｔで偏微分することにより、
【数１１】 と表すことができる。ここでＶBE（ＱＮ１）／∂Ｔ＝∂
ＶBE（ＱＮ２）／∂Ｔ＝∂ＶBE／∂Ｔとし、一般に∂Ｖ
BE／∂Ｔ＜０（∂ＶBE／∂Ｔ＝−２ｍＶ／℃）、また∂
ＶT ／∂Ｔ＞０（∂ＶT ／∂Ｔ＝ｋ／ｑ＝８７μＶ／
℃）であることから数１１は次のように表すことができ
る。
ＶBE（ＱＮ２）／∂Ｔ＝∂ＶBE／∂Ｔとし、一般に∂Ｖ
BE／∂Ｔ＜０（∂ＶBE／∂Ｔ＝−２ｍＶ／℃）、また∂
ＶT ／∂Ｔ＞０（∂ＶT ／∂Ｔ＝ｋ／ｑ＝８７μＶ／
℃）であることから数１１は次のように表すことができ
る。
【数１２】 数１２は、基準電圧発生回路の温度係数をＲ1 ／Ｒ3 、
Ｒ1 ／Ｒ4 の比によって正負任意に設定することができ
ることを示している。特にＲ1 〜Ｒ4 、およびＲL を同
一種類の抵抗にしてこれらの抵抗の温度係数の正負が同
じになるようにして、これらの抵抗値を適当に選ぶこと
によって数１２の｛｝内を零にすることができる。その
結果、温度依存性のない基準電源発生回路を得ることが
できる。さらに負荷抵抗ＲL の値によって、出力基準電
圧ＶOUT の電位をＶCE(sat) （ＱＮ２）から外部電源電
圧Ｖccまでの範囲で変化させることができる。ただし、
ＶCE(SAT) （ＱＮ２）は、第２のトランジスタＱＮ２の
コレクタ−エミッタ間飽和電圧である。
Ｒ1 ／Ｒ4 の比によって正負任意に設定することができ
ることを示している。特にＲ1 〜Ｒ4 、およびＲL を同
一種類の抵抗にしてこれらの抵抗の温度係数の正負が同
じになるようにして、これらの抵抗値を適当に選ぶこと
によって数１２の｛｝内を零にすることができる。その
結果、温度依存性のない基準電源発生回路を得ることが
できる。さらに負荷抵抗ＲL の値によって、出力基準電
圧ＶOUT の電位をＶCE(sat) （ＱＮ２）から外部電源電
圧Ｖccまでの範囲で変化させることができる。ただし、
ＶCE(SAT) （ＱＮ２）は、第２のトランジスタＱＮ２の
コレクタ−エミッタ間飽和電圧である。
【００３１】ここで簡単のため、ＶBE（ＱＮ１）＝ＶBE
（ＱＮ２）＝ＶBE、Ｒ3 ＝ＮＲ2、Ｒ2 ＝Ｒとすると、
数１０、数１１、数１２はそれぞれ数１３、数１４、数
１５のように表すことができる。
（ＱＮ２）＝ＶBE、Ｒ3 ＝ＮＲ2、Ｒ2 ＝Ｒとすると、
数１０、数１１、数１２はそれぞれ数１３、数１４、数
１５のように表すことができる。
【数１３】
【数１４】
【数１５】
【００３２】このようにして温度依存性をなくした基準
電圧発生回路は、たとえばミキサー回路や差動回路の入
力端子のバイアス回路として使用することができる。た
とえば、図２に示す基準電圧発生回路をバイアス回路と
して用いた作動回路の回路図を図３に示す。基準電圧発
生回路３０は、図２に示したように定電流回路２０を備
えている。一方、差動増幅器は二つのＮＰＮトランジス
タＱ１，Ｑ２から構成されている。ここで差動増幅器の
前記二つのＮＰＮトランジスタＱ１，Ｑ２のエミッタに
コレクタが接続されたトランジスタＱ３は、そのベース
が基準電圧発生回路のトランジスタＱＮ１，ＱＮ２のベ
ースとともにカレントミラー回路を構成し、前記差動増
幅器の定電流源として作用する。このときの差動増幅器
の利得ＧV は、基準電圧発生回路３０の負荷抵抗ＲL 、
このＲL を流れる電流Ｉ0 、および熱起電力ＶT より
電圧発生回路は、たとえばミキサー回路や差動回路の入
力端子のバイアス回路として使用することができる。た
とえば、図２に示す基準電圧発生回路をバイアス回路と
して用いた作動回路の回路図を図３に示す。基準電圧発
生回路３０は、図２に示したように定電流回路２０を備
えている。一方、差動増幅器は二つのＮＰＮトランジス
タＱ１，Ｑ２から構成されている。ここで差動増幅器の
前記二つのＮＰＮトランジスタＱ１，Ｑ２のエミッタに
コレクタが接続されたトランジスタＱ３は、そのベース
が基準電圧発生回路のトランジスタＱＮ１，ＱＮ２のベ
ースとともにカレントミラー回路を構成し、前記差動増
幅器の定電流源として作用する。このときの差動増幅器
の利得ＧV は、基準電圧発生回路３０の負荷抵抗ＲL 、
このＲL を流れる電流Ｉ0 、および熱起電力ＶT より
【数１６】 と表される。なお、Ｑ３と基準電圧発生回路３０の第２
のトランジスタＱＮ２とは１：１のエミッタ面積比であ
り、かつＱ３のエミッタに直列に接続された抵抗ＲB
は、ＱＮ２のエミッタに直列に接続された抵抗Ｒ2 と同
じ値を持つ。
のトランジスタＱＮ２とは１：１のエミッタ面積比であ
り、かつＱ３のエミッタに直列に接続された抵抗ＲB
は、ＱＮ２のエミッタに直列に接続された抵抗Ｒ2 と同
じ値を持つ。
【００３３】次に本発明の第２の実施の形態について図
４を参照して説明する。本実施の形態にかかる基準電圧
発生回路は、第１の実施の形態にかかる基準電圧発生回
路の負荷抵抗ＲL （図１、図２参照）の代わりにＰＮＰ
トランジスタＱＰ４およびＱＰ５からなる第２のカレン
トミラー回路４０を接続し、ＮＰＮトランジスタＱＮ２
のコレクタ電流を１：１で折り返して前記Ｑｐ５のコレ
クタ電流として取り出し、前記コレクタとＧＮＤの間に
負荷抵抗Ｒl を挿入したものである。このとき、上記二
つのＰＮＰトランジスタＱＰ４およびＱＰ５は等しいエ
ミッタ面積を有し（エミッタ面積比１：１）、これらの
トランジスタのエミッタとそれぞれ直列に接続された二
つの抵抗Ｒ8 ，Ｒ9 は同じ値を有するものとする。な
お、定電流回路２０は上記第１の実施の形態にかかる基
準電圧発生回路と同じ構成である。
４を参照して説明する。本実施の形態にかかる基準電圧
発生回路は、第１の実施の形態にかかる基準電圧発生回
路の負荷抵抗ＲL （図１、図２参照）の代わりにＰＮＰ
トランジスタＱＰ４およびＱＰ５からなる第２のカレン
トミラー回路４０を接続し、ＮＰＮトランジスタＱＮ２
のコレクタ電流を１：１で折り返して前記Ｑｐ５のコレ
クタ電流として取り出し、前記コレクタとＧＮＤの間に
負荷抵抗Ｒl を挿入したものである。このとき、上記二
つのＰＮＰトランジスタＱＰ４およびＱＰ５は等しいエ
ミッタ面積を有し（エミッタ面積比１：１）、これらの
トランジスタのエミッタとそれぞれ直列に接続された二
つの抵抗Ｒ8 ，Ｒ9 は同じ値を有するものとする。な
お、定電流回路２０は上記第１の実施の形態にかかる基
準電圧発生回路と同じ構成である。
【００３４】このような基準電圧発生回路の出力電圧Ｖ
OUT は
OUT は
【数１７】 と表される。ここで数１７を数１０と比較すると、本実
施の形態にかかる基準電圧発生回路においては、前記第
２のカレントミラー回路４０を用いることによって外部
電源電圧Ｖccに依存しない出力基準電圧ＶOUT を得るこ
とができることがわかる。
施の形態にかかる基準電圧発生回路においては、前記第
２のカレントミラー回路４０を用いることによって外部
電源電圧Ｖccに依存しない出力基準電圧ＶOUT を得るこ
とができることがわかる。
【００３５】また温度係数は、
【数１８】 と表される。したがって、第１の実施の形態にかかる基
準電圧発生回路と同様、Ｒ1 ／Ｒ3 、Ｒ1 ／Ｒ4 の比に
よって基準電圧発生回路の温度係数を正負任意に設定す
ることができることを示している。特にＲ1 〜Ｒ4 、お
よびＲL を同一種類の抵抗にしてこれらの抵抗の温度係
数の正負が同じになるようにし、数１８の｛｝内が零と
なるようにこれらの抵抗値を適当に選ぶば、温度依存性
のない基準電源発生回路を得ることができる。さらに負
荷抵抗ＲL の値によって、出力基準電圧ＶOUT の電位を
ＧＮＤ（０Ｖ）からＶcc−ＶCE(sat) （ＱＰ５）までの
範囲で変化させることができる。ただし、ＶCE(SAT)
（ＱＰ５）は、第２のカレントミラー回路のＰＮＰトラ
ンジスタＱＰ５のコレクタ−エミッタ間飽和電圧であ
る。
準電圧発生回路と同様、Ｒ1 ／Ｒ3 、Ｒ1 ／Ｒ4 の比に
よって基準電圧発生回路の温度係数を正負任意に設定す
ることができることを示している。特にＲ1 〜Ｒ4 、お
よびＲL を同一種類の抵抗にしてこれらの抵抗の温度係
数の正負が同じになるようにし、数１８の｛｝内が零と
なるようにこれらの抵抗値を適当に選ぶば、温度依存性
のない基準電源発生回路を得ることができる。さらに負
荷抵抗ＲL の値によって、出力基準電圧ＶOUT の電位を
ＧＮＤ（０Ｖ）からＶcc−ＶCE(sat) （ＱＰ５）までの
範囲で変化させることができる。ただし、ＶCE(SAT)
（ＱＰ５）は、第２のカレントミラー回路のＰＮＰトラ
ンジスタＱＰ５のコレクタ−エミッタ間飽和電圧であ
る。
【００３６】なお、本実施の形態において第２のカレン
トミラー回路４０のトランジスタＱＰ４は、コレクタと
ベースが直接接続されたダイオード接続となっている。
このようにＱＰ４のコレクタとベースを直接接続しても
よいが、ベース電流補償用トランジスタを介して接続さ
れていてもよいことは言うまでもない。このようにベー
ス電流補償用トランジスタを介して接続することによ
り、前記第２のカレントミラー回路４０を構成する第
１、第２のＰＮＰトランジスタＱＰ４、ＱＰ５のｈFEが
小さい場合でもベース電流を補償し、誤差を小さくする
ことができる。
トミラー回路４０のトランジスタＱＰ４は、コレクタと
ベースが直接接続されたダイオード接続となっている。
このようにＱＰ４のコレクタとベースを直接接続しても
よいが、ベース電流補償用トランジスタを介して接続さ
れていてもよいことは言うまでもない。このようにベー
ス電流補償用トランジスタを介して接続することによ
り、前記第２のカレントミラー回路４０を構成する第
１、第２のＰＮＰトランジスタＱＰ４、ＱＰ５のｈFEが
小さい場合でもベース電流を補償し、誤差を小さくする
ことができる。
【００３７】次に本発明の第３の実施の形態について図
５を参照して説明する。第３の実施の形態にかかる基準
電圧発生回路は、上述した第２の実施の形態同様、出力
基準電圧ＶOUT が外部電源電圧Ｖccに依存しないもので
ある。その構成は、上述した第１の実施の形態と同様
に、熱起電力に比例する定電流を発生する定電流回路４
０と、前記定電流Ｉref を基準電流とするカレントミラ
ー回路と、前記カレントミラー回路の出力電流を電圧に
変換する負荷抵抗ＲL とからなる。ただし、前記第１の
実施の形態においてはカレントミラー回路がＮＰＮトラ
ンジスタで構成するのに対し（図１、図２参照）、本実
施の形態においては、図５に示すように、ＰＮＰトラン
ジスタで構成される点で相違している。
５を参照して説明する。第３の実施の形態にかかる基準
電圧発生回路は、上述した第２の実施の形態同様、出力
基準電圧ＶOUT が外部電源電圧Ｖccに依存しないもので
ある。その構成は、上述した第１の実施の形態と同様
に、熱起電力に比例する定電流を発生する定電流回路４
０と、前記定電流Ｉref を基準電流とするカレントミラ
ー回路と、前記カレントミラー回路の出力電流を電圧に
変換する負荷抵抗ＲL とからなる。ただし、前記第１の
実施の形態においてはカレントミラー回路がＮＰＮトラ
ンジスタで構成するのに対し（図１、図２参照）、本実
施の形態においては、図５に示すように、ＰＮＰトラン
ジスタで構成される点で相違している。
【００３８】すなわち、本実施の形態にかかる基準電圧
発生回路においては、前記カレントミラー回路が、ＰＮ
ＰトランジスタＱＰ１，ＱＰ２，ＱＰ３で構成されてお
り、第１のＰＮＰトランジスタＱＰ１のコレクタは前記
定電流源と直列に接続され、エミッタは第１の抵抗Ｒ1
を介して外部電源Ｖccに接続されている。また、第２の
ＰＮＰトランジスタＱＰ２のエミッタは第２の抵抗Ｒ2
を介して外部電源Ｖccに接続され、コレクタは前記負荷
抵抗ＲL を介して接地されている。そして、これら二つ
のトランジスタＱＰ１とＱＰ２のベースは互いに接続さ
れている。さらに前記ＱＰ１のベースとエミッタは第３
の抵抗Ｒ3 を介して接続されている。なお、ベースが前
記ＱＰ１のコレクタに接続され、エミッタが前記ＱＰ
１、ＱＰ２のベースに接続された前記第３のＰＮＰトラ
ンジスタＱＰ３は、ベース電流補償用トランジスタであ
る。
発生回路においては、前記カレントミラー回路が、ＰＮ
ＰトランジスタＱＰ１，ＱＰ２，ＱＰ３で構成されてお
り、第１のＰＮＰトランジスタＱＰ１のコレクタは前記
定電流源と直列に接続され、エミッタは第１の抵抗Ｒ1
を介して外部電源Ｖccに接続されている。また、第２の
ＰＮＰトランジスタＱＰ２のエミッタは第２の抵抗Ｒ2
を介して外部電源Ｖccに接続され、コレクタは前記負荷
抵抗ＲL を介して接地されている。そして、これら二つ
のトランジスタＱＰ１とＱＰ２のベースは互いに接続さ
れている。さらに前記ＱＰ１のベースとエミッタは第３
の抵抗Ｒ3 を介して接続されている。なお、ベースが前
記ＱＰ１のコレクタに接続され、エミッタが前記ＱＰ
１、ＱＰ２のベースに接続された前記第３のＰＮＰトラ
ンジスタＱＰ３は、ベース電流補償用トランジスタであ
る。
【００３９】また、定電流回路４０は、二つのＮＰＮト
ランジスタＱＮ１，ＱＮ２と抵抗Ｒ4 とで構成されるワ
イドラー定電流回路と、二つのＰＮＰトランジスタＱＰ
４，ＱＰ５とからなる定電流回路とから構成される自己
バイアス帰還回路でり、その基本的な動作は第１の実施
の形態で説明した定電流回路２０と同様である。ただ
し、ＱＰ１，ＱＰ２，ＱＰ３からなる前記カレントミラ
ー回路に参照電流Ｉref を供給するＮＰＮトランジスタ
ＱＮ３は、ベースが前記ワイドラー定電流回路を構成す
るＱＮ１，ＱＮ２のベースに接続されている。そして、
ＱＮ３のエミッタ面積をＱＮ２に対して１：１（ＱＮ１
に対しては１：Ｍ）、Ｒ4 ＝Ｒ7 としてＱＮ２とＱＮ３
のコレクタ電流が等しくなるように構成されている。
ランジスタＱＮ１，ＱＮ２と抵抗Ｒ4 とで構成されるワ
イドラー定電流回路と、二つのＰＮＰトランジスタＱＰ
４，ＱＰ５とからなる定電流回路とから構成される自己
バイアス帰還回路でり、その基本的な動作は第１の実施
の形態で説明した定電流回路２０と同様である。ただ
し、ＱＰ１，ＱＰ２，ＱＰ３からなる前記カレントミラ
ー回路に参照電流Ｉref を供給するＮＰＮトランジスタ
ＱＮ３は、ベースが前記ワイドラー定電流回路を構成す
るＱＮ１，ＱＮ２のベースに接続されている。そして、
ＱＮ３のエミッタ面積をＱＮ２に対して１：１（ＱＮ１
に対しては１：Ｍ）、Ｒ4 ＝Ｒ7 としてＱＮ２とＱＮ３
のコレクタ電流が等しくなるように構成されている。
【００４０】上述のような基準電圧発生回路の動作は以
下のようになる。なお、各トランジスタは、ＶA ＞＞Ｖ
CE、ｈFE＞＞１であり、各トランジスタのベース電流は
無視できるものとする。また、ＱＮ１とＱＮ２のエミッ
タ面積比は１：Ｍとする。第１のＰＮＰトランジスタＱ
Ｐ１と第２のＰＮＰトランジスタＱＰ２のベース電位Ｖ
B（ＱＰ１） 、ＶB（ＱＰ２）は、
下のようになる。なお、各トランジスタは、ＶA ＞＞Ｖ
CE、ｈFE＞＞１であり、各トランジスタのベース電流は
無視できるものとする。また、ＱＮ１とＱＮ２のエミッ
タ面積比は１：Ｍとする。第１のＰＮＰトランジスタＱ
Ｐ１と第２のＰＮＰトランジスタＱＰ２のベース電位Ｖ
B（ＱＰ１） 、ＶB（ＱＰ２）は、
【数１９】 と表される。一方、負荷抵抗ＲL を流れる出力電流Ｉ0
は、
は、
【数２０】 と表される。
【００４１】ここで定電流回路５０の出力電流、すなわ
ち前記第１のＰＮＰトランジスタＱＰ１のコレクタ電流
Ｉref は
ち前記第１のＰＮＰトランジスタＱＰ１のコレクタ電流
Ｉref は
【数２１】 である。したがって図５に示す基準電圧発生回路の出力
基準電圧ＶOUT は次のようになる。
基準電圧ＶOUT は次のようになる。
【数２２】 これは、第１の実施の形態の説明において導いた数１７
と同じ形である。また、温度係数は、数１８と同様に
と同じ形である。また、温度係数は、数１８と同様に
【数２３】 のようになる。
【００４２】このような本実施の形態にかかる基準電圧
発生回路は、抵抗Ｒ1 〜Ｒ4 を適当に選ぶことによって
その温度係数を任意に設定することができる。また、そ
の出力基準電圧ＶOUT は外部電源電圧Ｖcc変動に依存せ
ず、そのレンジは０〜Ｖcc−ＶCE(sat) （ＱＰ２）とな
る。なお、ＶCE(sat) （ＱＰ２）は、コレクタに負荷抵
抗ＲL が接続された第２のＰＮＰトランジスタＱＰ２の
コレクタ−エミッタ間飽和電圧である。
発生回路は、抵抗Ｒ1 〜Ｒ4 を適当に選ぶことによって
その温度係数を任意に設定することができる。また、そ
の出力基準電圧ＶOUT は外部電源電圧Ｖcc変動に依存せ
ず、そのレンジは０〜Ｖcc−ＶCE(sat) （ＱＰ２）とな
る。なお、ＶCE(sat) （ＱＰ２）は、コレクタに負荷抵
抗ＲL が接続された第２のＰＮＰトランジスタＱＰ２の
コレクタ−エミッタ間飽和電圧である。
【００４３】次に、本発明の第４の実施の形態にかかる
基準電圧発生回路について図６を参照して説明する。第
４の実施の形態にかかる基準電圧発生回路は、ＰＮＰト
ランジスタＱＰ１、ＱＰ２、ＱＰ３およびＮＰＮトラン
ジスタＱＮ４、ＱＮ５からなる定電流回路６０におい
て、前記ＱＮ４のコレクタとベースおよび前記ＱＰ２の
コレクタとベースを、ベース電流補償用トランジスタを
介して接続したものである。
基準電圧発生回路について図６を参照して説明する。第
４の実施の形態にかかる基準電圧発生回路は、ＰＮＰト
ランジスタＱＰ１、ＱＰ２、ＱＰ３およびＮＰＮトラン
ジスタＱＮ４、ＱＮ５からなる定電流回路６０におい
て、前記ＱＮ４のコレクタとベースおよび前記ＱＰ２の
コレクタとベースを、ベース電流補償用トランジスタを
介して接続したものである。
【００４４】自己バイアス帰還回路である定電流回路６
０は、上述した他の実施の形態のように、ＱＮ４、ＱＮ
５、抵抗Ｒ４からなるワイドラー定電流回路をＱＮ４を
ダイオード接続することによって構成することができ
る。しかし、定電流回路６０を構成する上記トランジス
タの電流増幅率ｈFEが１に比べて十分に大きくないと、
ＱＮ４のコレクタからＱＮ４およびＱＮ５のベースに流
れる電流の大きさを無視することができなくなり、誤差
の原因となる。また、ＱＰ１、ＱＰ２、ＱＰ３からなる
定電流回路についても同様に、ＱＰ２のコレクタとベー
スを接続してもよいが、これらのトランジスタの電流増
幅率ｈFEを十分大きくとれない場合はベース電流の影響
を無視することができなくなり、これが出力電流（ＱＰ
３のコレクタ電流Ｉref ）の誤差の原因となる。特に低
利得のＰＮＰトランジスタを用いる場合はｈFEが十分大
きく取れないのでこの誤差が顕著となる。
０は、上述した他の実施の形態のように、ＱＮ４、ＱＮ
５、抵抗Ｒ４からなるワイドラー定電流回路をＱＮ４を
ダイオード接続することによって構成することができ
る。しかし、定電流回路６０を構成する上記トランジス
タの電流増幅率ｈFEが１に比べて十分に大きくないと、
ＱＮ４のコレクタからＱＮ４およびＱＮ５のベースに流
れる電流の大きさを無視することができなくなり、誤差
の原因となる。また、ＱＰ１、ＱＰ２、ＱＰ３からなる
定電流回路についても同様に、ＱＰ２のコレクタとベー
スを接続してもよいが、これらのトランジスタの電流増
幅率ｈFEを十分大きくとれない場合はベース電流の影響
を無視することができなくなり、これが出力電流（ＱＰ
３のコレクタ電流Ｉref ）の誤差の原因となる。特に低
利得のＰＮＰトランジスタを用いる場合はｈFEが十分大
きく取れないのでこの誤差が顕著となる。
【００４５】そこで、本実施の形態にかかる基本電圧発
生回路では、定電流回路６０を構成するＮＰＮトランジ
スタＱＮ４のコレクタとベースを、外部電源に接続され
たコレクタを有する第１のベース電流補償用トランジス
タＱＮ６のベースとエミッタにそれぞれ接続している。
また、ＰＮＰトランジスタＱＰ２のコレクタとベース
を、コレクタを接地した第２のベース電流補償用トラン
ジスタＱＰ４のベースとエミッタにそれぞれ接続してい
る。このようにＱＮ４とＱＰ２のコレクタとベースをそ
れぞれ第１、第２のベース電流補償用トランジスタＱＮ
６とＱＰ４で接続することにより、定電流回路６０を構
成する各トランジスタのｈFEを十分大きくとれない場合
でも、これらのトランジスタのベース電流を補償して定
電流回路６０の出力電流（Ｉref ）の誤差を抑えてい
る。その結果、製造プロセスで生じるｈFEのばらつきに
対しても定電流回路の出力電流Ｉref の変動を抑えるこ
とができ、基準電圧発生回路の出力基準電圧ＶOUT の精
度を高めることができる。
生回路では、定電流回路６０を構成するＮＰＮトランジ
スタＱＮ４のコレクタとベースを、外部電源に接続され
たコレクタを有する第１のベース電流補償用トランジス
タＱＮ６のベースとエミッタにそれぞれ接続している。
また、ＰＮＰトランジスタＱＰ２のコレクタとベース
を、コレクタを接地した第２のベース電流補償用トラン
ジスタＱＰ４のベースとエミッタにそれぞれ接続してい
る。このようにＱＮ４とＱＰ２のコレクタとベースをそ
れぞれ第１、第２のベース電流補償用トランジスタＱＮ
６とＱＰ４で接続することにより、定電流回路６０を構
成する各トランジスタのｈFEを十分大きくとれない場合
でも、これらのトランジスタのベース電流を補償して定
電流回路６０の出力電流（Ｉref ）の誤差を抑えてい
る。その結果、製造プロセスで生じるｈFEのばらつきに
対しても定電流回路の出力電流Ｉref の変動を抑えるこ
とができ、基準電圧発生回路の出力基準電圧ＶOUT の精
度を高めることができる。
【００４６】図７は、図６に示した本実施の形態にかか
る基準電圧発生回路のシミュレーション結果を示す図で
ある。横軸に温度、縦軸に出力基準電圧をとり、負荷抵
抗ＲL を１ＫΩ〜６０ＫΩまでの７種類の負荷抵抗ＲL
のそれぞれに対して、温度が−５０℃、０℃、５０℃、
１００℃における出力基準電圧ＶOUT を計算した。な
お、本シミュレーションにおいては、外部電源電圧Ｖcc
＝３Ｖとし、温度係数が零となるようにエミッタ面積比
Ｍ＝４、Ｒ1 ＝４００Ω、Ｒ2 ＝Ｒ3 ＝３ＫΩ、Ｒ4 ＝
１ＫΩとした。これによれば、負荷抵抗ＲL の値を適当
に選ぶことにより、ＶCE(sat) （ＱＮ２）（約０．５
Ｖ）からＶcc＝３Ｖまでの広いレンジをにおいて出力基
準電圧ＶOUT を得ることができる。また、各出力基準電
圧において低い温度依存性を有することがわかる。
る基準電圧発生回路のシミュレーション結果を示す図で
ある。横軸に温度、縦軸に出力基準電圧をとり、負荷抵
抗ＲL を１ＫΩ〜６０ＫΩまでの７種類の負荷抵抗ＲL
のそれぞれに対して、温度が−５０℃、０℃、５０℃、
１００℃における出力基準電圧ＶOUT を計算した。な
お、本シミュレーションにおいては、外部電源電圧Ｖcc
＝３Ｖとし、温度係数が零となるようにエミッタ面積比
Ｍ＝４、Ｒ1 ＝４００Ω、Ｒ2 ＝Ｒ3 ＝３ＫΩ、Ｒ4 ＝
１ＫΩとした。これによれば、負荷抵抗ＲL の値を適当
に選ぶことにより、ＶCE(sat) （ＱＮ２）（約０．５
Ｖ）からＶcc＝３Ｖまでの広いレンジをにおいて出力基
準電圧ＶOUT を得ることができる。また、各出力基準電
圧において低い温度依存性を有することがわかる。
【００４７】
【発明の効果】本発明によれば、カレントミラー回路を
構成するトランジスタのうち、第１のトランジスタのベ
ースとエミッタを第３の抵抗で接続することにより、第
２のトランジスタのコレクタに接続された負荷抵抗ＲL
を流れる電流Ｉ0 に任意の温度係数を持たせるようにし
ている。前記負荷抵抗ＲL は、一般に温度依存性（温度
係数）を有するので、前記電流Ｉ0 に任意の温度係数を
持たせることにより、任意の温度係数を有する出力基準
電圧を実現することができる。特に、上記負荷抵抗ＲL
の温度係数を打ち消すように上記電流Ｉ0 の温度係数を
設定することにより、温度依存性の少ない基準電圧発生
回路を得ることができる。また、上記負荷抵抗ＲL とこ
の負荷抵抗ＲL を流れる電流Ｉ0 の積で得られる出力基
準電圧はＶCE(sat) 〜Ｖccまたは０〜ＶCE(sat) のレン
ジを有し、これを一本の端子から得ることができる。
構成するトランジスタのうち、第１のトランジスタのベ
ースとエミッタを第３の抵抗で接続することにより、第
２のトランジスタのコレクタに接続された負荷抵抗ＲL
を流れる電流Ｉ0 に任意の温度係数を持たせるようにし
ている。前記負荷抵抗ＲL は、一般に温度依存性（温度
係数）を有するので、前記電流Ｉ0 に任意の温度係数を
持たせることにより、任意の温度係数を有する出力基準
電圧を実現することができる。特に、上記負荷抵抗ＲL
の温度係数を打ち消すように上記電流Ｉ0 の温度係数を
設定することにより、温度依存性の少ない基準電圧発生
回路を得ることができる。また、上記負荷抵抗ＲL とこ
の負荷抵抗ＲL を流れる電流Ｉ0 の積で得られる出力基
準電圧はＶCE(sat) 〜Ｖccまたは０〜ＶCE(sat) のレン
ジを有し、これを一本の端子から得ることができる。
【００４８】また、請求項３に記載された基準電圧発生
回路によれば、上記第１、第２、第３のトランジスタは
ＰＮＰトランジスタであり、上記第２のトランジスタの
コレクタは前記負荷抵抗を介して接地されているので、
外部電源電圧Ｖcc変動依存性の少ない基準電圧を発生す
ることができる。また、請求項４に記載された発明によ
れば、ＮＰＮトランジスタで構成された第１のカレント
ミラー回路の出力電流を第２のカレントミラー回路で折
り返し、基準電圧を、上記第２のカレントミラー回路を
構成する第２のＰＮＰトランジスタのコレクタとＧＮＤ
の間に接続された負荷抵抗ＲL から取り出すようにして
いるので、外部電源電圧依存性の少ない基準電圧発生回
路を得ることができる。
回路によれば、上記第１、第２、第３のトランジスタは
ＰＮＰトランジスタであり、上記第２のトランジスタの
コレクタは前記負荷抵抗を介して接地されているので、
外部電源電圧Ｖcc変動依存性の少ない基準電圧を発生す
ることができる。また、請求項４に記載された発明によ
れば、ＮＰＮトランジスタで構成された第１のカレント
ミラー回路の出力電流を第２のカレントミラー回路で折
り返し、基準電圧を、上記第２のカレントミラー回路を
構成する第２のＰＮＰトランジスタのコレクタとＧＮＤ
の間に接続された負荷抵抗ＲL から取り出すようにして
いるので、外部電源電圧依存性の少ない基準電圧発生回
路を得ることができる。
【００４９】また、請求項７または請求項８に記載され
た発明によれば、ワイドラー定電流回路を含み、バンド
ギャップ定電流回路を構成する自己バイアス帰還回路に
ベース電流補償用トランジスタを設けているので、前記
定電流回路を構成する各トランジスタのｈFEが十分大き
くとれない場合や、製造プロセスで生じるｈFEのばらつ
きに対しても定電流回路の出力電流Ｉref の変動を押さ
えることができる。したがって、より精度の高い基準電
圧発生回路を得ることができる。
た発明によれば、ワイドラー定電流回路を含み、バンド
ギャップ定電流回路を構成する自己バイアス帰還回路に
ベース電流補償用トランジスタを設けているので、前記
定電流回路を構成する各トランジスタのｈFEが十分大き
くとれない場合や、製造プロセスで生じるｈFEのばらつ
きに対しても定電流回路の出力電流Ｉref の変動を押さ
えることができる。したがって、より精度の高い基準電
圧発生回路を得ることができる。
【図１】 第１の実施の形態にかかる基準電圧発生回路
を説明する図である。
を説明する図である。
【図２】 第１の実施の形態にかかる基準電圧発生回路
を説明する回路図である。
を説明する回路図である。
【図３】 第１の実施の形態にかかる基準電圧発生回路
を応用した差動増幅回路を説明する回路図である。
を応用した差動増幅回路を説明する回路図である。
【図４】 第２の実施の形態にかかる基準電圧発生回路
を説明する回路図である。
を説明する回路図である。
【図５】 第３の実施の形態にかかる基準電圧発生回路
を説明する回路図である。
を説明する回路図である。
【図６】 第４の実施の形態にかかる基準電圧発生回路
を説明する回路図である。
を説明する回路図である。
【図７】 第４の実施の形態にかかる基準電圧発生回路
のシミュレーション結果を示す図である。
のシミュレーション結果を示す図である。
【図８】 従来のワイドラー型バンドギャップ基準電圧
回路を説明する図である。
回路を説明する図である。
【図９】 第１の先行技術を説明する図である。
【図１０】 第２の先行技術を説明する図である。
【図１１】 第３の先行技術を説明する図である。
１０、２０、５０、６０…定電流源、３０…基準電圧発
生回路、４０…カレントミラー回路。
生回路、４０…カレントミラー回路。
Claims (8)
- 【請求項１】 熱起電力に比例する定電流を発生する定
電流回路と、 前記定電流を基準電流とするカレントミラー回路と、 前記カレントミラー回路の出力電流を電圧に変換する負
荷抵抗とからなり、 前記カレントミラー回路は、 前記定電流源に接続されたコレクタを有する第１のトラ
ンジスタと、 前記第１のトランジスタのエミッタに一端が接続された
第１の抵抗と、 前記第１のトランジスタのベースと接続されたベース
と、前記負荷抵抗と接続されたコレクタを有する第２の
トランジスタと、 前記第２のトランジスタのエミッタに一端が接続された
第２の抵抗と、 前記第１のトランジスタのコレクタに接続されたベース
と、前記第１、第２のトランジスタのベースに接続され
たエミッタを有する第３のトランジスタと、 前記第１のトランジスタのベースとエミッタを接続する
第３の抵抗とからなることを特徴とする基準電圧発生回
路。 - 【請求項２】 請求項１に記載された基準電圧発生回路
において、 前記第１、第２、第３のトランジスタはＮＰＮトランジ
スタであり、 前記第１、第２のトランジスタのエミッタはそれぞれ前
記第１、第２の抵抗を介して接地され、 前記第２のトランジスタのコレクタは前記負荷抵抗を介
して外部電源に接続され、 前記第３のトランジスタのコレクタは前記外部電源に接
続されていることを特徴とする基準電圧発生回路。 - 【請求項３】 請求項１に記載された基準電圧発生回路
において、 前記第１、第２、第３のトランジスタはＰＮＰトランジ
スタであり、 前記第１、第２のトランジスタのエミッタはそれぞれ前
記第１、第２の抵抗を介して外部電源に接続され、 前記第２のトランジスタのコレクタは前記負荷抵抗を介
して接地され、 前記第３のトランジスタのコレクタは接地されているこ
とを特徴とする基準電圧発生回路。 - 【請求項４】 熱起電力に比例する定電流を発生する定
電流回路と、 前記定電流を基準電流とする第１のカレントミラー回路
と、 前記第１のカレントミラー回路の出力電流を基準電流と
する第２のカレントミラー回路と、 前記第２のカレントミラー回路の出力電流を電圧に変換
する負荷抵抗とからなり、 前記第１のカレントミラー回路は、 前記定電流源に接続されたコレクタを有する第１のＮＰ
Ｎトランジスタと、 前記第１のＮＰＮトランジスタのエミッタに一端が接続
され他端が接地された第１の抵抗と、 前記第１のＮＰＮトランジスタのベースと接続されたベ
ースと、前記第２のカレントミラー回路と接続されたコ
レクタを有する第２のトランジスタと、 前記第２のトランジスタのエミッタに一端が接続され他
端が接地された第２の抵抗と、 前記第１のＮＰＮトランジスタのコレクタに接続された
ベースと、前記第１、第２のＮＰＮトランジスタのベー
スに接続されたエミッタを有する第３のＮＰＮトランジ
スタと、 前記第１のＮＰＮトランジスタのベースとエミッタを接
続する第３の抵抗とから構成され、 前記第２のカレントミラー回路は、 前記第２のＮＰＮトランジスタのコレクタに接続された
コレクタと、第４の抵抗を介して外部電源に接続された
エミッタと、前記コレクタに接続されたベースとを有す
る第１のＰＮＰトランジスタと、 前記第１のＰＮＰトランジスタのベースと接続されたベ
ースと、第５の抵抗を介して前記外部電源と接続された
エミッタと、前記負荷抵抗を介して接地されたコレクタ
を有する第２のＰＮＰトランジスタとからなることを特
徴とする基準電圧発生回路。 - 【請求項５】 請求項１乃至請求項４のいずれかに記載
された基準電圧発生回路において、 前記定電流回路は、 エミッタが接地され、コレクタとベースが互いに接続さ
れた第４のトランジスタと、 ベースが前記第４のトランジスタのベースと接続され、
エミッタが第６の抵抗を介して接地され、前記第４のト
ランジスタと異なるエミッタ面積を有する第５のトラン
ジスタとからなるワイドラー定電流回路を含むことを特
徴とする基準電圧発生回路。 - 【請求項６】 請求項５に記載した基準電圧発生回路に
おいて、 前記定電流回路は、 前記ワイドラー定電流回路と、 コレクタが前記ワイドラー定電流回路を構成する前記第
４のトランジスタのコレクタに接続された第６のトラン
ジスタと、 コレクタが前記ワイドラー定電流回路を構成する前記第
５のトランジスタのコレクタに接続され、ベースが前記
第６のトランジスタのベースと接続され、前記コレクタ
と前記ベースが互いに接続され、前記第６のトランジス
タと等しいエミッタ面積を有する第７のトランジスタを
備えた自己バイアス帰還回路であることを特徴とする基
準電圧発生回路。 - 【請求項７】 請求項５または請求項６に記載された基
準電圧発生回路において、 前記定電流回路を構成する前記第４のトランジスタまた
は前記第７のトランジスタのコレクタとベースは、ベー
ス電流補償用トランジスタを介して接続されていること
を特徴とする基準電圧発生回路。 - 【請求項８】 請求項５または請求項６に記載された基
準電圧発生回路において、 前記定電流回路を構成する前記第４のトランジスタのコ
レクタとベースは、 外部電源に接続されたコレクタを有する第１のベース電
流補償用トランジスタのベースとエミッタにそれぞれ接
続され、 前記第７のトランジスタのコレクタとベースは、 コレクタが接地された第２のベース電流補償用トランジ
スタのベースとエミッタにそれぞれ接続されていること
を特徴とする基準電圧発生回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9166331A JP3039454B2 (ja) | 1997-06-23 | 1997-06-23 | 基準電圧発生回路 |
| CN98103177A CN1085438C (zh) | 1997-06-23 | 1998-06-23 | 参考电压生成电路 |
| US09/102,835 US5926062A (en) | 1997-06-23 | 1998-06-23 | Reference voltage generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9166331A JP3039454B2 (ja) | 1997-06-23 | 1997-06-23 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1115546A true JPH1115546A (ja) | 1999-01-22 |
| JP3039454B2 JP3039454B2 (ja) | 2000-05-08 |
Family
ID=15829390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9166331A Expired - Fee Related JP3039454B2 (ja) | 1997-06-23 | 1997-06-23 | 基準電圧発生回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5926062A (ja) |
| JP (1) | JP3039454B2 (ja) |
| CN (1) | CN1085438C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007079884A (ja) * | 2005-09-14 | 2007-03-29 | New Japan Radio Co Ltd | 定電圧回路 |
| JP2007228399A (ja) * | 2006-02-24 | 2007-09-06 | Toshiba Corp | 電圧制御電流源および可変利得増幅器 |
| KR20150107627A (ko) * | 2014-03-14 | 2015-09-23 | 세이코 인스트루 가부시키가이샤 | 과열 보호 회로 및 전압 레귤레이터 |
| US11962274B2 (en) | 2020-08-28 | 2024-04-16 | Murata Manufacturing Co., Ltd. | Amplifier device |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19844741C1 (de) * | 1998-09-29 | 2000-06-08 | Siemens Ag | Schaltungsanordnung zur Arbeitspunktstabilisierung eines Transistors |
| JP2000124744A (ja) * | 1998-10-12 | 2000-04-28 | Texas Instr Japan Ltd | 定電圧発生回路 |
| US6137347A (en) * | 1998-11-04 | 2000-10-24 | Motorola, Ltd. | Mid supply reference generator |
| US6100667A (en) * | 1999-01-21 | 2000-08-08 | National Semiconductor Corporation | Current-to-voltage transition control of a battery charger |
| US6144250A (en) * | 1999-01-27 | 2000-11-07 | Linear Technology Corporation | Error amplifier reference circuit |
| JP3417891B2 (ja) * | 1999-10-27 | 2003-06-16 | 株式会社オートネットワーク技術研究所 | 電流検出装置 |
| FR2809833B1 (fr) | 2000-05-30 | 2002-11-29 | St Microelectronics Sa | Source de courant a faible dependance en temperature |
| EP1184769A3 (en) * | 2000-08-09 | 2004-09-22 | Mitsubishi Denki Kabushiki Kaisha | Voltage generator, output circuit for error detector, and current generator |
| US6426669B1 (en) * | 2000-08-18 | 2002-07-30 | National Semiconductor Corporation | Low voltage bandgap reference circuit |
| US6750699B2 (en) * | 2000-09-25 | 2004-06-15 | Texas Instruments Incorporated | Power supply independent all bipolar start up circuit for high speed bias generators |
| JP3638530B2 (ja) * | 2001-02-13 | 2005-04-13 | Ｎｅｃエレクトロニクス株式会社 | 基準電流回路及び基準電圧回路 |
| US6788041B2 (en) * | 2001-12-06 | 2004-09-07 | Skyworks Solutions Inc | Low power bandgap circuit |
| US6836160B2 (en) * | 2002-11-19 | 2004-12-28 | Intersil Americas Inc. | Modified Brokaw cell-based circuit for generating output current that varies linearly with temperature |
| JP4066849B2 (ja) * | 2003-02-28 | 2008-03-26 | セイコーエプソン株式会社 | 電流生成回路、電気光学装置および電子機器 |
| US7394308B1 (en) * | 2003-03-07 | 2008-07-01 | Cypress Semiconductor Corp. | Circuit and method for implementing a low supply voltage current reference |
| JP3788616B2 (ja) * | 2003-04-02 | 2006-06-21 | ローム株式会社 | 電圧検出回路 |
| JP2006244228A (ja) * | 2005-03-04 | 2006-09-14 | Elpida Memory Inc | 電源回路 |
| US7202730B2 (en) * | 2005-05-04 | 2007-04-10 | Saft | Voltage to current to voltage cell voltage monitor (VIV) |
| US7456679B2 (en) * | 2006-05-02 | 2008-11-25 | Freescale Semiconductor, Inc. | Reference circuit and method for generating a reference signal from a reference circuit |
| US7592859B2 (en) * | 2006-12-28 | 2009-09-22 | Texas Instruments Incorporated | Apparatus to compare an input voltage with a threshold voltage |
| US20080164567A1 (en) * | 2007-01-09 | 2008-07-10 | Motorola, Inc. | Band gap reference supply using nanotubes |
| US7834609B2 (en) * | 2007-08-30 | 2010-11-16 | Infineon Technologies Ag | Semiconductor device with compensation current |
| JP5482126B2 (ja) * | 2009-11-13 | 2014-04-23 | ミツミ電機株式会社 | 参照電圧発生回路および受信回路 |
| CN102289242A (zh) * | 2011-02-23 | 2011-12-21 | 李仲秋 | Npn型晶体管基准电压产生电路 |
| KR20130036554A (ko) * | 2011-10-04 | 2013-04-12 | 에스케이하이닉스 주식회사 | 레귤레이터 및 고전압 발생기 |
| CN103699171B (zh) * | 2012-09-27 | 2015-10-28 | 无锡华润矽科微电子有限公司 | 具有高稳定性的能隙基准电流电路结构 |
| EP3146804A4 (en) * | 2014-05-22 | 2018-02-28 | Gerard Lighting Holdings Pty Ltd | A zero-crossing detection circuit for a dimmer circuit |
| CN104102265A (zh) * | 2014-06-30 | 2014-10-15 | 电子科技大学 | 一种具有高精度温度补偿的电流源电路 |
| CN106653738B (zh) * | 2016-12-30 | 2019-04-30 | 东南大学 | 共射结构晶体管的地墙去耦合连接结构 |
| CN107656569B (zh) * | 2017-10-10 | 2022-11-25 | 杭州百隆电子有限公司 | 一种带隙基准源 |
| CN107704006B (zh) * | 2017-10-10 | 2022-12-23 | 杭州百隆电子有限公司 | 一种电子器件的驱动电路 |
| TWI654509B (zh) * | 2018-01-03 | 2019-03-21 | 立積電子股份有限公司 | 參考電壓產生器 |
| CN209248374U (zh) * | 2018-12-05 | 2019-08-13 | 北京矽成半导体有限公司 | 不受温度电压影响的固定延迟电路 |
| CN111427406B (zh) * | 2019-01-10 | 2021-09-07 | 中芯国际集成电路制造(上海)有限公司 | 带隙基准电路 |
| TWI699963B (zh) | 2019-04-23 | 2020-07-21 | 立積電子股份有限公司 | 功率放大器及其溫度補償方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5897712A (ja) * | 1981-12-04 | 1983-06-10 | Matsushita Electric Ind Co Ltd | 集積化基準電源装置 |
| JPS6096006A (ja) * | 1983-10-31 | 1985-05-29 | Matsushita Electric Ind Co Ltd | 基準電圧回路 |
| JPS63234307A (ja) * | 1987-03-24 | 1988-09-29 | Toshiba Corp | バイアス回路 |
| JP3322685B2 (ja) * | 1992-03-02 | 2002-09-09 | 日本テキサス・インスツルメンツ株式会社 | 定電圧回路および定電流回路 |
| JP3318365B2 (ja) * | 1992-10-20 | 2002-08-26 | 富士通株式会社 | 定電圧回路 |
| JPH06236956A (ja) * | 1993-02-09 | 1994-08-23 | Hitachi Constr Mach Co Ltd | 半導体装置及びその製造方法 |
| JPH07201928A (ja) * | 1993-12-29 | 1995-08-04 | Nippon Steel Corp | フィルムキャリア及び半導体装置 |
| US5585712A (en) * | 1994-02-03 | 1996-12-17 | Harris Corporation | Current source with supply current minimizing |
| TW300348B (ja) * | 1995-03-17 | 1997-03-11 | Maxim Integrated Products | |
| US5637993A (en) * | 1995-10-16 | 1997-06-10 | Analog Devices, Inc. | Error compensated current mirror |
| DE69526585D1 (de) * | 1995-12-06 | 2002-06-06 | Ibm | Temperaturkompensierter Referenzstromgenerator mit Widerständen mit grossen Temperaturkoeffizienten |
| US5644269A (en) * | 1995-12-11 | 1997-07-01 | Taiwan Semiconductor Manufacturing Company | Cascode MOS current mirror with lateral bipolar junction transistor to enhance ouput signal swing |
| US5815012A (en) * | 1996-08-02 | 1998-09-29 | Atmel Corporation | Voltage to current converter for high frequency applications |
-
1997
- 1997-06-23 JP JP9166331A patent/JP3039454B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-23 CN CN98103177A patent/CN1085438C/zh not_active Expired - Fee Related
- 1998-06-23 US US09/102,835 patent/US5926062A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007079884A (ja) * | 2005-09-14 | 2007-03-29 | New Japan Radio Co Ltd | 定電圧回路 |
| JP4634898B2 (ja) * | 2005-09-14 | 2011-02-16 | 新日本無線株式会社 | 定電圧回路 |
| JP2007228399A (ja) * | 2006-02-24 | 2007-09-06 | Toshiba Corp | 電圧制御電流源および可変利得増幅器 |
| KR20150107627A (ko) * | 2014-03-14 | 2015-09-23 | 세이코 인스트루 가부시키가이샤 | 과열 보호 회로 및 전압 레귤레이터 |
| JP2015176327A (ja) * | 2014-03-14 | 2015-10-05 | セイコーインスツル株式会社 | 過熱保護回路及びボルテージレギュレータ |
| US11962274B2 (en) | 2020-08-28 | 2024-04-16 | Murata Manufacturing Co., Ltd. | Amplifier device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1206245A (zh) | 1999-01-27 |
| CN1085438C (zh) | 2002-05-22 |
| JP3039454B2 (ja) | 2000-05-08 |
| US5926062A (en) | 1999-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3039454B2 (ja) | 基準電圧発生回路 | |
| EP1769301B1 (en) | A proportional to absolute temperature voltage circuit | |
| US7170336B2 (en) | Low voltage bandgap reference (BGR) circuit | |
| JP4722502B2 (ja) | バンドギャップ回路 | |
| JP4616281B2 (ja) | 低オフセット・バンドギャップ電圧基準 | |
| JP2007157055A (ja) | 基準電圧発生回路 | |
| US7323857B2 (en) | Current source with adjustable temperature coefficient | |
| US6111396A (en) | Any value, temperature independent, voltage reference utilizing band gap voltage reference and cascode current mirror circuits | |
| JP5085238B2 (ja) | 基準電圧回路 | |
| US20040124825A1 (en) | Cmos voltage bandgap reference with improved headroom | |
| US8587368B2 (en) | Bandgap reference circuit with an output insensitive to offset voltage | |
| JP2018120328A (ja) | 電圧生成回路 | |
| JPH0123802B2 (ja) | ||
| JP2008271503A (ja) | 参照電流回路 | |
| US20040232976A1 (en) | Temperature-independent current source circuit | |
| JPH09244758A (ja) | 電圧および電流基準回路 | |
| US6771055B1 (en) | Bandgap using lateral PNPs | |
| JPH1124769A (ja) | 定電流回路 | |
| KR100724145B1 (ko) | 씨모스 레퍼런스 회로 | |
| JP7193364B2 (ja) | 基準電圧源回路 | |
| JP2004227584A (ja) | 温度補償されたバンドギャップ電圧基準回路 | |
| JP3591253B2 (ja) | 温度補償回路及びこれを用いた基準電圧発生回路 | |
| JP3391293B2 (ja) | ｎ乗回路 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH02188811A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |