JP3391293B2 - ｎ乗回路 - Google Patents
ｎ乗回路Info
- Publication number
- JP3391293B2 JP3391293B2 JP10101299A JP10101299A JP3391293B2 JP 3391293 B2 JP3391293 B2 JP 3391293B2 JP 10101299 A JP10101299 A JP 10101299A JP 10101299 A JP10101299 A JP 10101299A JP 3391293 B2 JP3391293 B2 JP 3391293B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- transistor
- circuit
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はｎ乗回路に関し、特
に累乗数のｎの値を任意に、かつ広い範囲の値に設定す
ることが可能なｎ乗回路に関するものである。
に累乗数のｎの値を任意に、かつ広い範囲の値に設定す
ることが可能なｎ乗回路に関するものである。
【０００２】
【従来の技術】従来から、ダイオードやトランジスタを
用いて回路を構成し、ダイオードやトランジスタにおけ
る電流特性を利用してｎ乗演算を実現するｎ乗回路が提
案されている。図６はその一例の回路図である。図６を
参照すると、電流源４０５は、ダイオード接続されたｎ
ヶのトランジスタ１９，２０，・・・２１，２２に接続
されており、入力電流Ｉinは、電流源４０５より、同ト
ランジスタ１９〜２２のコレクタ電流として与えられ
る。このとき、Ｄ点の電圧ＶD は、（１１）式のとおり
である。 ＶD ＝ｎ×（ｋＴ／ｑ）×ｌｎ（Ｉin／Ｉs) …（１１） ただし、Ｉs は、ベース・エミッタ接合飽和電流であ
る。
用いて回路を構成し、ダイオードやトランジスタにおけ
る電流特性を利用してｎ乗演算を実現するｎ乗回路が提
案されている。図６はその一例の回路図である。図６を
参照すると、電流源４０５は、ダイオード接続されたｎ
ヶのトランジスタ１９，２０，・・・２１，２２に接続
されており、入力電流Ｉinは、電流源４０５より、同ト
ランジスタ１９〜２２のコレクタ電流として与えられ
る。このとき、Ｄ点の電圧ＶD は、（１１）式のとおり
である。 ＶD ＝ｎ×（ｋＴ／ｑ）×ｌｎ（Ｉin／Ｉs) …（１１） ただし、Ｉs は、ベース・エミッタ接合飽和電流であ
る。
【０００３】また、Ｄ点は、トランジスタ２３のベース
にも接続されており、同トランジスタ２３のエミッタ
は、ダイオード接続された（ｎ−１）ヶのトランジスタ
２４，・・・２５を介し、電流値がＩc である電流源４
０７と、トランジスタ２６のベースに接続される。同ト
ランジスタ２６のコレクタは、出力端６０１に接続さ
れ、同出力端に得られる電流値が、出力電流Ｉout であ
る。ここでＤ点の電圧値ＶD を、Ｉc 、Ｉout を用いて
表すと（１２）式となる。 ＶD ＝（ｋＴ／ｑ）×｛（ｎ−１）×ｌｎ（Ｉc ／Ｉs)＋ｌｎ（Ｉout ／Ｉs)｝ …（１２） （１１）式及び（１２）式より、入力電流ＩinとＩout
の関係は（１３）式のようになる。すなわち、（１１）
＝（１２）から、ｌｎを指数に変換すると、 Ｉout ＝（Ｉin）n ／｛Ｉc (n-1) ｝ …（１３） 以上のように、入力電流Ｉinのｎ乗に比例する出力が、
出力電流Ｉout として得られる。
にも接続されており、同トランジスタ２３のエミッタ
は、ダイオード接続された（ｎ−１）ヶのトランジスタ
２４，・・・２５を介し、電流値がＩc である電流源４
０７と、トランジスタ２６のベースに接続される。同ト
ランジスタ２６のコレクタは、出力端６０１に接続さ
れ、同出力端に得られる電流値が、出力電流Ｉout であ
る。ここでＤ点の電圧値ＶD を、Ｉc 、Ｉout を用いて
表すと（１２）式となる。 ＶD ＝（ｋＴ／ｑ）×｛（ｎ−１）×ｌｎ（Ｉc ／Ｉs)＋ｌｎ（Ｉout ／Ｉs)｝ …（１２） （１１）式及び（１２）式より、入力電流ＩinとＩout
の関係は（１３）式のようになる。すなわち、（１１）
＝（１２）から、ｌｎを指数に変換すると、 Ｉout ＝（Ｉin）n ／｛Ｉc (n-1) ｝ …（１３） 以上のように、入力電流Ｉinのｎ乗に比例する出力が、
出力電流Ｉout として得られる。
【０００４】
【発明が解決しようとする課題】しかし、この構成で
は、以下のような問題点がある。まず、ｎの値が、電源
電圧の大きさにより制限されるという問題点がある。例
えば、電源電圧＝３．３Ｖで使用する場合、トランジス
タまたはダイオードはせいぜい４段程度しか積めないの
で、ｎの値は、最大でｎ＝４までしか設定できない。こ
れ以上大きいｎの設定は不可能である。また、この構成
は、ｎを整数でしか設定できないという問題点もある。
は、以下のような問題点がある。まず、ｎの値が、電源
電圧の大きさにより制限されるという問題点がある。例
えば、電源電圧＝３．３Ｖで使用する場合、トランジス
タまたはダイオードはせいぜい４段程度しか積めないの
で、ｎの値は、最大でｎ＝４までしか設定できない。こ
れ以上大きいｎの設定は不可能である。また、この構成
は、ｎを整数でしか設定できないという問題点もある。
【０００５】本発明は、以上の問題点を解決し、累乗数
としてのｎの値を整数以外の任意の値に設定でき、しか
もｎの値の範囲を電源電圧に対しても広い範囲に設定す
ることが可能なｎ乗回路を提供することにある。
としてのｎの値を整数以外の任意の値に設定でき、しか
もｎの値の範囲を電源電圧に対しても広い範囲に設定す
ることが可能なｎ乗回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明のｎ乗回路は、入
力電流と定電流がそれぞれのコレクタ電流として通流さ
れるトランジスタ対からなる第１の差動回路と、前記第
１の差動回路の各トランジスタのベース電圧の電圧差を
抵抗比倍する抵抗回路と、前記抵抗比倍された電圧がそ
れぞれベース電圧として入力され、出力電流と定電流が
それぞれのコレクタ電流として通流されるトランジスタ
対からなる第２の差動回路とを備え、前記抵抗回路の抵
抗比によって設定される値ｎで前記入力電流をｎ乗して
前記出力電流を得ることを特徴とする。すなわち、本発
明のｎ乗回路の好ましい構成として、前記第１の差動回
路は、コレクタ電流を第１の定電流とする第１のトラン
ジスタと、コレクタ電流を入力電流とする第２のトラン
ジスタを備え、前記第１第２のトランジスタのエミッタ
を共通接続して前記第１の定電流と入力電流を加えた電
流源に接続した構成とされ、前記抵抗回路は前記第１の
トランジスタと第２のトランジスタのベース電圧の電圧
差を抵抗比倍する回路構成とされ、前記第２の差動回路
は、コレクタ電流を出力電流とする第３のトランジスタ
と、コレクタ電流を第２の定電流とする第４のトランジ
スタを備え、前記第３及び第４のトランジスタの各ベー
ス間に前記抵抗比倍された電圧が入力される構成とされ
る。
力電流と定電流がそれぞれのコレクタ電流として通流さ
れるトランジスタ対からなる第１の差動回路と、前記第
１の差動回路の各トランジスタのベース電圧の電圧差を
抵抗比倍する抵抗回路と、前記抵抗比倍された電圧がそ
れぞれベース電圧として入力され、出力電流と定電流が
それぞれのコレクタ電流として通流されるトランジスタ
対からなる第２の差動回路とを備え、前記抵抗回路の抵
抗比によって設定される値ｎで前記入力電流をｎ乗して
前記出力電流を得ることを特徴とする。すなわち、本発
明のｎ乗回路の好ましい構成として、前記第１の差動回
路は、コレクタ電流を第１の定電流とする第１のトラン
ジスタと、コレクタ電流を入力電流とする第２のトラン
ジスタを備え、前記第１第２のトランジスタのエミッタ
を共通接続して前記第１の定電流と入力電流を加えた電
流源に接続した構成とされ、前記抵抗回路は前記第１の
トランジスタと第２のトランジスタのベース電圧の電圧
差を抵抗比倍する回路構成とされ、前記第２の差動回路
は、コレクタ電流を出力電流とする第３のトランジスタ
と、コレクタ電流を第２の定電流とする第４のトランジ
スタを備え、前記第３及び第４のトランジスタの各ベー
ス間に前記抵抗比倍された電圧が入力される構成とされ
る。
【０００７】本発明において、第１の差動回路の入力電
流をＩinとし、定電流をＩａとし、抵抗比倍する抵抗回
路をＲ１，Ｒ２とし、さらに第２の差動増幅回路の定電
流をＩｂとし、出力電流をＩout とした場合、出力に表
れる出力電流Ｉout は、以下の式となる。 Ｉout ＝（Ｉin）n ×（Ｉｂ／Ｉａn ） ただし、ｎ＝（Ｒ１＋Ｒ２）／Ｒ1 このように、本発明では、２組の差動回路と、抵抗比を
組み合わせることにより、従来のような、ダイオードを
複数段接続したタイプのものを使用せず、ｎ乗出力を得
ることができる。また、本発明によるｎ乗回路は、従来
のダイオードを複数段接続したタイプではないゆえ、電
源電圧の大きさによる制限をほとんど受けず、またｎの
値を抵抗比によって任意の値に設定できる。
流をＩinとし、定電流をＩａとし、抵抗比倍する抵抗回
路をＲ１，Ｒ２とし、さらに第２の差動増幅回路の定電
流をＩｂとし、出力電流をＩout とした場合、出力に表
れる出力電流Ｉout は、以下の式となる。 Ｉout ＝（Ｉin）n ×（Ｉｂ／Ｉａn ） ただし、ｎ＝（Ｒ１＋Ｒ２）／Ｒ1 このように、本発明では、２組の差動回路と、抵抗比を
組み合わせることにより、従来のような、ダイオードを
複数段接続したタイプのものを使用せず、ｎ乗出力を得
ることができる。また、本発明によるｎ乗回路は、従来
のダイオードを複数段接続したタイプではないゆえ、電
源電圧の大きさによる制限をほとんど受けず、またｎの
値を抵抗比によって任意の値に設定できる。
【０００８】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。なお、この実施形態では、そのＮＰ
Ｎトランジスタを全てＰＮＰトランジスタに置き換え、
同時に、ＰＮＰトランジスタを全てＮＰＮトランジスタ
に置き換えた構成でも良いことは以降の説明から明らか
になる。図１を参照すると、ＮＰＮトランジスタ１，２
はエミッタで共通接続されており、その共通接続点に
は、電流源４０２が接続される。また、ＮＰＮトランジ
スタ１のコレクタは電圧源３０３のＶｃｃに接続され、
ＮＰＮトランジスタ２のコレクタには電流源４０１が接
続されている。前記電流源４０１，４０２は、ＮＰＮト
ランジスタ１，２それぞれのコレクタ電流値を決定する
もので、電流源４０１の電流値は入力電流Ｉin、電流源
４０２の電流値は入力電流Ｉinに定電流Ｉａを加えた値
（Ｉin＋Ｉａ）とする。また、前記ＮＰＮトランジスタ
２のコレクタには、ＮＰＮトランジスタ５と電流源４０
４から構成されるエミッタフォロワ回路の入力が接続さ
れ、その出力であるＡ点は、抵抗Ｒ２を介し前記ＮＰＮ
トランジスタ２のベースに接続されている。なお、電圧
源３０１は、所定の電圧ＶR1を出力するものであり、そ
の一端Ｂは、抵抗１０１を介し前記ＮＰＮトランジスタ
１のベースに、また、抵抗１０２を介し前記ＮＰＮトラ
ンジスタ２のベースに接続されている。なお、抵抗１０
１は、ベース電流によるＮＰＮトランジスタ１，２間の
ベース電圧誤差を抑えるために加えてある。
参照して説明する。なお、この実施形態では、そのＮＰ
Ｎトランジスタを全てＰＮＰトランジスタに置き換え、
同時に、ＰＮＰトランジスタを全てＮＰＮトランジスタ
に置き換えた構成でも良いことは以降の説明から明らか
になる。図１を参照すると、ＮＰＮトランジスタ１，２
はエミッタで共通接続されており、その共通接続点に
は、電流源４０２が接続される。また、ＮＰＮトランジ
スタ１のコレクタは電圧源３０３のＶｃｃに接続され、
ＮＰＮトランジスタ２のコレクタには電流源４０１が接
続されている。前記電流源４０１，４０２は、ＮＰＮト
ランジスタ１，２それぞれのコレクタ電流値を決定する
もので、電流源４０１の電流値は入力電流Ｉin、電流源
４０２の電流値は入力電流Ｉinに定電流Ｉａを加えた値
（Ｉin＋Ｉａ）とする。また、前記ＮＰＮトランジスタ
２のコレクタには、ＮＰＮトランジスタ５と電流源４０
４から構成されるエミッタフォロワ回路の入力が接続さ
れ、その出力であるＡ点は、抵抗Ｒ２を介し前記ＮＰＮ
トランジスタ２のベースに接続されている。なお、電圧
源３０１は、所定の電圧ＶR1を出力するものであり、そ
の一端Ｂは、抵抗１０１を介し前記ＮＰＮトランジスタ
１のベースに、また、抵抗１０２を介し前記ＮＰＮトラ
ンジスタ２のベースに接続されている。なお、抵抗１０
１は、ベース電流によるＮＰＮトランジスタ１，２間の
ベース電圧誤差を抑えるために加えてある。
【０００９】ＮＰＮトランジスタ１，２のベース間電圧
は、抵抗１０２と１０３により決定される大きさで増幅
され、Ａ点とＢ点間の差電圧ＶABとして、ＮＰＮトラン
ジスタ３，４のベース間に与えられる。ＮＰＮトランジ
スタ４のコレクタには、定電流Ｉｂを与える電流源４０
３が接続されている。その接続点Ｃには、増幅器５０１
の反転入力端が接続されており、同増幅器５０１の出力
端はＮＰＮトランジスタ３，４のエミッタ共通接続点に
接続され、負帰還ループを構成している。さらに、前記
増幅器５０１には、所定の電圧ＶR2を出力する電圧源３
０２が接続され、負帰還ループによりＣ点の電圧はＶR2
に保たれる。ＮＰＮトランジスタ３のコレクタは出力端
６０１に接続される。同出力端６０１には、ＮＰＮトラ
ンジスタ３，４のベース間差電圧ＶABと、電流源４０３
の電流値Ｉｂで決定される電流が発生する。この電流値
が、本発明ｎ乗回路の出力電流Ｉout である。
は、抵抗１０２と１０３により決定される大きさで増幅
され、Ａ点とＢ点間の差電圧ＶABとして、ＮＰＮトラン
ジスタ３，４のベース間に与えられる。ＮＰＮトランジ
スタ４のコレクタには、定電流Ｉｂを与える電流源４０
３が接続されている。その接続点Ｃには、増幅器５０１
の反転入力端が接続されており、同増幅器５０１の出力
端はＮＰＮトランジスタ３，４のエミッタ共通接続点に
接続され、負帰還ループを構成している。さらに、前記
増幅器５０１には、所定の電圧ＶR2を出力する電圧源３
０２が接続され、負帰還ループによりＣ点の電圧はＶR2
に保たれる。ＮＰＮトランジスタ３のコレクタは出力端
６０１に接続される。同出力端６０１には、ＮＰＮトラ
ンジスタ３，４のベース間差電圧ＶABと、電流源４０３
の電流値Ｉｂで決定される電流が発生する。この電流値
が、本発明ｎ乗回路の出力電流Ｉout である。
【００１０】図２は、図１の回路において、Ｉinを与え
る前記電流源４０１とＩin＋Ｉａを与える前記電流源４
０２を具体化した一例である。電流源４０５の入力電流
Ｉinは、ＮＰＮトランジスタ６，７、抵抗１０４，１０
５から成るカレントミラー回路、及びＰＮＰトランジス
タ８，９、抵抗１０６，１０７から成るもう１つののカ
レントミラー回路により、ＰＮＰトランジスタ９のコレ
クタ電流として与えられる。ここで、ＰＮＰトランジス
タ９、及び抵抗１０７で構成される電流源部分が、図１
の電流源４０１にあたる。なお、抵抗１０４と１０５、
１０６と１０７の抵抗値は、それぞれ等しく設定され
る。また、前記入力電流Ｉinは、ＮＰＮトランジスタ
６，１０、抵抗１０４，１０８から成るカレントミラー
回路により、ＮＰＮトランジスタ１０のコレクタ電流と
して与えられる。ＮＰＮトランジスタ１０のコレクタ
は、定電流値Ｉａをもつ電流源４０６と、ＮＰＮトラン
ジスタ１，２のエミッタ共通接続点で、共通に接続され
る。ＮＰＮトランジスタ１０、抵抗１０８で構成される
電流源に、電流源４０６を合わせた部分が、図１の電流
源４０２にあたる。なお、抵抗１０４と１０８の抵抗値
は等しく設定されている。
る前記電流源４０１とＩin＋Ｉａを与える前記電流源４
０２を具体化した一例である。電流源４０５の入力電流
Ｉinは、ＮＰＮトランジスタ６，７、抵抗１０４，１０
５から成るカレントミラー回路、及びＰＮＰトランジス
タ８，９、抵抗１０６，１０７から成るもう１つののカ
レントミラー回路により、ＰＮＰトランジスタ９のコレ
クタ電流として与えられる。ここで、ＰＮＰトランジス
タ９、及び抵抗１０７で構成される電流源部分が、図１
の電流源４０１にあたる。なお、抵抗１０４と１０５、
１０６と１０７の抵抗値は、それぞれ等しく設定され
る。また、前記入力電流Ｉinは、ＮＰＮトランジスタ
６，１０、抵抗１０４，１０８から成るカレントミラー
回路により、ＮＰＮトランジスタ１０のコレクタ電流と
して与えられる。ＮＰＮトランジスタ１０のコレクタ
は、定電流値Ｉａをもつ電流源４０６と、ＮＰＮトラン
ジスタ１，２のエミッタ共通接続点で、共通に接続され
る。ＮＰＮトランジスタ１０、抵抗１０８で構成される
電流源に、電流源４０６を合わせた部分が、図１の電流
源４０２にあたる。なお、抵抗１０４と１０８の抵抗値
は等しく設定されている。
【００１１】図３は、図１の回路の増幅器５０１の一例
を示す回路図である。非反転入力端６０２をベースとす
るＮＰＮトランジスタ１３、反転入力端６０３をベース
とするＮＰＮトランジスタ１４がエミッタで共通接続さ
れており、その接続点には電流源４０７が接続されてい
る。ＰＮＰトランジスタ１１，１２、及び抵抗１０９，
１１０は、カレントミラー回路を構成しており、その入
力はＮＰＮトランジスタ１３のコレクタに、出力はＮＰ
Ｎトランジスタ１４のコレクタに接続されている。な
お、抵抗１０９，１１０の抵抗値は等しい。前記ＮＰＮ
トランジスタ１４のコレクタには、ＮＰＮトランジスタ
１５、電流源４０８から成るエミッタフォロワ回路の入
力が接続され、同エミッタフォロワ回路の出力には、Ｎ
ＰＮトランジスタ１６、電流源４０９からなり、その出
力を本増幅器の出力とするもう１つのエミッタフォロワ
回路の入力が接続されている。
を示す回路図である。非反転入力端６０２をベースとす
るＮＰＮトランジスタ１３、反転入力端６０３をベース
とするＮＰＮトランジスタ１４がエミッタで共通接続さ
れており、その接続点には電流源４０７が接続されてい
る。ＰＮＰトランジスタ１１，１２、及び抵抗１０９，
１１０は、カレントミラー回路を構成しており、その入
力はＮＰＮトランジスタ１３のコレクタに、出力はＮＰ
Ｎトランジスタ１４のコレクタに接続されている。な
お、抵抗１０９，１１０の抵抗値は等しい。前記ＮＰＮ
トランジスタ１４のコレクタには、ＮＰＮトランジスタ
１５、電流源４０８から成るエミッタフォロワ回路の入
力が接続され、同エミッタフォロワ回路の出力には、Ｎ
ＰＮトランジスタ１６、電流源４０９からなり、その出
力を本増幅器の出力とするもう１つのエミッタフォロワ
回路の入力が接続されている。
【００１２】次に、図１の回路の動作について説明す
る。電流源４０１の電流は、入力電流Ｉinであり、電流
源４０２の電流値は、入力電流Ｉinに定電流Ｉａを加え
たものである。このとき、トランジスタ１，２の各コレ
クタ電流はそれぞれＩａ，Ｉinとなる。したがって、ト
ランジスタ１，２のベース間電圧ΔＶBE（トランジスタ
２のベース側を＋にとる）は、トランジスタにおけるベ
ース・エミッタ間電圧の一般式から（１）式となる。 ΔＶBE＝（ｑ／ｋＴ）×ｌｎ（Ｉin／Ｉａ） …（１） ただし、ｑは１電子の電荷量、ｋはボルツマン定数、Ｔ
は絶対温度である。
る。電流源４０１の電流は、入力電流Ｉinであり、電流
源４０２の電流値は、入力電流Ｉinに定電流Ｉａを加え
たものである。このとき、トランジスタ１，２の各コレ
クタ電流はそれぞれＩａ，Ｉinとなる。したがって、ト
ランジスタ１，２のベース間電圧ΔＶBE（トランジスタ
２のベース側を＋にとる）は、トランジスタにおけるベ
ース・エミッタ間電圧の一般式から（１）式となる。 ΔＶBE＝（ｑ／ｋＴ）×ｌｎ（Ｉin／Ｉａ） …（１） ただし、ｑは１電子の電荷量、ｋはボルツマン定数、Ｔ
は絶対温度である。
【００１３】次に、この電圧ΔＶBEは、抵抗１０２（抵
抗値＝Ｒ１），１０３（抵抗値＝Ｒ２）により抵抗比倍
され、Ａ，Ｂ間の差電圧ＶAB（Ａ側を＋とする）として
出力される。ＶABは、抵抗１０２，１０３の分圧式から
（２）式のとおりである。 ＶAB＝｛（Ｒ１＋Ｒ２）／Ｒ１｝×ΔＶBE ＝｛（Ｒ１＋Ｒ２）／Ｒ１｝×（ｑ／ｋＴ）×ｌｎ（Ｉin／Ｉａ） …（２ ） なお、抵抗１０１は、ベース電流によるオフセットを抑
えるため加えてあり、抵抗１０２，１０３を並列接続し
た値（Ｒ１・Ｒ２／（Ｒ１＋Ｒ２））である。
抗値＝Ｒ１），１０３（抵抗値＝Ｒ２）により抵抗比倍
され、Ａ，Ｂ間の差電圧ＶAB（Ａ側を＋とする）として
出力される。ＶABは、抵抗１０２，１０３の分圧式から
（２）式のとおりである。 ＶAB＝｛（Ｒ１＋Ｒ２）／Ｒ１｝×ΔＶBE ＝｛（Ｒ１＋Ｒ２）／Ｒ１｝×（ｑ／ｋＴ）×ｌｎ（Ｉin／Ｉａ） …（２ ） なお、抵抗１０１は、ベース電流によるオフセットを抑
えるため加えてあり、抵抗１０２，１０３を並列接続し
た値（Ｒ１・Ｒ２／（Ｒ１＋Ｒ２））である。
【００１４】次に、ＶABは、トランジスタ３，４のベー
ス間に入力され、その電圧に応じた電流比が、トランジ
スタ３，４のコレクタ電流間に生じる。これはそのま
ま、出力電流Ｉout と、電流源４０３の電流値Ｉｂの比
となり、それらの関係は（３）式のとおりとなる。 ＶAB＝（ｑ／ｋＴ）×ｌｎ（Ｉout ／Ｉｂ） …（３） なお、トランジスタ３，４から成る差動回路、及び増幅
器５０１で、負帰還ループを構成しており、Ｃ点の電圧
値は、電圧源３０２の電圧ＶR2に保たれる。
ス間に入力され、その電圧に応じた電流比が、トランジ
スタ３，４のコレクタ電流間に生じる。これはそのま
ま、出力電流Ｉout と、電流源４０３の電流値Ｉｂの比
となり、それらの関係は（３）式のとおりとなる。 ＶAB＝（ｑ／ｋＴ）×ｌｎ（Ｉout ／Ｉｂ） …（３） なお、トランジスタ３，４から成る差動回路、及び増幅
器５０１で、負帰還ループを構成しており、Ｃ点の電圧
値は、電圧源３０２の電圧ＶR2に保たれる。
【００１５】したがって、（２）式及び（３）式より
（４）式が得られる。すなわち、（２）＝（３）から、 ｛（Ｒ１＋Ｒ２）／Ｒ１｝×（ｑ／ｋＴ）×ｌｎ（Ｉin
／Ｉａ）＝（ｑ／ｋＴ）×ｌｎ（Ｉout ／Ｉｂ） これから、 ｛（Ｒ１＋Ｒ２）／Ｒ１｝×ｌｎ（Ｉin／Ｉａ）＝ｌｎ
（Ｉout ／Ｉｂ） ｛（Ｒ１＋Ｒ２）／Ｒ１｝をｎと置き、指数化して変形
すると、 Ｉout ＝（Ｉin）n ×（Ｉｂ／Ｉａn ） …（４）
（４）式が得られる。すなわち、（２）＝（３）から、 ｛（Ｒ１＋Ｒ２）／Ｒ１｝×（ｑ／ｋＴ）×ｌｎ（Ｉin
／Ｉａ）＝（ｑ／ｋＴ）×ｌｎ（Ｉout ／Ｉｂ） これから、 ｛（Ｒ１＋Ｒ２）／Ｒ１｝×ｌｎ（Ｉin／Ｉａ）＝ｌｎ
（Ｉout ／Ｉｂ） ｛（Ｒ１＋Ｒ２）／Ｒ１｝をｎと置き、指数化して変形
すると、 Ｉout ＝（Ｉin）n ×（Ｉｂ／Ｉａn ） …（４）
【００１６】以上のように、入力電流Ｉinのｎ乗に比例
する出力が、出力電流Ｉout として得られる。ここで、
Ｉａ＝Ｉｂ＝Ｉｃとすれば、（４）式は、（４’）式と
なる。 Ｉout ＝（Ｉin）n ×｛Ｉc (1-n) ｝ ＝（Ｉin）n ／｛Ｉc (n-1) ｝ …（４’） この（４’）式は、図６で説明した従来のｎ乗回路にお
ける式（１３）と同じである。
する出力が、出力電流Ｉout として得られる。ここで、
Ｉａ＝Ｉｂ＝Ｉｃとすれば、（４）式は、（４’）式と
なる。 Ｉout ＝（Ｉin）n ×｛Ｉc (1-n) ｝ ＝（Ｉin）n ／｛Ｉc (n-1) ｝ …（４’） この（４’）式は、図６で説明した従来のｎ乗回路にお
ける式（１３）と同じである。
【００１７】以上のように、２組の差動回路、及び抵抗
比を組み合わせた構成をとっているので、電源電圧の大
きさは、トランジスタ３つの直列接続分の電圧さえ確保
されれば、ｎ乗回路として動作可能である。したがっ
て、低電圧化に対しても、３．３Ｖまでは十分対応でき
る。また、ｎの値を抵抗比（Ｒ１＋Ｒ２）／Ｒ１）で与
えているため、必要な電源電圧さえ確保されていれば、
高次のｎも前記抵抗比を大きくすることで実現できる。
したがって、ｎ＞１の範囲で連続的に設定可能であり、
従来例のように、ｎが整数に限定されることもない。
比を組み合わせた構成をとっているので、電源電圧の大
きさは、トランジスタ３つの直列接続分の電圧さえ確保
されれば、ｎ乗回路として動作可能である。したがっ
て、低電圧化に対しても、３．３Ｖまでは十分対応でき
る。また、ｎの値を抵抗比（Ｒ１＋Ｒ２）／Ｒ１）で与
えているため、必要な電源電圧さえ確保されていれば、
高次のｎも前記抵抗比を大きくすることで実現できる。
したがって、ｎ＞１の範囲で連続的に設定可能であり、
従来例のように、ｎが整数に限定されることもない。
【００１８】ここで、図４に示すように、前記実施形態
の電流源４０１の電流値をＩinからＩａに変更しても良
い。その場合、Ａ点の接続先を、トランジスタ３のベー
スから４のベースに、Ｂ点の接続先をトランジスタ４の
ベースから３のベースに変更すれば、図１の実施形態と
同様なｎ乗回路を得ることができる。
の電流源４０１の電流値をＩinからＩａに変更しても良
い。その場合、Ａ点の接続先を、トランジスタ３のベー
スから４のベースに、Ｂ点の接続先をトランジスタ４の
ベースから３のベースに変更すれば、図１の実施形態と
同様なｎ乗回路を得ることができる。
【００１９】図５は本発明の第２の実施形態の回路図で
ある。なお、図１の回路と等価な部分には同一符号を付
してある。図５を参照すると、トランジスタ３，４のエ
ミッタ間に、新たにトランジスタ１７，１８が挿入され
ている。トランジスタ１７のコレクタとベースは、トラ
ンジスタ３のエミッタに共通に接続され、トランジスタ
１８のコレクタとベースは、トランジスタ４のエミッタ
に共通に接続されている。また、トランジスタ１７，１
８のエミッタは共通に、増幅器５０１の出力端に接続さ
れている。このように、トランジスタ３，４に同じ規格
のトランジスタ１７，１８が直列接続されるため、トラ
ンジスタ３，４に作用するＡ点、Ｂ点の実質的な電圧は
１／２となり、したがって、入力電流Ｉinと出力電流Ｉ
out の関係は、（５）式のとおりになる。 Ｉout ＝（Ｉin）n'×（Ｉｂ／Ｉａn') …（５） ただし、ｎ' ＝ｎ／２＝〔（Ｒ１＋Ｒ２）／Ｒ１〕／２
ある。なお、図１の回路と等価な部分には同一符号を付
してある。図５を参照すると、トランジスタ３，４のエ
ミッタ間に、新たにトランジスタ１７，１８が挿入され
ている。トランジスタ１７のコレクタとベースは、トラ
ンジスタ３のエミッタに共通に接続され、トランジスタ
１８のコレクタとベースは、トランジスタ４のエミッタ
に共通に接続されている。また、トランジスタ１７，１
８のエミッタは共通に、増幅器５０１の出力端に接続さ
れている。このように、トランジスタ３，４に同じ規格
のトランジスタ１７，１８が直列接続されるため、トラ
ンジスタ３，４に作用するＡ点、Ｂ点の実質的な電圧は
１／２となり、したがって、入力電流Ｉinと出力電流Ｉ
out の関係は、（５）式のとおりになる。 Ｉout ＝（Ｉin）n'×（Ｉｂ／Ｉａn') …（５） ただし、ｎ' ＝ｎ／２＝〔（Ｒ１＋Ｒ２）／Ｒ１〕／２
【００２０】この実施形態では、Ｒ１，Ｒ２の値の選び
方により、ｎ' ＞１の範囲に加え、１≧ｎ' ＞０．５の
範囲においても、連続的にｎ' の値を設定できることに
なる。ただし、トランジスタ１７，１８を追加した分、
図１の実施形態に比べ、電源電圧の制限を受けやすくな
る。また、この実施形態の場合には、図は省略するが、
より小さいｎ' を設定可能にする手段として、トランジ
スタ３，４のエミッタ間にさらにトランジスタを加えた
回路構成も、もちろん可能である。ただし、当然のこと
であるが、電源電圧の制限をさらに受けやすくなる。以
上のように、この実施形態は、電源電圧の制限を受けや
すくなるものの、より小さなｎ' の設定が可能になる。
方により、ｎ' ＞１の範囲に加え、１≧ｎ' ＞０．５の
範囲においても、連続的にｎ' の値を設定できることに
なる。ただし、トランジスタ１７，１８を追加した分、
図１の実施形態に比べ、電源電圧の制限を受けやすくな
る。また、この実施形態の場合には、図は省略するが、
より小さいｎ' を設定可能にする手段として、トランジ
スタ３，４のエミッタ間にさらにトランジスタを加えた
回路構成も、もちろん可能である。ただし、当然のこと
であるが、電源電圧の制限をさらに受けやすくなる。以
上のように、この実施形態は、電源電圧の制限を受けや
すくなるものの、より小さなｎ' の設定が可能になる。
【００２１】なお、前記各実施形態では、ｎ乗回路を構
成するトランジスタとしてＮＰＮトランジスタを用いた
回路を示しているが、ＮＰＮトランジスタを全てＰＮＰ
トランジスタに置き換え、あるいは、ＰＮＰトランジス
タを全てＮＰＮトランジスタに置き換えた構成でも良い
ことは言うまでもない。
成するトランジスタとしてＮＰＮトランジスタを用いた
回路を示しているが、ＮＰＮトランジスタを全てＰＮＰ
トランジスタに置き換え、あるいは、ＰＮＰトランジス
タを全てＮＰＮトランジスタに置き換えた構成でも良い
ことは言うまでもない。
【００２２】
【発明の効果】以上説明したように本発明は、第１及び
第２の２組の差動回路、及び抵抗比を組み合わせた構成
をとっているので、電源電圧の大きさは、差動回路及び
電流源を構成するトランジスタの個数の直列接続分の電
圧さえ確保されればｎ乗回路として動作可能である。し
たがって、低電圧化に対しても、３．３Ｖまでは十分対
応できるし、必要な電源電圧さえ確保されていれば、高
次のｎも抵抗回路で設定される抵抗比を大きくすること
で実現できる。このように、回路の低電圧化や、ｎの高
次化の要求に対して有利である。これにより、本発明で
は、電源電圧の大きさによる制限をほとんど受けずに、
ｎの値の設定でき、しかもｎの値が整数に限定されるこ
とがなく、ｎの設定自由度が広いｎ乗回路が構成でき
る。
第２の２組の差動回路、及び抵抗比を組み合わせた構成
をとっているので、電源電圧の大きさは、差動回路及び
電流源を構成するトランジスタの個数の直列接続分の電
圧さえ確保されればｎ乗回路として動作可能である。し
たがって、低電圧化に対しても、３．３Ｖまでは十分対
応できるし、必要な電源電圧さえ確保されていれば、高
次のｎも抵抗回路で設定される抵抗比を大きくすること
で実現できる。このように、回路の低電圧化や、ｎの高
次化の要求に対して有利である。これにより、本発明で
は、電源電圧の大きさによる制限をほとんど受けずに、
ｎの値の設定でき、しかもｎの値が整数に限定されるこ
とがなく、ｎの設定自由度が広いｎ乗回路が構成でき
る。
【図１】本発明の第１の実施形態の回路図である。
【図２】図１の回路の入力電流Ｉinを与える電流源を具
体化した一例を示す回路図である。
体化した一例を示す回路図である。
【図３】図１の回路の増幅器の一例を示す回路図であ
る。
る。
【図４】本発明の第１の実施形態の変形例の回路図であ
る。
る。
【図５】本発明の第の２実施形態の回路図である。
【図６】従来のｎ乗回路の一例の回路図である。
１ 第１のトランジスタ
２ 第２のトランジスタ
３ 第３のトランジスタ
４ 第４のトランジスタ
５ トランジスタ
１０１〜１１０ 抵抗
３０１〜３０３ 電圧源
４０１〜４０７ 電流源
５０１ 増幅器
６０１ 出力端子
Ｉin 入力電流
Ｉout 出力電流
Ｉａ，Ｉｂ 定電流
Claims (5)
- 【請求項１】 入力電流と定電流がそれぞれのコレクタ
電流として通流されるトランジスタ対からなる第１の差
動回路と、前記第１の差動回路の各トランジスタのベー
ス電圧の電圧差を抵抗比倍する抵抗回路と、前記抵抗比
倍された電圧がそれぞれベース電圧として入力され、出
力電流と定電流がそれぞれのコレクタ電流として通流さ
れるトランジスタ対からなる第２の差動回路とを備え、
前記抵抗回路の抵抗比によって設定される値ｎで前記入
力電流をｎ乗して前記出力電流を得ることを特徴とする
ｎ乗回路。 - 【請求項２】 前記第１の差動回路は、コレクタ電流を
第１の定電流とする第１のトランジスタと、コレクタ電
流を入力電流とする第２のトランジスタを備え、前記第
１第２のトランジスタのエミッタを共通接続して前記第
１の定電流と入力電流を加えた電流源に接続した構成と
され、前記抵抗回路は前記第１のトランジスタと第２の
トランジスタのベース電圧の電圧差を抵抗比倍する回路
構成とされ、前記第２の差動回路は、コレクタ電流を出
力電流とする第３のトランジスタと、コレクタ電流を第
２の定電流とする第４のトランジスタを備え、前記第３
及び第４のトランジスタの各ベース間に前記抵抗比倍さ
れた電圧が入力される構成とされる請求項１記載のｎ乗
回路。 - 【請求項３】 前記第４のトランジスタのコレクタ電位
を所定の電位に保持するための負帰還回路を構成する、
前記所定の電位の電圧源と、前記所定の電位と前記第４
のトランジスタのコレクタ電位を比較して前記第３及び
第４のトランジスタの共通接続されたエミッタ電位を制
御する増幅器とを備える請求項２記載のｎ乗回路。 - 【請求項４】 前記第１ないし第４のトランジスタは、
それぞれ同一導電型のトランジスタで構成される請求項
２または３記載のｎ乗回路。 - 【請求項５】 前記第３及び第４のトランジスタのエミ
ッタには、それぞれダイオード接続された第５及び第６
のトランジスタが接続されている請求項２ないし４のい
ずれか記載のｎ乗回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10101299A JP3391293B2 (ja) | 1999-04-08 | 1999-04-08 | ｎ乗回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10101299A JP3391293B2 (ja) | 1999-04-08 | 1999-04-08 | ｎ乗回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000293611A JP2000293611A (ja) | 2000-10-20 |
| JP3391293B2 true JP3391293B2 (ja) | 2003-03-31 |
Family
ID=14289323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10101299A Expired - Fee Related JP3391293B2 (ja) | 1999-04-08 | 1999-04-08 | ｎ乗回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3391293B2 (ja) |
-
1999
- 1999-04-08 JP JP10101299A patent/JP3391293B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000293611A (ja) | 2000-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3039454B2 (ja) | 基準電圧発生回路 | |
| US7323857B2 (en) | Current source with adjustable temperature coefficient | |
| US6384586B1 (en) | Regulated low-voltage generation circuit | |
| JP2007518173A (ja) | 低オフセット・バンドギャップ電圧基準 | |
| JP2837080B2 (ja) | 乗算回路 | |
| JP2005182113A (ja) | 基準電圧発生回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| US11720137B2 (en) | Bandgap type reference voltage generation circuit | |
| JP3391293B2 (ja) | ｎ乗回路 | |
| KR100617893B1 (ko) | 밴드 갭 기준 회로 | |
| US7183794B2 (en) | Correction for circuit self-heating | |
| JP2000134045A (ja) | 電圧・電流変換回路 | |
| JPH0225561B2 (ja) | ||
| JP2004227584A (ja) | 温度補償されたバンドギャップ電圧基準回路 | |
| JP2018185642A (ja) | 基準電圧生成回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP2854762B2 (ja) | 基準電圧発生回路 | |
| JPS5816206B2 (ja) | 定電流回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JP2003330552A (ja) | 定電圧定電流制御回路 | |
| JP3323034B2 (ja) | 定電流供給回路 | |
| JPS60117312A (ja) | 定電圧回路 | |
| JP2855726B2 (ja) | 基準電圧発生回路 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JP3315850B2 (ja) | 電流電圧変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |