JP2854762B2 - 基準電圧発生回路 - Google Patents

基準電圧発生回路

Info

Publication number
JP2854762B2
JP2854762B2 JP26354192A JP26354192A JP2854762B2 JP 2854762 B2 JP2854762 B2 JP 2854762B2 JP 26354192 A JP26354192 A JP 26354192A JP 26354192 A JP26354192 A JP 26354192A JP 2854762 B2 JP2854762 B2 JP 2854762B2
Authority
JP
Japan
Prior art keywords
voltage
reference voltage
emitter
resistor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26354192A
Other languages
English (en)
Other versions
JPH06119073A (ja
Inventor
一郎 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Original Assignee
Asahi Kasei Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP26354192A priority Critical patent/JP2854762B2/ja
Publication of JPH06119073A publication Critical patent/JPH06119073A/ja
Application granted granted Critical
Publication of JP2854762B2 publication Critical patent/JP2854762B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、基準電圧発生回路に関
し、さらに詳しくは、任意の基準電圧に対して温度の変
化に依存しない電圧を発生させる基準電圧発生回路に関
するものである。
【0002】
【従来の技術】LSI内に用いられる基準電圧発生回路
は、バイポーラトランジスタを用い、バンドギャップ電
圧の整数倍の基準電圧を発生させている。例えば、シリ
コンで製造したバイポーラトランジスタの場合は約1.
2Vの整数倍の電圧を発生させている。しかし、従来の
回路技術では用いるバイポーラトランジスタの極性(N
PN型またはPNP型)で決まるベース−エミッタ接合
の順方向極性と同方向にしか基準電圧を発生することが
できなかった。例えば、NPN型バイポーラトランジス
タを用いる場合、任意の基準に対して負極方向にしか基
準電圧を発生することができなかった。
【0003】図3はこのような基準電圧発生回路を示し
たものである。電流密度の異なるバイポーラトランジス
タTr11,Tr12の各ベースには電圧Vgが印加さ
れ、バイポーラトランジスタTr11のエミッタには抵
抗R11,R12が直列に接続されている。また、バイ
ポーラトランジスタTr12のエミッタには抵抗R1
2′が接続されている。さらに、抵抗R12,R12′
の他端には電流源として動作するMOSトランジスタM
11が接続される。
【0004】演算増幅器A11の反転入力端と非反転入
力端の電位は等しいから、バイポーラトランジスタTr
11,Tr12のベース−エミッタ間電圧Vbe11,
Vbe12の電圧差dVbeは抵抗R11の両端に加わ
っている。従って、抵抗R11を流れる電流はdVbe
/R11となり、この電流が抵抗R12を流れるため、
抵抗R12の両端の電圧差はdVbe・R12/R11
となる。ここで、節点N11と電圧Vg間の電圧を基準
電圧Vrefとすると、
【0005】
【数1】 Vref= Vbe11+dVbe+(R12/R11) ・ dVbe = Vbe11+dVbe ・(R11+R12)/R11 となる。つまり、基準電圧Vrefは電圧Vbe11と
dVbeを増幅した電圧を足し合わせた電圧となってい
る。
【0006】バイポーラトランジスタのベース−エミッ
タ間電圧Vbe11とVbe12は温度が上昇するのに
従って低下するが、電流密度の異なるバイポーラトラン
ジスタではその下降率が異なるため、その差dVbeは
上昇することになる。すなわち抵抗R11を流れる電流
Ir11は温度変化に対して正の依存性を持つことにな
る。電流Ir11はそのまま抵抗R12に流れ込むの
で、(R11+R12)/R11を適当に選択すれば、
電圧Vbe11の下降分と電圧dVbeの上昇分とで打
ち消し合い、温度変化に対して不変の基準電圧を得るこ
とができる。ただし、この回路ではNPN型を用いてい
るが、このような従来方式ではNPN型のベース−エミ
ッタ接合の順方向と同方向、すなわち、Vgに対して負
極方向にしか基準電圧を発生することができない。
【0007】
【発明が解決しようとする課題】上述のように、図3の
ような従来の回路方式ではバイポーラトランジスタのベ
ース−エミッタ接合の順方向極性と同方向にしか基準電
圧を発生することができなかった。
【0008】そこで、本発明は上記従来例の問題を解消
し、バイポーラトランジスタの極性が片方しかない場合
でも、両方向に基準電圧を発生することを可能とするた
めに、使用するバイポーラトランジスタのベース−エミ
ッタ接合の順方向極性と逆向きに、任意の基準点に対し
て温度変化に依存しない電圧を発生させる基準電圧発生
回路を提供することを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するため
に本発明は演算増幅器と、演算増幅器の出力端にベース
を接続したバイポーラトランジスタと、該バイポーラト
ランジスタのエミッタと前記演算増幅器の反転入力端と
の間に接続した抵抗と、温度変化による前記バイポーラ
トランジスタのベース−エミッタ間電圧の変化を打ち消
す電圧を前記抵抗の両端に生じさせる電流を前記抵抗に
流し込むことにより、温度変化に依存しない不変の基準
電圧を、前記演算増幅器の非反転入力端に接続された任
意の電圧を基準として、前記ベース−エミッタ接合の順
方向極性に対して逆向きに、前記演算増幅器の出力端に
発生させるための電流供給手段とを具えたことを特徴と
する。
【0010】
【作用】本発明によれば上記のベース−エミッタ接合と
抵抗との直列接続の両端の電圧差は温度の変化に対して
依存せず不変である。このようなベース−エミッタ接合
と抵抗を演算増幅器の出力端と反転入力端の間に接続す
ることにより負帰還ループを構成することができる。演
算増幅器は負帰還がかかっている場合、反転入力端と非
反転入力端が同電位になるように働く。この結果、非反
転入力端に接続されている任意の電圧に対してベース−
エミッタ接合と抵抗の直列接続の両端の電圧差を持ち上
げた電圧を出力端に発生することになる。よって、任意
の基準点に対して、用いるバイポーラトランジスタのベ
ース−エミッタ接合の順方向極性とは逆方向に、温度変
化に依存しない不変の基準電圧を発生することが可能と
なる。
【0011】
【実施例】以下、本発明を図面に基づいて詳細に説明す
る。
【0012】図1および図2は本発明にかかる基準電圧
発生回路を示し、図1は1個のバイポーラトランジスタ
を用いた場合、図2は複数個のバイポーラトランジスタ
を用いた場合を示す。なお、同一の要素には同一の符号
を付し、説明の繰り返しを省略する。
【0013】図1において、Tr21はNPN型のバイ
ポーラトランジスタ、R21は抵抗値R21の抵抗、I
ptatは正の温度依存正を持つ電流Iptatを発生
する電流源、A21は演算増幅器である。Tr21のエ
ミッタ電流とR21には、共通にIptatが流れるよ
うに電流源が接続されている。A21の出力端はTr2
1のベースに接続され、R21とIptatの接続点N
1はA21の反転入力端にも接続されている。これによ
り、負帰還ループを構成している。Tr21のコレクタ
電圧はTr21が通常動作するためにはTr21のベー
ス電圧よりも高い電圧である必要があり、ここでは正電
源Vddを使用している。A21の非反転入力には基準
電圧発生の基準点となる電圧Vgが接続されている。
【0014】このような構成の回路でA21の出力端と
反転入力端の間の電圧差VbgはTr21のベース−エ
ミッタ間電圧Vbe21と、R21の両端の電圧差Vr
21との和となる。電圧差Vr21は、
【0015】
【数2】Vr21=Iptat ・ R21 で与えられる。よって、Vbgは、
【0016】
【数3】Vbg = Vbe21+Iptat ・ R21 で与えられる。Vbe21の負の温度依存性を打ち消す
ような電圧差Vr21を発生するようにIptatを流
せば、Vbgは温度の変化に依存せず不変であり、バン
ドギャップ電圧に等しい。Tr21をシリコンで製造し
た場合、Vbgは約1.2Vとなる。
【0017】A21は負帰還がかかっている場合、反転
入力端と非反転入力端が同電位になるよに働く。すなわ
ち、N1とVgが等しくなるように働く。よってA21
の出力端電圧VrefはVg+Vbgとなり、Vgを基
準とした温度変化に依存しない基準電圧となる。また、
基準電圧の極性はNPN型バイポーラトランジスタのベ
ース−エミッタ接合の順方向極性とは逆方向で基準点V
gに対して正極性である。
【0018】図2は複数個のNPN型バイポーラトラン
ジスタを使って任意の基準電圧に対してバンドギャップ
電圧の3倍の温度変化に依存しない基準電圧を正負両極
性に発生する回路である。
【0019】図2において、Vptatは正の温度依存
性を持つ電圧源、R31,R32およびR32′はそれ
ぞれ抵抗値R31,R32,R32′の抵抗、また抵抗
値R32とR32′は等しい。Tr31〜Tr36は同
一特性を有するNPN型バイポーラトランジスタ、M3
1〜M37は同一のチャネル幅(W)とチャネル長
(L)との比(W/L)を有するMOSトランジスタ、
A31およびA32は演算増幅器である。
【0020】図2の基準電圧発生回路は3つのセクショ
ンから構成される。第1のセクションは正温度依存電流
発生部、第2のセクションは負極基準電圧発生部、そし
て第3のセクションは正極基準電圧発生部である。
【0021】正温度依存電流発生部では正の温度依存性
を持つ電圧源Vptat(非反転入力端に電圧Vgを入
力)を利用して抵抗R31,演算増幅器A31,MOS
トランジスタM31を用いて正の温度依存性を持つ電流
Iptatを発生している。A31の反転入力端と非反
転入力端が同一電位になるように働くのでR31とM3
1の接点N12は電圧Vgに等しくなる。電圧源Vpt
atはVgを基準としているので抵抗R31両端の電圧
差はVptatとなる。これによりR31を流れる電流
Iptatは、
【0022】
【数4】Iptat = Vptat/R31 となる。IptatはそのままMOSトランジスタM3
1にドレイン電流として流れ込む。A31の出力端はM
31にこの電流が流れるようにゲート電圧を制御し、電
圧Vbを発生する。正の温度依存性を持つ電圧源Vpt
atは図3の回路のように、電流密度の違う2つのバイ
ポーラトランジスタを用いて発生することが可能であ
る。
【0023】負極基準電圧発生部ではMOSトランジス
タM32〜M34はW/Lが全てM31と等しく、Vb
が共通してそれぞれのゲートに印加されているのでM3
1と同じIptatが流れる電流源として働く。よっ
て、Tr31〜Tr33のエミッタ電流そしてR32に
は同一の電流Iptatが流れている。Tr31〜Tr
33のベース−エミッタ接合と抵抗R32は直列に電圧
vgを基準に負極方向にスタック状に接続されている。
Tr31〜Tr33は同一の特性を有し、同一のエミッ
タ電流Iptatが流れているのでそれぞれのベース−
エミッタ間電圧は等しい。Tr31〜Tr33の各ベー
ス−エミッタ間電圧をVbe31とすると、Tr33の
エミッタ電圧VnrefとVgの電圧差は、
【0024】
【数5】 Vnref −Vg=−(3 ・ Vbe31+Iptat ・ R32) =−(3 ・ Vbe31+Vptat ・ R32/R31) で与えられる。R32/R31の比を(ベース−エミッ
タ間電圧Vbe31)×3の負の温度依存性を打ち消す
ように適切に選べば、VnrefはVgを基準として負
極性にバンドギャップ電圧3つ分(Tr31+Tr32
+Tr33)の温度の変化に依存しない基準電圧を発生
することになる。これはシリコンでバイポーラトランジ
スタTr31〜Tr33を製造した場合約−3.6Vで
ある。
【0025】正極基準電圧発生部では、MOSトランジ
スタM35〜M37のW/Lが全てM31と等しく、V
bが共通してそれぞれのゲートに印加されているので、
M31と同じIptatが流れる電流源として働く。よ
って、Tr34〜Tr36のエミッタ電流そしてR33
に流れる電流は同一でIptatに等しい。Tr34〜
Tr36とTr31〜Tr33とは同一特性を有するの
で、それぞれのベース−エミッタ間電圧はVbe31に
等しい。負極基準電圧発生部と同様にTr34〜Tr3
6のベース−エミッタ接合とR32′がスタック状に接
続されている。ただし、ここでは負極基準電圧発生部と
異なり、Tr34のベースがA32の出力端に接続さ
れ、Tr36のエミッタとM35の接点N2がA32の
反転入力端に接続されているので、負帰還ループを構成
している。A32は反転入力端と非反転入力端が同一電
位になるように働く。A32の非反転入力端にVgを印
加した場合、A32の出力端電圧Vprefと基準点と
なる電圧Vgとの電圧差は、
【0026】
【数6】 Vpref −Vg=(3 ・ Vbe31+ Vptat ・ R32′/R31) で与えられる。R32′はR32と等しいので、Vbe
31が3つ分の負の電圧依存性は打ち消される。よっ
て、VprefはVgを基準として正極方向にバンドギ
ャップ電圧3つ分の電圧(Tr34+Tr35+Tr3
6)となり、温度の変化に依存しない基準電圧となる。
これは、Tr34〜Tr36をシリコンで製造した場
合、約+3.6Vとなる。
【0027】なお、負極の基準電圧を適当な手段を用い
て反転させることによって正極基準電圧を得ることがで
きる。すなわち、図4の回路は演算増幅器A41と抵抗
R41とR41′で構成される反転増幅器である。また
R41とR41′は等しいので入力Viから出力Voの
利得は−1倍である。A41の非反転入力端にVgを接
続し、Viに負極性の基準電圧Vnrefを接続すれ
ば、Voは図2のVprefとほぼ等しい電圧となる。
しかし、このような手段ではノイズを多く発する。図2
の正極基準電圧発生部と図4の反転増幅器を比べると、
負帰還ループ内に抵抗を有すると言うことに関しては一
致しているが、反転増幅器の場合、入力からA41の反
転入力端に抵抗が挿入されている。抵抗は熱雑音と呼ば
れるノイズを発生するので、本発明と比べてノイズ源を
多く有することになる。基準電圧発生回路の用途には低
ノイズが要求される場合があり、このような場合には本
発明は有利である。
【0028】
【発明の効果】本発明によれば、用いることのできるバ
イポーラトランジスタの極性が片極性に限定された場合
でも、任意の基準に対して両極性に、温度に対して不変
な、バンドギャップ電圧の整数倍の基準電圧を発生させ
ることができる。
【図面の簡単な説明】
【図1】本発明の実施例の回路図である。
【図2】本発明の他の実施例の回路図である。
【図3】従来例の回路図である。
【図4】反転増幅器の回路図である。
【符号の説明】
Tr21 バイポーラトランジスタ R21 抵抗 A21 演算増幅器 Iptat 電流源

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 演算増幅器と、演算増幅器の出力端にベ
    ースを接続したバイポーラトランジスタと、該バイポー
    ラトランジスタのエミッタと前記演算増幅器の反転入力
    端との間に接続した抵抗と、温度変化による前記バイポ
    ーラトランジスタのベース−エミッタ間電圧の変化を打
    ち消す電圧を前記抵抗の両端に生じさせる電流を前記抵
    抗に流し込むことにより、温度変化に依存しない不変の
    基準電圧を、前記演算増幅器の非反転入力端に接続され
    た任意の電圧を基準として、前記ベース−エミッタ接合
    の順方向極性に対して逆向きに、前記演算増幅器の出力
    端に発生させるための電流供給手段とを具えたことを特
    徴とする基準電圧発生回路。
JP26354192A 1992-10-01 1992-10-01 基準電圧発生回路 Expired - Lifetime JP2854762B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26354192A JP2854762B2 (ja) 1992-10-01 1992-10-01 基準電圧発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26354192A JP2854762B2 (ja) 1992-10-01 1992-10-01 基準電圧発生回路

Publications (2)

Publication Number Publication Date
JPH06119073A JPH06119073A (ja) 1994-04-28
JP2854762B2 true JP2854762B2 (ja) 1999-02-03

Family

ID=17390978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26354192A Expired - Lifetime JP2854762B2 (ja) 1992-10-01 1992-10-01 基準電圧発生回路

Country Status (1)

Country Link
JP (1) JP2854762B2 (ja)

Also Published As

Publication number Publication date
JPH06119073A (ja) 1994-04-28

Similar Documents

Publication Publication Date Title
JP4817825B2 (ja) 基準電圧発生回路
JP4809340B2 (ja) 絶対温度に比例する電圧回路
JP4463112B2 (ja) 高電源電圧除去比(psrr)を有し曲線補正されたバンドギャップ型電圧基準回路
JP2682470B2 (ja) 基準電流回路
JP3420536B2 (ja) Cmosバンドギャップ電圧基準
US7323857B2 (en) Current source with adjustable temperature coefficient
JP5085238B2 (ja) 基準電圧回路
US7053694B2 (en) Band-gap circuit with high power supply rejection ratio
US6384586B1 (en) Regulated low-voltage generation circuit
US11092991B2 (en) System and method for voltage generation
JP3039611B2 (ja) カレントミラー回路
TW200537270A (en) A low offset bandgap voltage reference
KR102544302B1 (ko) 밴드갭 레퍼런스 회로
JP6323858B2 (ja) バンドギャップ電圧参照回路要素
US7675353B1 (en) Constant current and voltage generator
US20070200546A1 (en) Reference voltage generating circuit for generating low reference voltages
JPH1124769A (ja) 定電流回路
JP3315921B2 (ja) 温度検出回路
JP2854762B2 (ja) 基準電圧発生回路
JPH0887339A (ja) バンドギャップ基準電圧を供給するcmos回路
KR100668414B1 (ko) 기준 전류 발생기
JP2000284845A (ja) バンドギャップリファレンス回路
JP2729001B2 (ja) 基準電圧発生回路
US6570438B2 (en) Proportional to absolute temperature references with reduced input sensitivity
JP2004227584A (ja) 温度補償されたバンドギャップ電圧基準回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981023

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071120

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071120

Year of fee payment: 9

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071120

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081120

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081120

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091120

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091120

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101120

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101120

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111120

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111120

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 14

EXPY Cancellation because of completion of term