CN1206245A

CN1206245A - 参考电压生成电路

Info

Publication number: CN1206245A
Application number: CN98103177A
Authority: CN
Inventors: 黑田秀彦
Original assignee: NEC Corp
Current assignee: Renesas Electronics Corp
Priority date: 1997-06-23
Filing date: 1998-06-23
Publication date: 1999-01-27
Anticipated expiration: 2018-06-23
Also published as: JPH1115546A; US5926062A; CN1085438C; JP3039454B2

Abstract

一种参考电压生成电路包括恒流电路,电流镜象电路,和负载电阻。电流镜象电路包括:其集电极与恒流电路连接的第一晶体管;其一端与的第一晶体管的发射极连接的第一电阻;基极与第一晶体管的基极连接,集电极与负载电阻连接的第二晶体管;一端与第二晶体管的发射极连接的第二电阻;基极与第一晶体管的集电极连接,发射极与第一和第二晶体管的基极连接的第三晶体管;连接所述的第一晶体管的基极和发射极的第三电阻。

Description

参考电压生成电路

本发明涉及参考电压生成电路，特别是在集成电路中使用的参考电压生成电路，具体地说是一种可在宽输出电压范围获得任意温度相关性的的参考电压生成电路。

参考电压生成电路用于输出预定的参考电压，图8示出了一种已知的Widlar带隙参考电压电路(参见P．R．GRAY和R．G．MEYER等人所著的“模拟集成电路的分析和设计”第4章)。

如图8所示，该参考电压电路包括：由晶体管Q1、Q2和电阻R1、R2、R3组成的Widlar电流镜象电路。参考电压电路的工作点由反馈环确定，以便得到与晶体管Q3基．射电压和正比于晶体管Q2、Q1的基-射电压之间差值的电压之和相等的输出电压Vout。

换句话说，输出电压可以看作是晶体管Q3与电阻R2电压降之和。由于Q2的集电极电流与其发射极电流基本相等，因此R2电压降是R3电压降与(R2／R3)的乘积。R3电压降等于Q1和Q2的基-射电压之间的差值。

输出电压和其温度系数由下式给出：

Vout = VBE (Q 3) + \frac{R 2}{R 3} VT \cdot \ln (N) - - - (1)

\frac{&PartialD; Vout}{&PartialD; T} = \frac{&PartialD; VBE (Q 3)}{&PartialD; T} + \frac{R 2}{R 3} \ln (N) \cdot \frac{&PartialD; VT}{&PartialD; T} - - - (2)

这里，N是由Q1和Q2的发射极区域比值确定的常数，VT是热电动势，VT=KT／q(K：Boltzmann常数，T：绝对温度，q：电子电荷)。在公式(2)中，保持

&PartialD; VBE (Q 3) / &PartialD; T < 0,

和

&PartialD; VT / &PartialD; T = k / q > 0

。所以在Widlar带隙参考电压电路中，包括0的任意温度系数可以通过适当地选择R2、R3和N来实现。

然而，在Widlar带隙参考电压电路中，Vout的范围约为1．0至1．2V，这是因为Vout是Q3的VBE(约0．8V)与KVT(约0．2至0．4V)的和。

以此相反，(例如)公开号为63-234307的日本专利(以下称为参考文件1)披露了一种偏置电路，该偏置电路可以输出低于Widlar带隙参考电压电路的电压的电压，并且其输出电压具有任意温度系数。

如图9所示，该偏置电路包括：一个带隙型叵流源70，用于输出与热电动势TV成正比的电流Is；一个由晶体管Q1和Q2以及电阻R1和R2组成的电流镜象电路80；一个其基极接受电流IS的晶体管Q3：一个晶体管Q4，其集电极与电流镜象电路80的晶体管Q2的集电极连接，其基极与晶体管Q3的集电极连接；一个接在晶体管Q4的基极与发射极之间的电阻R4；和一个接在晶体管Q4的发射极与参考电压之间的电阻R5。输出电压从晶体管Q3的集电极端(Vout1)或晶体管Q4的发射极端(Vout2)得到。

两个输出电压Voutl和Vout2由下式给出：

Vout 1 = \frac{R 5}{RS 1} VT • \ln (N) + (1 + \frac{R 5}{R 4}) VF

Vout 2 = \frac{R 5}{RS 1} VT • \ln (N) + \frac{R 5}{R 4} VF - - - (3)

这里，N是晶体管QS1和QS2的发射极区域比值，VF是NPN晶体管的基-射电压。

参考文件1中的偏置电路包括两个输出电压端Vout1和Vout2。Vout1输出VF或小于VF的电压，Vout2输出VF至2VF的电压。因此，不可能从一个端子得到连续电压。

用绝对温度T对上式两边微分可以得到：

\frac{&PartialD; Vout 1}{&PartialD; T} = \frac{R 5}{RS 1} \frac{VT}{T} • \ln (N) + (1 + \frac{R 5}{R 4}) • \frac{&PartialD; VF}{&PartialD; T}

\frac{&PartialD; Vout 2}{&PartialD; T} = \frac{R 5}{RS 1} \frac{VT}{T} • \ln (N) + \frac{R 5}{R 4} • \frac{&PartialD; VF}{&PartialD; T} - - - (4)

这意味着Vout1和Vout2的任一个温度系数被 VF/T调整转换为另一个温度系数。因此，在参考文件1的偏置电路中，两个输出电压Vout1和Vout2的温度系数不可能一致。

公开号为58-97712的日本专利(以下称为参考文件2)披露了一种具有任意温度系数和宽输出电压范围的参考电源电路。

如图10所示，在文件2的参考电源电路中，电阻R95和R96分别接在晶体管Tr5的基极与集电极之间和其基极与发射极之间。晶体管Ts5的集电极与晶体管Tr3的基极连接。晶体管Tr3的发射极经电阻R94与晶体管Tr5的发射极连接。晶体管Tr5的发射极还连接公共端GND。

晶体管Tr5的集电极接收来自构成电流镜象电路90的晶体管Tr2的集电极小电流。

晶体管Tr5的集电极还连接晶体管Tr4的基极。晶体管Q4的发射极与晶体管Tr5的发射极连接，其集电极经电阻R93接电阻R93。

在参考文件2的参考电源电路中，晶体管Tr3和Tr4的基极电压由电阻R95和R96以及晶体管Tr5组成的电路(VBE乘法电路)生成。由于制造工艺和温度的变化造成Tr5的hFE的变化，因此输出电压变得不稳定。

此外，由于输出电压YX等于外电源电压与电阻R93的电压降的差值，因此输出电压YX受Vcc变化的影响。

公开号为60-96006的日本专利(以下称为参考文件3)披露了一种能够容易地调整任意温度系数和任意输出电压值的参考电压电路。

如图11所示，在该参考电压电路中，晶体管Q21和Q22的基极电压由连接晶体管Q23发射极通路的电阻R22和R21生成。晶体管Q21和Q22的集电极与由晶体管Q24和Q25组成的电流镜象电路的电流源连接。晶体管Q23的基极与晶体管Q24的集电极连接。晶体管Q22的发射极通路与电阻R23连接。

参考电压Vref从连接电源源的电阻R24提取，该电源源由晶体管Q26构成，而且晶体管Q26与晶体管Q24和Q25一起构成电流镜象电路。

参考电压电路可以通过调整晶体管Q21和Q22的工作电流密度比例和电阻R21和R22的比例来任意调整温度系数。此外，该电路可以通过调整电阻R23和R24的比例获得任意参考电压值。

确定参考电压Vref的部分作为晶体管Q22的倍频器。因此补偿晶体管Q22的hFE的变化造成的基极电流的变化的是很困难的(这与参考文件2的参考电源电路相似)。

如上所述，在现有技术中，包括0的任意温度系数不可能在宽范围内获得。此外，输出电压受外电源电压Vcc的影响。

本发明的目的是提供一种能够在宽范围内调整任意温度系数的参考电压电路，特别是提供一种基本与具有零的温度系数的温度无关的参考电压生成电路。

本发明的另一个目的是提供基本上与外电源电压Vcc的变化无关的参考电压生成电路。

为了实现上述目的，本发明所提供的参考电压生成电路包括：一个恒流电路，用于生成与热电动势成正比的恒流；一个把由恒流电路生成的恒流作为参考电流的电流镜象电路；和一个负载电阻，用于把电流镜象电路的输出电流转换成电压。电流镜象电路包括：一个其集电极与恒流电路连接的第一晶体管；一个其一端与第一晶体管的发射极连接的第一电阻；一个其基极与第一晶体管的基极连接，其集电极与负载电阻连接的第二晶体管；一个其一端与第二晶体管的发射极连接的第二电阻；一个其基极与第一晶体管的集电极连接，其发射极与第一和第二晶体管的基极连接的第三晶体管；和一个连接第一晶体管的基极和发射极的第三电阻。

图1是用于说明根据第一实施例的参考电压生成电路的电路图；

图2是用于说明根据第一实施例的参考电压生成电路的电路图；

图3是用于说明作为根据第一实施例的参考电压生成电路的应用的差动放大电路的电路图；

图4是用于说明根据第二实施例的参考电压生成电路的电路图；

图5是用于说明根据第三实施例的参考电压生成电路的电路图；

图6是用于说明根据第四实施例的参考电压生成电路的电路图；

图7是显示根据第四实施例的参考电压生成电路的模拟结果的图形；

图8是用于说明传统的Widlar带隙参考电压电路的电路图；

图9是用于说明第一现有技术的电路图；

图10是用于说明第二现有技术的电路图；和

图11是用于说明第三现有技术的电路图。

下面结合附图详细说明本发明的各个实施例。

图1、2、3示出了本发明的第一实施例。图1和图2示出了根据第一实施例的参考电压生成电路。图3示出了使用根据第一实施例的参考电压生成电路的工作电路。

参见图1，恒流源10生成与热电动势成正比的恒流Iref。使用恒流Iref作为参数的的电流镜象电路由以下器件构成：一个其集电极与恒流电路10连接的第一晶体管QN1；一个其一端与第一晶体管QN1的发射极连接的第一电阻R1；一个其基极与第一晶体管QN1的基极连接的第二晶体管QN2；一个其一端与第二晶体管QN2的发射极连接的第二电阻R2；一个其基极与第一晶体管QN1的集电极连接，其发射极与第一晶体管QN1和第二晶体管QN2的基极连接的第三晶体管QN3；和一个连接第一晶体管QN1的基极和发射极的第三电阻R3。

与电流镜象电路的QN2的集电极串联连接的负载电阻RL转换QN2的集电极电流，即，把电流镜象电路的输出电流IO转换成电压。

假定Vcc是外电源电压，则参考电压生成电路的输出参考电压Vout由下式给出：

Vout=Vcc-IO·RL …(5)

负载电阻RL通常具有温度依赖性(温度系数)。例如，多晶硅电阻具有约-2，000ppm／℃的温度系数，扩散电阻具有约+2，000ppm／℃的温度系数。

在根据第一实施例的参考电压生成电路中，输出电流IO可以具有任意的温度变化(温度系数)，输出参考电压Vcc可以具有任意温度系数。

这种结构将通过举例说明包括(图2所示的)Widlar恒流电路的参考电压生成电路(图2)来作详细说明。

在图2中，恒流电路20由一个Widlar恒流电路和一个恒流电路构成。该Widlar恒流电路由发射极接地和基极、集电极互连的第四晶体管QN4和第五晶体管QN5组成；其中，第五晶体管QN5具有连接QN4基极的基极，经电阻R4接地的发射极和不同于QN4的发射极区域(发射极区域比例：4)；该恒流电路由其集电极接QN4集电极的第六晶体管QP1和第七晶体管QP2组成；其中，第七晶体管QP2具有连接QN5集电极的集电极，连接QP1基极的基极，其基极和集电极相互连接，并具有与QP1相同的发射极区域。恒流电路20构成了自偏置反馈电路。

恒流电路20用具有相同的发射极区域的QP1和QP2组成的恒流电路以相同预定值保持QN4和QN5集电极电流，并把因发射极区域不同而以不同电流密度工作的晶体管QN4和QN5的结合电位之间的电位差△VBE转换成输出电流Iref。

由于晶体管QN4和QN5具有1：M的发射极区域比例，因此△VBE由△VBE=VT ln(M)给定。因此，恒流电路的输出电流，即参考电压生成电路的参考电流Iref，与热电动势VT成正比，并被写成：

Iref = I 4 = \frac{ΔVBE}{R 4} = \frac{\ln (M)}{R 4} \cdot VT - - - (6)

输出电流Iref从晶体管QP3(具有连接QN2基极的基极和与QP2相同的发射极区域)的集电极提取并作为QN1和QN2组成的电流镜象电路的参考电流Iref。

恒流电路20和电流镜象电路构成的参考电压电路以下述方式工作。

假定电流镜象电路的第一和第二晶体管QN1和QN2具有比集-射电压VCE大得多的原(Early)电压VA，和比1大得多的电流放大系数hFE。

忽略QN1和QN2的基极电流，则基极电压VB(QN1)和VB(QN2)相等，并由下式给出：VB(QN1)=VB(QN2)=R3I3+R1I1=R3I3+R1(Iref+I3)

= R 3 \frac{VBE (QM)}{N 3} + R 1 (Iref + \frac{VBE (QM)}{R 3})

= VBE (QN 1) + R 1 (Iref + \frac{VBE (QN 1)}{R 3}) - - - (7)

这里，VBE(QN1)是晶体管QN1的基-射电压。

流过负载电阻RL的电流IO等于与QN2发射极连接的电阻R2的电流I2，并由下式给出：

I 0 = I 2 = \frac{VB (QN 2) - VBE (QN 2)}{R 2}

= \frac{VBE (QN 1) + R 1 (Iref + \frac{VBE (QN 1)}{R 3}) - VBE (QN 2)}{R 2}

= \frac{(1 + \frac{R 1}{R 3}) VBE (QN 1) - VBE (QN 2) + R 1 • Iref}{R 2} - - - (8)

因此，参考电压生成电路的输出参考电压被写成：Vout=Vcc-RL·I0

= Vcc - \frac{RL}{R 2} {(1 + \frac{R 1}{R 3}) VBE (QN 1) - VBE (QN 2) + R 1 • Iref} - - - (9)

把公式(6)代入公式(9)的Iref中得到由下式给出的输出电压：

Vout = Vcc - \frac{RL}{R 2} {(1 + \frac{R 1}{R 3}) VBE (QN 1) - VBE (QN 2) + \frac{RI}{R 4} \ln (M) \cdot VT} - - - (10)

用温度T对公式(10)微分，输出参考电压Vout的温度系数可以被写成：

\frac{&PartialD; Vout}{&PartialD; T} = - \frac{RL}{R 2} {(1 + \frac{R 1}{R 3}) \frac{&PartialD; VBE (QN 1)}{&PartialD; T} - \frac{&PartialD; VBE (QN 2)}{&PartialD; T} + \frac{R 1}{R 4} \ln (M) \cdot \frac{&PartialD; VT}{&PartialD; T}} - - - (11)

VBE (QN 1) / &PartialD; T = &PartialD; VBE (QN 2) / &PartialD; T = &PartialD; VBE / &PartialD; T

被建立。通常， VBE/T＜0(VBE/T=-2mV/℃),或 VT/T＞0 (VT/T=k/q=87μV/℃)被建立。公式(11)可以被重新写成：

\frac{&PartialD; Vout}{&PartialD; T} = \frac{RL}{R 2} {\frac{R 1}{R 3} (- 2 \times 10^{- 3}) + \frac{R 1}{R 4} \ln (M) \times (87 \times 10^{- 6})} - - - (12)

公式(12)表示：参考电压生成电路的温度系数通过R1／R3和R1／R4的4个比值可以被调整到正值或负值。

具体地说，通过使用同一类型的电阻可以迫使电阻R1至R4和RL具有相同温度符号(正负号)。通过适当地选择它们的电阻值，可以使公式(12)中的{}中的部分变成零。因此，可以获得不受温度制约的参考电压生成电路。

在VCR(SAT)(QN2)到外电源电压Vcc的范围内，输出参考电压Vout的电位可以根据负载电阻的阻值变化。需要说明的是VCR(STA)(QN2)是第二晶体管QN2的集-射饱和电压。

为简便起见，假定VBE(QN1)=VBE(QN2)=VBE，R3=NR2，R2=R，则公式(10)，(11)，和(12)可以被分别改写成公式(13)，(14)和(15)：

Vout = Vcc - \frac{RL}{R} {(1 + \frac{R 1}{NR}) VBE - VBE + \frac{R 1}{R 4} \ln (M) • VT}

= Vcc - \frac{RLR 1}{NR 2} (V_{BE} + \frac{NR}{R 4} \ln (M) • VT) - - - (13)

\frac{&PartialD; Vout}{&PartialD; T} = - \frac{RLR 1}{NR 2} (\frac{&PartialD; VBE}{&PartialD; T} + \frac{NR}{R 4} \ln (M) • \frac{&PartialD; VT}{&PartialD; T}) - - - (14)

\frac{&PartialD; Vout}{&PartialD; T} = - \frac{RLR 2}{NR 2} {(- 2 \times 10^{- 3}) + \frac{NR}{R 4} \ln (M) \times (87 \times 10^{- 6})} - - - (15)

不受温度制约的参考电压生成电路可以用作(例如)混合电路或差分电路输入端上的偏置电路。

例如，图3示出了使用作为偏置电路的如图2所示的参考电压生成电路的差分电路。

参考电压生成电路30包括：图2所示的恒流电路20。差动放大器由两个NPN晶体管Q1和Q2构成。

晶体管Q3的基极(具有连接差动放大器的两个NPN晶体管Q1和Q2的发射极的集电极)与参考电压生成电路的晶体管QN1和QN2的基极一起构成电流镜象电路。晶体管Q3起差动放大器的恒流源的作用。

差动放大器的增益GV由参考电压生成电路30的负载电阻RL、流经RL的电流IO、和热电动势VT给出：

GV = \frac{RL \cdot I 0}{2 VT} - - - (16)

需要说明的是晶体管Q3和参考电压生成电路30的第二晶体管QN2具有1∶1的发射极区域比值。与Q3的发射极串接的电阻RB具有与Q2串接的电阻R2的相同阻值。

下面参照图4说明本发明的第二实施例。

在根据第二实施例的参考电压生成电路中，晶体管QP4和QP5组成的第二电流镜象电路40被连接来代替不是根据第一实施例的参考电压生成电路的负载电阻RL(参见图1和图2)。NPN晶体管QN2的集电极电流以1∶1的比值反向流动，并作为QP5的集电极电流被提取。负载电阻RL被接在集电极与地(GND)之间。

在这种情况中，两个PNP晶体管QP4和QP5具有相同的发射极区域(1∶1的发射极区域比值)。分别串接晶体管QP4和QP5发射极的两个电阻R8和R9具有相同的阻值。

需要说明的是，恒流电路20具有与第一实施例的参考电压生成电路相同的结构。

参考电压生成电路的输出电压由下式给出：

Vout = \frac{RL}{R 2} {(1 + \frac{R 1}{R 3}) VBE (QN 1) VBE (QN 2) + \frac{R 1}{R 4} \ln (M) \cdot VT} - - - (17)

通过公式(17)与公式(10)的比较可以看出：在第二实施例的参考电压生成电路中，不受外电源电压Vcc制约的输出参考电压Vout可以通过使用第二电流镜象电路40来得到。

温度系数由下式给出：

\frac{&PartialD; Vout}{&PartialD; T} = \frac{RL}{R 2} {(1 + \frac{R 1}{R 3}) \frac{&PartialD; VBE (QN 1)}{&PartialD; T} - \frac{&PartialD; VBE (QN 2)}{&PartialD; T} + \frac{R 1}{R 4} \ln (M) \cdot \frac{&PartialD; VT}{&PartialD; T}} - - - (18)

与第一实施例的参考电压生成电路相同，公式(18)代表参考电压生成电路的温度系数可以通过R1／R3和R1／R4的比值被任意调整到正或负值。

具体地说，通过使用同一类型的电阻可以迫使电阻R1至R4和RL具有相同温度符号(正负号)。通过适当地选择它们的电阻值使公式(12)中的{}中的部分变成零，可以获得不受温度制约的参考电压生成电路。

在GND(0V)到Vcc-VCE(SAT)(QP5)的范围内，输出参考电压Vout的电位可以根据负载电阻的阻值变化。需要说明的是，VCE(SAT)(QP5)是第二电流镜象电路的PNP晶体管QP5的集电极-发射极饱和电压。

需要说明的是：第二电流镜象电路40的晶体管QP4具有其集电极和基极直接连接的二极管连接。

QP4的集电极和基极可以以这种方式直接连接，当然也可以经基极电流补偿晶体管连接。

通过经基极补偿晶体管连接集电极与基极，，即使当hEF在构成电流镜象电路40的第一和第二PNP晶体管QN4和QN5之间的差值很小，也可以补偿基极电流以减小误差。

下面参照图5说明本发明的第三实施例。

在第三实施例的参考电压生成电路中，输出参考电压Vout与外电源电压Vcc无关，这与上述的第二实施例相同。

与第一实施例相似，参考电压生成电路由恒流电路50(用于生成与热电动势成正比的恒流)、使用恒流Iref(作为参考电流)的电流镜象电路、和负载电阻RL(用于把电流镜象电路输出电流转换成电压)构成。需要说明的是：电流镜象电路在第一实施例中由NPN晶体管(参见图1和图2)组成，而在图5所示的第三实施例中由PNP晶体管组成。

特别是，在第三实施例的参考电压生成电路中，电流镜象电路由PNP晶体管QP1、QP2、QP3组成。第一PNP晶体管QP1的集电极与恒流电路50的输出端连接，其发射极经第一电阻R1与外电源电压连接。第二PNP晶体管QP2的发射极经第二电阻R2与外电源电压连接，其集电极经负载电阻RL接地。两个晶体管QP1、QP2的基极相互连接。QP1的基极和发射极经第三电阻R3相连接。

第三PNP晶体管QP3的基极与QP1的集电极相连接，发射极与QP1和QP2的基极相连接，第三PNP晶体管QP3作为基极电流的补偿晶结管。

恒流电路50是自偏置反馈电路，它由Widlar恒流电路(包括两个NPN晶体管QN1、QN2和一个电阻R4)和恒流电路(包括两个PNP晶体管QP4和QP5)组成。自偏置反馈的基本工作原理与第一实施例所述的恒流电路20相同。

NPN晶体管QN3向由QP1、QP2和QP3组成的电流镜象电路供应参考电流Iref，QN3的基极与构成Widlar恒流电路的QNI和QN2的基极连接。通过把QN3的发射极区域相对QN2(相对于QN1为1∶M)发射极区域的比值设定到1∶1和设定R4=R7，可以使QN2和QN3的集电极电流相等。

上述的参考电压生成电路按下述方式工作。

需要说明的是，每个晶体管满足VA＞＞VCE和hEF＞＞1，并且其基极电流可以忽略不记。QN1和QN2具有1∶M的发射极区域。

第一和第二PNP晶体管QP1和QP2的基极电压VB(QP1)和VB(QP2)由下式给出：VB(QP1)=VB(QP2)=Vcc-(R1I1+R3I3)=Vcc-{R1(Iref+I3)+R3I3}

= Vcc - {R 1 (Iref + \frac{VBE (QP 1)}{R 3}) + R 3 \frac{VBE (QP 1)}{R 3}}

= Vcc - {R 1 (1 + \frac{R 1}{R 3}) VBE (QP 1) + Iref • R 1} - - - (19)

流经负载电阻RL的输出电流IO由下式给出：

I 0 = I 2 = \frac{Vcc - (VB (QP 2) - VBE (QP 2))}{R 2}

恒流电路50的输出电流，即，第一PNP晶体管QP1的集电极电流Iref可以被写成：

Iref = I 4 = I 7 = \frac{VT}{R 4} \ln (M) - - - (21)

因此，图5所示的参考电压生成电路的输出参考电压Vout由下式给出：

公式(22)与第一实施例推导出的公式(17)相等。

与公式(8)相似，温度系数可以由下式给出：

\frac{&PartialD; Vout}{&PartialD; T} = \frac{RL}{R 2} {(1 + \frac{R 1}{R 3}) \frac{&PartialD; VBE (QP 1)}{&PartialD; T} - \frac{&PartialD; VBE (QP 2)}{&PartialD; T} + \frac{R 1}{R 4} \ln (M) \cdot \frac{&PartialD; VT}{&PartialD; T}} - - - (23)

第三实施例的参考电压生成电路的温度系数可以通过适当地选择电阻R1至R4来任意设定。

输出参考电压Vout与外电源电压的变化和从0至Vcc-VCE(STA)(QP2)的范围无关。需要说明的是VCE(SAT)(QP2)是其集电极连接负载电阻RL的第二PNP晶体管QP2的集电极-发射极的饱和电压。

下面结合图6说明本发明第四实施例的参考电压生成电路。

第四实施例的参考电压生成电路是这样构成的：在PNP晶体管QP1、QP2、QP3和QN4、QN5组成的恒流电路60中，QN4的集电极和基极经基极电流补偿晶体管分别与QP2的集电极和基极连接。

作为自偏置反馈电路的恒流电路60可以由在QN4、QN5和电阻R4组成的Widlar恒流电路中的连接成二极管的QN4构成。这与上述实施例相似。

然而，如果构成恒流电路60的晶体管不具有远远大于1的电流放大系数hFE，则从QN4的集电极流到QN4和QN5基极的电流不能忽略，因而造成误差。

此外，在由QP1、PQ2、QP3组成的恒流电路中，QP2的集电极和基极可以相互连接。然而，当这些晶体管不能得到足够大的电流放大系数时，基极电流不能忽略因而造成输出电流的误差(QP3的集电极电流Iref)。特别是在低增益PNP晶体管中，这种误差将变得非常明显，这是因为不能得到满意大的hFE所致。

因此，在第四实施例的参考电压生成电路中，构成恒流电路40的QN4的集电极和基极分别连接第一基极补偿晶体管QN6的基极和发射极。QN6的集电极与外电源电压端连接。

此外，PNP晶体管QN2的集电极和基极分别连接其集电极接地的第二基极电流补偿晶体管QN4的基极和发射极。

这样，晶体管QN4和QN2的集电极和基极分别连接第一和第二基极电流补偿晶体管QN6和QN4。有了这种结构，即使不能为构成恒流电路60的每个晶体管设定满意的大hFE，也可以补偿晶体管的基极电流以减小恒流电路60的输出电流(Iref)误差。因此，恒流电路的输出电流Iref的变化可以被抑制以克服制造工艺造成的hFE的变化，因而在参考电压生成电路中可以得到高精度的输出参考电压Vout。

图7示出了图6所示的第四实施例的参考电压生成电路的模拟结果。这里，横坐标代表温度，纵坐标代表输出参考电压。输出参考电压Vout适合于在-50℃、0℃、50℃、和100℃的温度下的从1KΩ至60KΩ的七种不同的负载电阻。

在外电源电压Vcc=3V，发射极区域比值M=4，R1=400Ω，R2=R3KΩ，R4=1KΩ的条件下进行这种模拟，以便使温度系数为零。

模拟结果显示通过适当地选择负载电阻RL的阻值可以在VCE(SAT)(QN2)(约0．5V)到Vcc=3V的宽范围内得到输出参考电压。

可以发现在每个输出参考电压上参考电压生成电路基本与温度无关。

根据本发明，在构成电流镜象电路的晶体管中，第一晶体管的基极和发射极由第三晶体管连接。这就使流过连接第二晶体管集电极的负载电阻的电流IO具有任意温度系数。由于负载电阻通常具有温度依赖性(温度系数)，因此可以通过使电流IO具有任意温度系数来实现具有任意温度系数的输出参考电压。具体地说，如果调整电流IO的温度系数以抵消负载电阻RL的温度系数，就可以得到基本不依赖温度的参考电压生成电路。

由负载电阻RL与流经负载电阻RL的电流IO的乘积得到的输出参考电压分布在从VCE(SAT)到Vcc或0到VCE(SAT)的范围内。该电压可以从一个端子得到。

当第一、第二、第三晶体管是PNP晶体管以及第二晶体管的集电极经负载电阻接地时，可以生成与外电源电压Vcc基本无关的参考电压。

由NPN晶体管组成的第一电流镜象电路的输出电流在第二电流镜象电路上回流。该输出电压从连接在地(GND)与构成第二电流镜象电路的第二PNP晶体管的集电极之间负载电阻RL上提取。有了这种结构，就可以得到与外电源电压基本无关的参考电压生成电路。

恒流电路包括Widlar恒流电路，基极电流补偿晶体管被安排在构成带隙恒流电路的自偏置反馈电路中。有了这种结构，即使不为构成恒流电路的每个晶体管设置满意大的hFE，或者在制造工艺中改变了hFE，也能抑制恒流电路的输出电流Iref的变化。因此可以得到高精度的参考电压生成电路。

Claims

1、一种参考电压生成电路，其特征在于包括：

一个恒流电路(20)，用于生成与热电动势成正比的恒流；

一个电流镜象电路，它把由恒流电路生成的恒定流作为参考电流；和

一个负载电阻(RL)，用于把电流镜象电路的输出电流转换成电压；

所述的电流镜象电路包括：

一个其集电极与所述的恒流电路连接的第一晶体管(QN1)；

一个其一端与所述的第一晶体管的发射极连接的第一电阻(R1)；

一个其基极与所述的第一晶体管的基极连接，其集电极与负载电阻连接的第二晶体管(QN2)；

一个其一端与所述的第二晶体管的发射极连接的第二电阻(R2)；

一个其基极与所述的第一晶体管的集电极连接，其发射极与所述的第一和第二晶体管的基极连接的第三晶体管(QN3)；和一个连接所述的第一晶体管的基极和发射极的第三电阻(R3)。

2、根据权利要求1所述的电路，其特征在于所述的第一、第二、第三晶体管是NPN晶体管；

所述的第一和第二晶体管的发射极分别经所述的第一和第二电阻接地；

所述的第二晶体管的集电极经所述的负载电阻接外电源端，和

所述的第三晶体管的集电极接所述的外电源端。

3、根据权利要求1所述的电路，其特征在于所述的第一、第二、第三晶体管是PNP晶体管；

所述的第一和第二晶体管的发射极分别经所述的第一和第二电阻接外电源端；

所述的第二晶体管的集电极经所述的负载电阻接地，和

所述的第三晶体管的集电极接地。

4、一种参考电压生成电路，其特征在于包括：

一个恒流电路(20)，用于生成与热电动势成正比的恒流；

一个第一电流镜象电路，它把由所述的恒流电路生成的恒流作为参考电流；

一个第二电流镜象电路，它把所述第一电流镜象电路的输出电流作为参考电流；和

一个负载电阻(RL)，用于把所述的第二电流镜象电路的输出电流转换成电压；

所述的第一电流镜象电路包括：

一个其集电极与所述的恒流电路连接的第一NPN晶体管(QN1)；

一个其一端与所述的第一NPN晶体管的发射极连接，其另一端接地的第一电阻(R1)；

一个其基极与所述的第一NPN晶体管的基极连接，其集电极与所述的第二电流镜象电路连接的第二NPN晶体管(QN2)；

一个其一端与所述的第二NPN晶体管的发射极连接，其另一端接地的第二电阻(R2)；

一个其基极与所述的第一NPN晶体管的集电极连接，其发射极与所述的第一和第二NPN晶体管的基极连接的第三NPN晶体管(QN3)；和

一个连接所述的第一NPN晶体管的基极和发射极的第三电阻(R3)。

所述的第二电流镜象电路包括：

一个第一PNP晶体管(QP1)，其集电极连接所述的第一电流镜象电路的所述第二NPN晶体管的集电极，其基极连接所述的第一PNP晶体管的集电极；

一个第四电阻(R4)，其一端连接所述第一NPN晶体管的发射极，其另一端连接外电源端子；

一个第二PNP晶体管(QP2)，其基极连接所述的第一PNP晶体管的基极，其集电极经所述的负载电阻接地；和一个第五电阻(R5)，其一端连接所述的第二PNP晶体管的发射极，其另一端连接外电源端子。

5、根据权利要求1所述的电路，其特征在于所述的恒流电路包括一个由下述电路构成的Widlar恒流电路：

一个第四晶体管(QN4)，其发射极接地，其集电极和基极相互连接；

一个第五晶体管(QN5)，具有与所述的第四晶体管不同的发射极区域，其基极连接所述的第四晶体管的基极；和

一个第六电阻，其一端连接所述的第五晶体管发射极，其另一端接地。

6、根据权利要求5所述的电路，其特征在于所述的恒流电路是自偏置反馈电路，它包括：

所述的Widlar恒流电路；

一个第六晶体管(QN6)，其集电极连接所述的Widlar恒流电路的所述的第四晶体管的集电极；和

一个第七晶体管(QN7)，其集电极连接所述的Widlar恒流电路的所述的第五晶体管的集电极，其基极连接所述的第六晶体管的集电极和基极，其发射极区域与所述的第六晶体管的发射极区域相等。

7、根据权利要求5所述的电路，其特征在于构成所述的恒流电路的所述的第四晶体管的集电极和基极经基极电流补偿晶体管连接。

8、根据权利要求6所述的电路，其特征在于构成所述的恒流电路的所述的第四晶体管的集电极和基极分别连接其集电极接外电源端子的第一基极电流补偿晶体管的基极和发射极；和

所述的第七晶体管的集电极和基极分别连接其集电极接地的第二基极电流补偿晶体管的基极和发射极。