CN101078943A - 一种压控电流源及带有压控电流源的低压差稳压电源 - Google Patents

Abstract

一种压控电流源电路及带有该压控电流源的LDO电源，由四个NMOS管MN1～MN4，电流镜和电容Cc组成。MN1栅极接至电压Vb1，源极接地；MN2栅极接至MN1栅极，源极接地；MN3栅极接至电压Vb2，源极接至MN1漏极，漏极接至电流镜输入端；MN4栅极接至MN3栅极，源极接至MN2漏极，漏极接至电流镜输出端；C_C一端接至MN2漏极，一端接至电压控制端。该电路可在更小控制电压下工作。上述LDO电源包括依次连接的差分放大电路、中间放大电路、输出放大电路、分压电路和压控电流源电路，压控电流源电路电压控制端接至输出放大电路输出管MPass输出端，其输出端接至分压电路分压点。该电源能够在低电压输入及低电压输出的情况下工作。

Description

一种压控电流源及带有压控电流源的低压差稳压电源

技术领域

本发明涉及一种低压差稳压电源及带有压控电流源的低压差稳压电源。

背景技术

LDO(Low Dropout Regulator，低压差稳压电源)是应用非常广泛的一种降压的DC/DC变换器。在当今的电源领域中，LDO继续发挥着重要的作用。便携式设备通常要求其所带电源具有相应快、噪声低以及工作电压小等特点，这给LDO的设计工作带来了新的挑战。

为此，现有技术提出了一种新方案对LDO进行稳定性补偿，如图1所示，该电路采用压控电流源VCCS(Voltage Controlled Current Source)对LDO进行稳定性补偿的，其工作原理及详细的分析可参见参考文献：Chaitanya K.Chava and Jose Silva-Martinez”A Frequency CompensationScheme for LDO Voltage Regulators”，IEEE J.Solid-State Circuits，vol.51，pp.1041-1050，June 2004中。

图1所示LDO电路包括相互连接的差分放大电路、中间放大电路、输出放大电路、分压电路和压控电流源电路，构成了一个电压负反馈回路，其中：

差分放大电路包括一个差分放大器gm1及并联在gm1输出端与地之间的电容C1和电阻R1，gm1中的一个输入端连接到一参考电压Ref，另一个输入端连接到分压电路的分压点；

中间放大电路包括一个放大器gm2和并联在gm2输出端与地之间的电容C2和电阻R2，放大器gm2输入端与gm1输出端相连；

输出放大电路gm3包括一个输出管MPass(pass transfer)和输出电容Co，MPass通常由P型MOS管构成，其控制端(这里为MOS管的栅极)连接到gm2的输出端，其输入端(这里为MOS管的源级)连接到输入电压Vcc，其输出端(这里为MOS管的漏极)连接到分压电路中的电阻Rf1。输出电压Vout从MPass的输出端即电压输出点引出。Vout与地之间设置有输出电容Co，RL表示负载。

分压电路包括电阻Rf1及与Rf1串接的另一个电阻Rf2，该电阻Rf2的另一端接地。在该图中Rf1与Rf2之间为分压点。

压控电流源电路用于向分压电路分压点输入一受控的电流，其电压控制端，也是其输入端，连接到LDO电路输出管MPass的输出端，其输出端连接到LDO分压电路分压点。该压控电流源电路包括NMOS管MN1，电流镜(Current Mirror)、电流源I1、I2和补偿电容Cc。其中，NMOS管MN1的栅极为此压控电流源电路的输入端和控制端，MN1的漏极与电流镜的输入端相连，其源极连接至电流源I1，电流源I1的另一端接地；电流源I2一端连接至电流镜输出端，其另一端接地；电容Cc一端连接至MN1源极，另一端接地。该压控电流源电路的小信号传递函数如下式所示：

$\frac{I_{\mathrm{fb}}}{V_O}=\frac{{\mathrm{SC}}_C}{1+\frac{{\mathrm{SC}}_C}{\mathrm{gm}1}}---\left(1\right)$

其中，I_fb是压控电流源的输出电流，V_O是压控电流源的控制电压，该图中也是该压控电流源的输入电压和LDO电路的输出电压，SC_C是电容C_C的电导，gm1是NMOS管MN1的漏极与源极间跨导。

图1所示LDO电路的最小工作电压等于V_{drop_I1}+V_{Current_Mirror}+V_{dsat_MN1}，其中，V_{drop_I1}为电流源I1上的电压降，V_{Current_Mirror}为电流镜上的电压降，V_{dsat_MN1}为MN1漏源极两端的饱和压降。该LDO电路的最小输出电压是V_{th_MN1}+V_{drop_I1}，其中，V_{th_MN1}为MN1的阈值电压，V_{drop_I1}为电流源I1上的电压降。

在标准的CMOS管中，NMOS管的体效应是不能忽略的。通常，NMOS是直接在衬底上形成的，所以，在图1所示电路中，由于体效应影响的存在，将会造成电路性能的降低。如果考虑体效应的影响，式(1)变为：

$\frac{I_{\mathrm{fb}}}{V_O}=\frac{{\mathrm{SC}}_C}{1+\frac{{\mathrm{SC}}_C}{(\mathrm{gm}1-\mathrm{gmb}1)}}---\left(1^{\′}\right)$

这里产生了附加项gmb1，gmb1是NMOS管MN1的体效应电导。

LDO电路的最小输出电压值也由于体效应的影响而进一步受到限制。原因如下：

最小输出电压为V_{th_MN1}+V_{drop_I1}，而

$V_{\mathrm{th}\_\mathrm{MN}1}=V_{\mathrm{th}0}+\mathrm{\γ}(\sqrt{V_{\mathrm{SB}}+\left|2{\mathrm{\φ}}_F\right|}-\sqrt{\left|2{\mathrm{\φ}}_F\right|})$

其中，V_th0为本征阈值电压，γ为体效应常数，V_SB为源极和衬底间的电压差，φ_F为费米电势。由于V_SB不等于0，所以V_{th_MN1}变大，从而最小输出电压变大，使得最小输出电压不能足够小。

图1所示电路由于受到VCCS电路结构的限制，不能应用于低电源电压及低电压输出的LDO中，从而限制了LDO的应用。LDO主要用于系统级芯片的电压供应。随着系统级芯片尺寸的缩小，其所需供应电压也在按比例缩小。这样，LDO就需要能够在低电压输入及低电压输出的情况下工作。在这种情况下，LDO的典型输出电压将是1.2V或更低，典型输入电压将是2V或更低。而通常，NMOS管阈值电压V_th为0.7～1.1V(设计不可调整，且一般要考虑最差工艺偏差1.0V的情形)，漏极和源极之间的饱和压降V_dsat为0.2～0.4V，V_{drop_I1}与2V_dsat相当，一般为0.4～0.8V。所以现有技术最小输出电压V_{th_MN1}+V_{drop_I1}将会大于1.5V。现有技术的最小工作电压为V_{drop_I1}+V_{dsat_MN1}+V_{drop_CurrentMirror}，其中V_{drop_I1}与2V_dsat相当，V_{drop_CurrentMirror}与V_dsat+V_th相当，如果设计V_dsat为0.2V，考虑最大V_th为1.1V，则现有技术的最小工作电压为1.9V。显然，LDO现有技术的最小输出电压和最小工作电压都不能很好的满足低电压输入及低电压输出的要求。

发明内容

本发明要解决的技术问题是提供一种压控电流源电路，可以在更小的控制电压下工作。

为了解决上述技术问题，本发明提供了一种压控电流源电路，所述压控电流源电路由四个NMOS管MN1，MN2，MN3，MN4，电流镜和补偿电容Cc组成，其中，MN1的栅极连接至一电压Vb1，其源极接地；MN2的栅极连接至MN1的栅极，其源极接地，MN3的栅极连接至一电压Vb2，其源极连接至MN1的漏极，其漏极连接至电流镜输入端，MN4的栅极连接至MN3的栅极，其源极连接至MN2的漏极，其漏极连接至电流镜的输出端，补充电容C_C一端连接至MN2的漏极，另一端连接至压控电流源电路的电压控制端。

进一步地，上述电路还可具有以下特点，所述压控电流源电路元件的参数中，gm4＞10/ro2，其中，gm4为MN4的漏源极间跨导，ro2是MN2的漏源极间输出电阻。

进一步地，上述电路还可具有以下特点，所述压控电流源电路元件的参数中，电流镜的输出电流与输入电流之比等于MN2的宽长比与MN1的宽长比的比值，且MN4的宽长比与MN3的宽长比的比值等于MN2的宽长比与MN1的宽长比的比值。

通过采用本发明的压控电流源电路，可以在更小的控制电压下工作。

本发明要解决的另一技术问题是提供一种带有压控电流源的低压差稳压电源，该LDO电路能够在低电压输入及低电压输出的情况下工作。

为了解决上述技术问题，本发明提供了一种带有压控电流源的低压差稳压电源，包括依次连接的差分放大电路、中间放大电路、输出放大电路、分压电路和压控电流源电路，所述输出放大电路包括一个输出管MPass，所述压控电流源电路的电压控制端，也即输入端，连接到输出管MPass的输出端，其输出端连接到分压电路的分压点，所述压控电流源电路由四个NMOS管MN1，MN2，MN3，MN4，电流镜和补偿电容Cc组成，其中，MN1的栅极连接至一电压Vb1，其源极接地；MN2的栅极连接至MN1的栅极，其源极接地，MN3的栅极连接至一电压Vb2，其源极连接至MN1的漏极，其漏极连接至电流镜输入端，MN4的栅极连接至MN3的栅极，其源极连接至MN2的漏极，其漏极连接至电流镜的输出端，补充电容C_C一端连接至MN2的漏极，另一端连接至压控电流源电路的电压控制端。

进一步地，上述电路还可具有以下特点，所述输出放大电路包括一个输出管MPass和输出电容C_O，所述输出管的输入端与电源Vcc相连、控制端与所述中间放大电路输出端相连，所述分压电路连接在MPass输出端和地之间，分压点B与所述差分放大电路的一输入端以及所述压控电流源电路的输出端相连，所述差分放大电路另一输入端接参考电压，所述输出电容C_O与所述分压电路并联，其不接地的一端为低压差稳压电源LDO电路的电压输出端A。所述低压差稳压电源还包括连接在一输出管MPass的输出端和电压输出点A之间的一电阻R_a，所述压控电流源电路的输入端连接到该MPass的输出端。

进一步地，上述电路还可具有以下特点，所述低压差稳压电源包括2个输出管，输出管MPass2通过一电阻R_a与电压输出点A相连，另一输出管MPass1的输出端直接与电压输出点A相连，且所述输出管MPass1与MPass2的宽长比之比为N。

进一步地，上述电路还可具有以下特点，所述输出管MPass1与MPass2的宽长比之比N在100～1000之间。

进一步地，上述电路还可具有以下特点，所述压控电流源电路元件的参数中，gm4＞10/ro2，其中，gm4为MN4的漏源极间跨导，ro2是MN2的漏源极间输出电阻。

进一步地，上述电路还可具有以下特点，所述压控电流源电路元件的参数中，电流镜的输出电流与输入电流之等于MN2的宽长比与MN1的宽长比的比值，且MN4的宽长比与MN3的宽长比的比值等于MN2的宽长比与MN1的宽长比的比值。

进一步地，上述电路还可具有以下特点，所述四个NMOS管漏源极之间的饱和压降为0.2～0.4V。

进一步地，上述电路还可具有以下特点，所述电路的最小工作电压为0.6+V_th，V_th是NMOS管本征阈值电压。

由上可见，本发明通过对一种现有的利用压控电流源对LDO补偿方法做改进，采用一种新的电路结构实现这种压控电流源，拓宽了用压控电流源VCCS对LDO进行稳定性补偿的方法的适用范围，使得LDO电路能够在低电压输入及低电压输出的情况下工作。

附图说明

图1是现有技术中的LDO的电路图，其中黑框内为现有技术中的压控电流源电路。

图2是本发明第一实施例的LDO的电路图，其中黑框内为本发明的压控电流源电路。

图3是本发明的压控电流源电路。

图4是本发明压控电流源电路的小信号等效电路。

图5是本发明第二实施例的LDO的电路图，其中黑框内为本发明的压控电流源电路。

图6是本发明第二实施例图5电路从Vg到Vf部分的小信号等效电路。

图7是本发明第三实施例的LDO的电路图，其中黑框内为本发明的压控电流源电路。

具体实施方式

下面结合附图和实施例对本发明的技术方案进行详细说明。

第一实施例

如图2所示，同图1相比，该LDO的结构中压控电流源电路由四个NMOS管MN1、MN2、MN3、MN4、电流镜和补偿电容Cc组成，其中，MN1的栅极连接至一电压Vb1，其源极接地；MN2的栅极连接至MN1的栅极，其源极接地，MN3的栅极连接至一电压Vb2，其源极连接至MN1的漏极，其漏极连接至电流镜的输入端，MN4的栅极连接至MN3的栅极，其源极连接至MN2的漏极，其漏极连接至电流镜的输出端和压控电流源的电流输出端V_fb，电流镜的输出端连接至分压点B，补充电容Cc一端连接至MN2的漏极，另一端连接至压控电流源的电压控制端。

此电路的设计原理为通过压控电流源电路产生一注入图2中B节点的小信号电流，但没有直流电流流入B节点。为了实现注入B节点的直流电流为零，在设计中，需使改进型压控电流源电路中MN1和MN3的直流电流经电流镜镜像后流出的直流电流与MN2和MN4的直流电流相等。在本设计中，MN1和MN2的栅极电压相等，都为Vb1。则MN2和MN1直流电流之比为(W/L)_MN2/(W/L)_MN1。(W/L)_MN1为MN1的宽度和长度之比，(W/L)_MN2为MN2的宽度和长度之比，这些宽度和长度为MOS管的几何尺寸。如果电流镜的输出电流与输入电流之比为M，则在本设计中需使(W/L)_MN2/(W/L)_MN1＝M，为了更好的匹配MN1和MN2的电流，应设计级联管MN4和MN3的宽长比满足(W/L)_MN4/(W/L)_MN3＝(W/L)_MN2/(W/L)_MN1，从而电流镜流出的直流电流与从MN2和MN4流出的直流电流所抵消，没有直流电流流入B节点。

图3所示为图2中的局部电路，即其中的压控电流源电路，图4所示为图3的小信号等效电路图。在该压控电流源电路中，为了简化分析，这里忽略了MN2和MN4的输出电阻Ro2和Ro4，因为Ro2和Ro4的电阻都很大，相当于开路，通常设计时满足gm4＞＞1/ro2(远远大于一般是指大于另一个值的10倍以上，此处即为gm4＞10/ro2)，则根据基尔霍夫定律KCL有：

(V_O-V_X)SC_C+gm4(-V_X)＝0

gm4(-V_X)+I_fb＝0

解上述方程得

$I_{\mathrm{fb}}=V_O{\mathrm{SC}}_C\frac{\mathrm{gm}4}{\mathrm{gm}4+{\mathrm{SC}}_C}$

则 $\frac{I_{\mathrm{fb}}}{V_O}=\frac{{\mathrm{SC}}_C}{1+\frac{{\mathrm{SC}}_C}{\mathrm{gm}4}}---\left(2\right)$

其中，gm4为MN4的漏源极间跨导，Vx为MN4源极及MN2漏极电压，SC_C是电容C_C的电导，I_fb是压控电流源的输出电流。

参见图4所示的本发明压控电流源的小信号等效电路，当同样考虑到NMOS管的体效应时，用(gm4+gmb4)替代gm4可以得到：

$\frac{I_{\mathrm{fb}}}{V_O}=\frac{{\mathrm{SC}}_C}{1+\frac{{\mathrm{SC}}_C}{(\mathrm{gm}4+\mathrm{gmb}4)}}---\left(2^{\′}\right)$

由上式可知，(2)式中的gm4项增加了附加项gmb4。比较式(1′)和式(2′)可以看出，本发明中的(gm4+gmb4)比现有技术中的(gm1-gmb1)大，因为gmb4和gmb1都为正值，且gm4和gm1大小相当，gmb4和gmb1大小相当，所以本发明中的非理想极点频率

比现有技术中的非理想极点频率

更大，处于更高频，更趋向于可被忽略，将不必要的极点移至高频段，达到对LDO电路稳定性进行补偿的目的。

本实施方案中，压控电流源的控制电压，即LDO电路的最小输出电压为V_{dsat_MN2}，V_{dsat_MN2}是MN2漏极和源极之间的饱和压降。通常NMOS管漏极和源极之间的饱和压降为0.2～0.4V，可通过设计元件尺寸和电流来调整，而NMOS管阈值电压V_th通常为0.7～1.1V，设计不可调整，且一般要考虑最差工艺偏差1.0V的情形。所以本发明的最小输出电压为0.2～0.4V，小于现有技术的最小输出电压V_{th_MN1}+V_{drop_I1}。本发明的最小工作电压为V_{dsat_MN1}+V_{dsat_MN2}+V_{drop_CurrentMirror}，其中V_{drop_CurrentMirror}与V_dsat+V_th相当，如果设计V_dsat为0.2V，考虑最大V_th为1.1V，则本发明的最小工作电压为1.7V，小于现有技术的最小工作电压1.9V。

第二实施例

降压的DC/DC变换器的应用非常广泛，其输入电压Vcc/输出电压Vout可以为5V/3.3V，5V/1.8V或5V/12V等等。通常，降压的DC/DC变换器需要大电感和输出电容，这些元件十分昂贵且体积很大。与其它很多开关型电源(SMPS，Switching Mode Power Supply)相比，LDO工作时只需要增加一个电容即可工作。在本领域，该电容已经减小到1uF甚至更少。作为电压源，LDO具有很多优点。如：更好的线性和负载调节能力，输入电压Vcc和输出电压Vout之差最小可以达到200～300mV也能正常工作。电源抑制比(PSRR)高，PSRR代表了输入电压Vcc变化时输出电压Vout的稳定性。快速响应、很小的静态电流以及低噪声等等特性，使得其不可替代。

但是，如何提高具有1uF低等效串联电阻(ESR)的陶瓷电容的大电流输出的LDO电路的稳定性仍然是一个挑战。

按照电路原理，在工作频宽内，回路传递函数中存在的每一极点将使增益按-20dB的斜率下降、相位下降90度，而每一零点使增益按20dB的斜率上升、相位上升90度。另外，在增益为0的频率点相位裕量应大于零才是稳定的，较佳应大于30度以上。从稳定性的角度，最好将电路的传递函数设计成单极点，或者等效为单极点的，因为一个极点的影响可以通过邻近的一个零点来抵消。

图1的电路中，电容Co及其等效串联电阻R_ESR(图中未示出)会形成一个零点，该零点频率如下式所示：

$f_{\mathrm{ESR}}=\frac{1}{2\mathrm{\π}{R}_{\mathrm{ESR}}{C}_o}$

因此，当采用低ESR的小的陶瓷输出电容Co时，ESR零点通常可以被忽略，因为它位于很高的频率。

这样，在图1中，具有3个极点和1个零点：

$f_{P1}=\frac{1}{2\mathrm{\π}{R}_1{C}_1}$

$f_{P2}=\frac{1}{2\mathrm{\π}{R}_2{C}_2}$

$f_{P3}=\frac{1}{2\mathrm{\π}{R}_L{C}_O}$

$f_{Z1}=\frac{1}{2\mathrm{\π}{R}_{f1}{C}_C}$

其中极点f_P1是差分放大电路的输出电容C₁和电阻R₁形成的，极点f_P2是中间放大电路的输出电容C₂和电阻R₂形成的，极点f_P3是输出放大电路的输出电容C_o和负载R_L形成的。为了使该LDO的反馈回路稳定，必须设计零点来抵消掉一个极点，且另一个极点必须被推到带宽频率(cross-over)之外。在上述参考文献中提出的方案是将f_P3设计为主极点，f_Z1设计为用来抵消极点f_p2，f_P1被推到超过带宽的高频。抵消并不要求零点和极点相等，只要相互接近即可。

但是，为了将f_P1推到高频，差分放大电路中的差分对电路和电流镜必须设计为具有很小的尺寸以使信号通道的电容最小化，这会导致较大的匹配误差。此外，频宽也会受限，这样会降低高频时的PSRR，使得PSRR在10KHz时会很差，因为PSRR依赖于高频时的增益，而带宽的变小也会使LDO响应变坏。

在图2的基础上，在输出管MPass和电压输出点A之间增加了一个电阻R_a，并将压控电流源的输入端连接到MPass的输出端即C点处。设C点处电压为Vx，B点处电压为Vf。这种新的结构为LDO增加了另一个零点，分析如下：

图6所示是图5电路从Vg到Vf部分的小信号等效电路，其中将图5中的压控电流源电路用一个电流源来替代。根据基尔霍夫定律，可以得到：

g_m3V_g＝V_x(SC_C)+(V_x-V_O)/R_a                                 (a)

$(V_x-V_O)/R_a=(V_O-V_f)/R_{f1}+V_O/(R_L//\frac{1}{S{C}_O})---\left(b\right)$

V_x(SC_C)+(V_O-V_f)/R_f1＝V_f/R_f2                               (c)

求解这些等式，可以得到：

$V_f/V_g=\frac{g_{m3}[R_a{R}_{f1}{S}^2{C}_C{C}_O+{\mathrm{SC}}_C{R}_{f1}+1]}{(1+\frac{R_{f1}}{R_{f2}})[C_C{C}_O{R}_a{S}^2+{\mathrm{SC}}_O+\frac{1}{R_L}]}---\left(b\right)$

(d)式即图6中电路的传递函数。通过选择元件参数使得：R_a＜＜R_L＜＜R_f1and R_a＜＜R_L＜＜R_f2(远远小于一般是指小于另一个值的1/10以上，如R_a＜＜R_L一般是指R_a＜R_L/10，)，这样在求解极点和零点时，可以先将上式简化为：

可以求得该传递函数的1个极点和1个零点：

$f_{\mathrm{Pa}1}=\frac{1}{2\mathrm{\π}{P}_L{C}_O},f_{\mathrm{Za}1}=\frac{1}{2\mathrm{\π}{R}_{f1}{C}_C}$

然后可求得另1个极点和另1个零点：

$f_{\mathrm{Pa}2}=\frac{1}{2\mathrm{\π}{R}_a{C}_C},f_{\mathrm{Za}2}=\frac{1}{2\mathrm{\π}{R}_a{C}_O}$

在电路设计时，通过设计使R_a＜＜R_L＜＜R_f1 and R_a＜＜R_L＜＜R_f2的条件满足，另外，Cc通常远远小于C_o C₁和C₂中的最小值，因为R_a和C_c都很小，如取R_a为0.1ohm，C_c is 1pF.所以f_Pa2在很高的频率上，其对回路稳定性的影响可以忽略。

对图5中的电路，再加上差分放大电路输出电容C1和电阻R1形成的极点f_P1，及中间放大电路输出电容C2和电阻R2形成的极点f_P2，因此图5中LDO环路的传递函数共具有3个极点和2个零点。

$f_{P1}=\frac{1}{2\mathrm{\π}{R}_1{C}_1};f_{P2}=\frac{1}{2\mathrm{\π}{R}_2{C}_2};f_{P3}=\frac{1}{2\mathrm{\π}{R}_L{C}_O}$

$f_{Z1}=\frac{1}{2\mathrm{\π}{R}_{f1}{C}_C};f_{Z2}=\frac{1}{2\mathrm{\π}{R}_a{C}_O}$

可以看出图5中的LDO与图1相比，增加了频宽内的零点f_Z2。为了驱动300mA或更大的电流，MPass会具有较大的尺寸，从而在它的栅极节点上产生大电容，该电容为C的一部分(C2还包括前级电路的寄生电容)。这样，f_P2将成为主极点。而f_P1和f_P3会被f_Z1和f_Z2抵消。因此，该回路将具有很好的稳定性，并具有90度左右的相位容量。

例如，可以设计内部的R₁，C₁(设计R₁和C₁较小)和R₂，C₂，使得f_p1≈f_z2，较佳满足f_p1/f_z2在1/3～3的范围内；同样，通过设计R_f1，C_c和R_L，C_o，使得f_z1≈f_p3，较佳满足f_p1/f_z2在1/3～3的范围内。本实施例中，f_p2＜f_p3，则f_p2为主极点。因此，f_z2抵消f_p1，f_z1抵消f_p3，图5中的LDO即可以近似看成仅剩f_p2的单极点系统。抵消并不要求相等，因为相位裕量并不要求一定大于90度，只要大于45度、30度都是可以的。

一种设计为：R_L＝11Ω，C_o＝0.5uF，f_p3≈29KHz；R_f1＝1450KΩ，Cc＝3.8pF，f_z1≈29KHz；R_a＝0.44Ω，C_o＝0.5uF，f_z2≈716KHz。R1＝112KΩ，C1＝2pF，f_p1≈711KHz。

需要注意的是，上述电阻和电容的参数可以有很多选择，不同的参数设计会使得主极点有所不同，而用哪个零点和极点抵消也不需要固定为一种方式。因为R_a的存在，可以产生一个带宽内的零点，只要该零点接近其中的一个极点即可，不过为了避免为LDO其它性能的影响，较佳使R_a＜＜R_L，即R_a＜R_L/10，一般小于1欧姆。

本实施例中压控电流源电路的内部结构同第一实施例即图2中的压控电流源电路的内部结构完全一致，其输出端仍然连接到LDO分压电路的分压点B，但其电压控制端可以不连接到LDO电路的电压输出端，而是通过一电阻Ra与LDO电路的电压输出端相连，如图5所示。

在这种情况下，由于压控电流源电压控制端的电压与LDO的输出电压存在比例关系，因此，压控电流源电压控制端的最小电压降低后，LDO的输出电压也随之降低。

第三实施例

如图7所示，本实施例与第二实施例的不同之处仅在于LDO包括两个在电压输出点A与电源Vcc之间并联的P型MOS管构成的两个输出管，一个称为输出管Pass1，另一个称为输出管MPass，电阻R_a连接到MPass和A点之间。连接到压控电流源输入端的电压Vf从R_a和MPass的连接点C引出。应使MPass的宽长比之比远远小于MPass1，较佳为MPass1的1/1000～1/100，本实施例选1/900。这样，流经MPass和R_a的电流就会远远小于流经MPass1的电流。实际上，在制造时，可从由成百上千个并联的P型MOS管中取出其中一个作为MPass，其它作为MPass1即可。

同样在本实施例，按电路从Vg到Vf部分的小信号等效电路求解其传递函数，假定MPass1与MPass的宽长比之比为N，如果MPass1的宽度和长度为W1和L1，Pass的宽度和长度为W2和L2，即：

$N=\frac{(W1/L1)}{(W2/L2)}$

按类似的方法可推导出：

$f_{Z2}=\frac{1}{2\mathrm{\π}{R}_a{C}_O/N}$

即本实施例的R_a/N和第二实施例的R_a相当就可以了，这样本实施例的R_a可以做到100欧姆的量级。

本实施例中压控电流源电路的内部结构同第一实施例即图2中的压控电流源电路的内部结构完全一致，其输出端仍然连接到LDO分压电路的分压点B，其电压控制端通过电阻Ra连接到与LDO电路的电压输出端相连。

在这种情况下，同第二实施例一样，由于压控电流源电压控制端的电压与LDO的输出电压存在比例关系，因此，压控电流源电压控制端的最小电压降低后，LDO的输出电压也随之降低。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (11)

1、一种带有压控电流源的低压差稳压电源，包括依次连接的差分放大电路、中间放大电路、输出放大电路、分压电路和压控电流源电路，所述输出放大电路包括一个输出管MPass，所述压控电流源电路的电压控制端，也即输入端，连接到输出管MPass的输出端，其输出端连接到分压电路的分压点B，其特征在于：

所述压控电流源电路由四个NMOS管MN1，MN2，MN3，MN4，电流镜和补偿电容Cc组成，其中，MN1的栅极连接至一电压Vb1，其源极接地；MN2的栅极连接至MN1的栅极，其源极接地，MN3的栅极连接至一电压Vb2，其源极连接至MN1的漏极，其漏极连接至电流镜输入端，MN4的栅极连接至MN3的栅极，其源极连接至MN2的漏极，其漏极连接至电流镜的输出端，补充电容C_C一端连接至MN2的漏极，另一端连接至压控电流源电路的电压控制端。

2、如权利要求1所述的低压差稳压电源，其特征在于：

所述输出放大电路包括一个输出管MPass和输出电容C_O，所述输出管的输入端与电源Vcc相连、控制端与所述中间放大电路输出端相连，所述分压电路连接在MPass输出端和地之间，分压点B与所述差分放大电路的一输入端以及所述压控电流源电路的输出端相连，所述差分放大电路另一输入端接参考电压，所述输出电容C_O与所述分压电路并联，其不接地的一端为低压差稳压电源LDO电路的电压输出端A。所述低压差稳压电源还包括连接在一输出管MPass的输出端和电压输出点A之间的一电阻R_a，所述压控电流源电路的电压控制端连接到该MPass的输出端。

3、如权利要求2所述的低压差稳压电源，其特征在于：

所述低压差稳压电源包括2个输出管，除输出管MPass外，另一输出管MPass1的输出端直接与电压输出点A相连，且所述输出管MPass1与MPass的宽长比之比为N。

4、如权利要求3所述的低压差稳压电源，其特征在于：

所述输出管MPass1与MPass的宽长比之比N在100～1000之间。

5、如权利要求1所述的低压差稳压电源，其特征在于：

所述压控电流源电路元件的参数中，gm4＞10/ro2，其中，gm4为MN4的漏源极间跨导，ro2是MN2的漏源极间输出电阻。

6、如权利要求1所述的低压差稳压电源，其特征在于：

所述压控电流源电路元件的参数中，电流镜的输出电流与输入电流之比等于MN2的宽长比与MN1的宽长比的比值，且MN4的宽长比与MN3的宽长比的比值等于MN2的宽长比与MN1的宽长比的比值。

7、如权利要求1所述的低压差稳压电源，其特征在于：

所述四个NMOS管漏源极之间的饱和压降为0.2～0.4V。

8、如权利要求1所述的低压差稳压电压，其特征在于：

所述电路的最小工作电压为0.6+V_th，其中V_th是PMOS管本征阈值电压。

9、一种压控电流源电路，其特征在于：

所述压控电流源电路由四个NMOS管MN1，MN2，MN3，MN4，电流镜和补偿电容Cc组成，其中，MN1的栅极连接至一电压Vb1，其源极接地；MN2的栅极连接至MN1的栅极，其源极接地，MN3的栅极连接至一电压Vb2，其源极连接至MN1的漏极，其漏极连接至电流镜输入端，MN4的栅极连接至MN3的栅极，其源极连接至MN2的漏极，其漏极连接至电流镜的输出端，补充电容C_C一端连接至MN2的漏极，另一端连接至压控电流源电路的电压控制端。

10、如权利要求9所述的压控电流源电路，其特征在于：

所述压控电流源电路元件的参数中，gm4＞10/ro2，其中，gm4为MN4的漏源极间跨导，ro2是MN2的漏源极间输出电阻。

11、如权利要求9所述的压控电流源电路，其特征在于：

所述压控电流源电路元件的参数中，电流镜的输出电流与输入电流之比等于MN2的宽长比与MN1的宽长比的比值，且MN4的宽长比与MN3的宽长比的比值等于MN2的宽长比与MN1的宽长比的比值。

Images