CN107656569B - 一种带隙基准源 - Google Patents

一种带隙基准源 Download PDF

Info

Publication number
CN107656569B
CN107656569B CN201710934091.XA CN201710934091A CN107656569B CN 107656569 B CN107656569 B CN 107656569B CN 201710934091 A CN201710934091 A CN 201710934091A CN 107656569 B CN107656569 B CN 107656569B
Authority
CN
China
Prior art keywords
coupled
triode
band
unit
gap reference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710934091.XA
Other languages
English (en)
Other versions
CN107656569A (zh
Inventor
俞朝阳
夏惠江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Boon Electronic Co ltd
Original Assignee
Hangzhou Boon Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Boon Electronic Co ltd filed Critical Hangzhou Boon Electronic Co ltd
Priority to CN201710934091.XA priority Critical patent/CN107656569B/zh
Publication of CN107656569A publication Critical patent/CN107656569A/zh
Priority to US15/894,072 priority patent/US10629180B2/en
Application granted granted Critical
Publication of CN107656569B publication Critical patent/CN107656569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供了一种带隙基准源，包括双极性带隙基准单元，还包括耦接所述带隙基准单元的电流源单元和多余电流吸收单元；所述电流源单元用于为带隙基准单元提供电流源；所述带隙基准单元用于提供带隙基准电压；所述多余电流吸收单元用于吸收电流源中的多余电流，提高带隙基准源电路输出的电流线性和稳定性。本发明的有益效果：能够在低电源电压下正常工作，为基准电压Vref提供一定的电流驱动能力，且具有良好的温度特性和电压电流线性。

Description

一种带隙基准源
技术领域
本发明涉及电子电路领域，具体涉及一种带隙基准源。
背景技术
基准电压源具有相对较高的精度和稳定度，它的温度稳定性以及抗噪性能影响着整个系统的精度和性能。模拟电路使用基准源，或者是为了得到与电源无关的偏置，或者为了得到与温度无关的偏置，其性能好坏直接影响电路的性能稳定，可见基准源是电子电路不可或缺的一部分，因此性能优良的基准源是一切电子系统设计最基本和最关键的要求之一。
发明内容
针对现有技术中的一个或多个问题，本发明的目睹在于提供一种具有较好输出电流线性和稳定性的带隙基准源。
为了解决上述问题，本发明的一个方面提出了：
一种带隙基准源，包括双极性带隙基准单元，还包括耦接所述带隙基准单元的电流源单元和多余电流吸收单元；所述电流源单元用于为带隙基准单元提供电流源；所述带隙基准单元用于提供带隙基准电压；所述多余电流吸收单元用于吸收电流源中的多余电流，提高带隙基准源电路输出的电流线性和稳定性。
进一步的，其中：
所述电流源单元的输入端耦接输入电压源，输出端提供电流源；
所述带隙基准单元的第一端耦接所述电流源单元的输出端，第二端耦接电源地，所述带隙基准单元的第一端作为输出端提供带隙基准电压；
所述多余电流吸收单元的第一端耦接带隙基准单元的第一端，第二端耦接电源地，第三端耦接带隙基准单元的第三端。
可选的，所述带隙基准单元包括三个第二型三极管N3、N4和N5，电阻R2、R3和R4，其中电阻R2和R3的一端耦接所述带隙基准单元的输出端，电阻R3的另一端耦接三极管N4的集电极，电阻R2的另一端耦接三极管N3的集电极及三极管N5的基极，三极管N3、N4的基极及三极管N4的集电极相连，三极管N4的发射极通过电阻R4接地，三极管N5的集电极耦接所述带隙基准单元的输出端，三极管N3、N5的发射极接地。
可选的，所述多余电流吸收单元包括第二型三极管N6，所述三极管N6的集电极耦接所述电流源单元的输出端，基极耦接三极管N5的集电极，发射极耦接电源地。
可选的，所述带隙基准单元进一步包括电阻R5和电容C1，其中电阻R5的一端耦接所述带隙基准单元的输出端，另一端耦接电容C1的一端和三极管N5的集电极，电容C1的另一端耦接三极管N3的集电极及三极管N5的基极。
可选的，所述电流源电路包括第一型三极管P1和电流偏置电路，其中：
所述第一型三极管P1的发射极耦接输入电压源，基极耦接电流偏置电路，集电极用于提供电流源；
电流偏置电路包括用于低电压启动的启动电路和偏置电路。
可选的，所述启动电路包括场效应管J1和第二型三极管N2，其中场效应管J1的漏极耦接输入电压源，源极耦接三极管N2的集电极和基极，栅极耦接电源地，三极管N2的发射极耦接电源地。
可选的，所述偏置电路包括第一型三极管P2、P3，第二型三极管N1，以及电阻R1，其中三极管P2和P3的发射极耦接输入电压源，三极管P2、P3的基极及三极管P2的集电极相连，三极管N1的集电极耦接三极管P2的集电极，基极耦接三极管N2的基极和集电极，发射极通过电阻R1耦接电源地，三极管P3的集电极耦接场效应管J1的源极以及三极管N2的集电极和基极。
本发明的另一个方面提出了：
一种双极性带隙基准电路，包括带隙基准单元和与所述带隙基准单元耦接的多余电流吸收单元，所述带隙基准单元用于接收电流源输入电流并提供带隙基准电压，所述多余电流吸收单元用于吸收电流源中的多余电流，提高带隙基准电路输出的电流线性和稳定性
可选的，其中：
所述带隙基准单元的第一端耦接电流源单元的输出端，第二端耦接电源地，所述带隙基准单元的第一端作为输出端提供带隙基准电压；
所述多余电流吸收单元的第一端耦接带隙基准单元的第一端，第二端耦接电源地，第三端耦接带隙基准单元的第三端。
可选的，所述带隙基准单元包括三个第二型三极管N3、N4和N5，电阻R2、R3和R4，其中电阻R2和R3的一端耦接所述带隙基准单元的输出端，电阻R3的另一端耦接三极管N4的集电极，电阻R2的另一端耦接三极管N3的集电极及三极管N5的基极，三极管N3、N4的基极及三极管N4的集电极相连，三极管N4的发射极通过电阻R4接地，三极管N5的集电极耦接所述带隙基准单元的输出端，三极管N3、N5的发射极接地。
可选的，所述多余电流吸收单元包括第二型三极管N6，所述三极管N6的集电极耦接所述电流源单元的输出端，基极耦接三极管N5的集电极，发射极耦接电源地。
可选的，所述带隙基准单元进一步包括电阻R5和电容C1，其中电阻R5的一端耦接所述带隙基准单元的输出端，另一端耦接电容C1的一端和三极管N5的集电极，电容C1的另一端耦接三极管N3的集电极及三极管N5的基极。
本发明的有益效果：本发明的带隙基准源，能够在低电源电压(1.5V)下正常工作，为基准电压Vref提供一定的电流驱动能力。本发明的带隙基准源和双极性带隙基准电路，其输出具有良好的温度特性和电压电流线性，能够满足高精度电子电路的电源需求，确保整个电路系统的精度和性能。
附图说明
图1为现有的通用带隙基准电路的电路图。
图2为本发明一种实施例的带隙基准源的电路耦接示意图。
图3为本发明一种实施例的双极性带隙基准电路的电路耦接示意图。
图4为本发明的带隙基准源一个应用实施例的单元组成及耦接关系示意图。
具体实施方式
为了进一步理解本发明，下面结合实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。
该部分的描述只针对几个典型的实施例，本发明并不仅局限于实施例描述的范围。相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本发明描述和保护的范围内。
说明书中的“耦接”包含直接连接，也包含间接连接，如通过一些有源器件、无源器件或电传导媒介进行的连接。
如附图1所示是现有的通用带隙基准电路的电路图，其带隙基准主体电路由NPN管N7、N8、N9和电阻R6、R7、R8组成，其中，
Figure BDA0001429418190000041
式中Ie7、Ie8、Ae7、Ae8分别为N7、N8管的发射极电流和有效发射极面积，
Vref＝VBE9+(ΔVBE/R8+IB9)*R7
IB9＝Ic9/β
ΔIB9＝ΔIc9/β＝ΔIo/β
ΔVref＝ΔIB9*R7＝(ΔIo/β)*R7
式中IB9为N9管的基极电流，Ic9为N9管的集电极电流，β为NPN管的放大倍数，VBE9为负温度系数，而ΔVBE为正温度系数，所以理论上调整好Ae7、Ae8和R7、R8的比值就能实现Vref的零温度系数。
但上述电路还存在如下缺点：Io下来的多余电流全靠N9管吸收，也即Ic9会随着Io的变化而变化，而Ie9的大小与N9管的基极电流IB9有直接关系，IB9大小的改变会造成R7两段的电压发生变化。这就导致了Vref会随着Io的变化而变化，也即Vref的电流线性不好。
鉴于上述缺陷，本发明的一个方面提出了一种带隙基准源，以实现低压工作及良好的温度特性和电压电流线性。
具体的，在本发明的一种实施例中，所述的带隙基准源包括双极性带隙基准单元，还包括耦接所述带隙基准单元的电流源单元和多余电流吸收单元；所述电流源单元用于为带隙基准单元提供电流源；所述带隙基准单元用于提供带隙基准电压；所述多余电流吸收单元用于吸收电流源中的多余电流，提高带隙基准源电路输出的电流线性和稳定性。其中双极性带隙基准单元中的晶体管为双极性晶体管。
进一步的，在一个实施例中：
所述电流源单元的输入端耦接输入电压源，输出端提供电流源；
所述带隙基准单元的第一端耦接所述电流源单元的输出端，第二端耦接电源地，所述带隙基准单元的第一端作为输出端提供带隙基准电压；
所述多余电流吸收单元的第一端耦接带隙基准单元的第一端，第二端耦接电源地，第三端耦接带隙基准单元的第三端。
采用上述设计，通过配置多余电流吸收单元吸收了电流源中的多余电流，从而提高了带隙基准源电路输出的电流线性和稳定性，使之能够适用于高电源精度要求的电路中，提高整个电路的精度和性能。
下面结合附图2和具体的实施例对上述的带隙基准源做进一步详细说明。
如图2所示，在本发明的一个具体实施例中，所述的带隙基准单元包括三个第二型三极管N3、N4和N5，电阻R2、R3和R4，其中电阻R2和R3的一端耦接所述带隙基准单元的输出端，电阻R3的另一端耦接三极管N4的集电极，电阻R2的另一端耦接三极管N3的集电极及三极管N5的基极，三极管N3、N4的基极及三极管N4的集电极相连，三极管N4的发射极通过电阻R4接地，三极管N5的集电极耦接所述带隙基准单元的输出端，三极管N3、N5的发射极接地。
作为一种优选实施方案，所述的多余电流吸收单元包括第二型三极管N6，该三极管N6的集电极耦接所述电流源单元的输出端，基极耦接三极管N5的集电极，发射极耦接电源地。
作为进一步的优选实施方案，进一步提高输出端的电流线性和稳定性，上述的带隙基准单元进一步包括电阻R5和电容C1，其中电阻R5的一端耦接所述带隙基准单元的输出端，另一端耦接电容C1的一端和三极管N5的集电极，电容C1的另一端耦接三极管N3的集电极及三极管N5的基极。
另一方面，在本发明的具体实施例中，所述的电流源电路包括第一型三极管P1和电流偏置电路，其中第一型三极管P1的发射极耦接输入电压源，基极耦接电流偏置电路，集电极用于提供电流源。
作为优选实施方案，电流偏置电路包括用于低电压启动的启动电路和偏置电路。
其中，一个优选实施例中，启动电路包括场效应管J1和第二型三极管N2，其中场效应管J1的漏极耦接输入电压源，源极耦接三极管N2的集电极和基极，栅极耦接电源地，三极管N2的发射极耦接电源地。
偏置电路包括第一型三极管P2、P3，第二型三极管N1，以及电阻R1，其中三极管P2和P3的发射极耦接输入电压源，三极管P2、P3的基极及三极管P2的集电极相连，三极管N1的集电极耦接三极管P2的集电极，基极耦接三极管N2的基极和集电极，发射极通过电阻R1耦接电源地，三极管P3的集电极耦接场效应管J1的源极以及三极管N2的集电极和基极。
上述电路的带隙基准单元中：
Vref＝VBE3+(ΔVBE/R4+IB3)*R3
Figure BDA0001429418190000061
IB3＝Ic3/β＝((Vref-VBE5)/R2)/β
ΔVref＝ΔIB3*R3≈0
式中IB3为N3管的基极电流，Ic3为N3管的集电极电流，β为NPN管的放大倍数，式中Ie3、Ie4、Ae3、Ae4分别为N3、N4管的发射极电流和有效发射极面积，调整N3管、N4管的发射极面积比和R3、R4的电阻比，能得到理论上零温度系数的基准电压Vref。
同时，P1管下来的多余电流Ip最后靠N6吸收，当P1的集电极电流发生变化时，N6管的基极电流Ib6会产生变化，但是其变化量对N5管的集电极电流Ic5而言，所占比重很小，反应到N5管基极电流Ib5上就可以忽略不计了，所以最后的Vref就对N6管的集电极电流Ic6变化不敏感，这就大大提升了Vref的电流线性和稳定性。
另一方面，J1管为JFET管，通过N2管连接到电源地，JFET管本身只需要0.1V左右电压就能开启，而N2管开启电压约为0.6V，所以接入电源在0.7V以上就开始有电流，其电流作为启动信号，从而使整个电路开启，实现低电源电压下的正常启动。
同时，P1管的集电极作为输出端，输出恒定的电流。带隙基准源的电压设定在1.25V，而P1管的饱和压降一般在0.25V左右，所以整个电路的接入电源电压为1.5V时，就可以提供稳定的1.25V基准电压。
本发明的另一个方面还提出了一种双极性带隙基准电路，以实现输出端良好的温度特性和电压电流线性。
具体的，在本发明的另一种实施例中，一种双极性带隙基准电路，包括带隙基准单元和与带隙基准单元耦接的多余电流吸收单元，所述带隙基准单元用于接收电流源输入电流并提供带隙基准电压，所述多余电流吸收单元用于吸收电流源中的多余电流，提高带隙基准电路输出的电流线性和稳定性。
进一步的，其中所述带隙基准单元的第一端耦接电流源单元的输出端，第二端耦接电源地，所述带隙基准单元的第一端作为输出端提供带隙基准电压；
所述多余电流吸收单元的第一端耦接带隙基准单元的第一端，第二端耦接电源地，第三端耦接带隙基准单元的第三端。
采用上述设计，通过配置多余电流吸收单元吸收了电流源中的多余电流，从而提高了带隙基准源电路输出的电流线性和稳定性，使之能够适用于高电源精度要求的电路中，提高整个电路的精度和性能。
下面结合附图3和具体的实施例对上述的双极性带隙基准电路做进一步详细说明。
如图3所示，在本发明的另一个具体实施例中，所述的带隙基准单元包括三个第二型三极管N3、N4和N5，电阻R2、R3和R4，其中电阻R2和R3的一端耦接所述带隙基准单元的输出端，电阻R3的另一端耦接三极管N4的集电极，电阻R2的另一端耦接三极管N3的集电极及三极管N5的基极，三极管N3、N4的基极及三极管N4的集电极相连，三极管N4的发射极通过电阻R4接地，三极管N5的集电极耦接所述带隙基准单元的输出端，三极管N3、N5的发射极接地。
作为一种优选实施方案，所述的多余电流吸收单元包括第二型三极管N6，该三极管N6的集电极耦接所述电流源单元的输出端，基极耦接三极管N5的集电极，发射极耦接电源地。
作为进一步的优选实施方案，上述的带隙基准单元进一步包括电阻R5和电容C1，其中电阻R5的一端耦接所述带隙基准单元的输出端，另一端耦接电容C1的一端和三极管N5的集电极，电容C1的另一端耦接三极管N3的集电极及三极管N5的基极。
实际工作时，电流源中下来的多余电流最后靠三极管N6吸收。当电流源中下来的电流发生变化时，N6管的基极电流Ib6会产生变化，但是其变化量对N5管的集电极电流Ic5而言，所占比重很小，反应到N5管基极电流Ib5上就可以忽略不计了，所以最后的Vref就对N6管的集电极电流Ic6变化不敏感，这就大大提升了输出端的电流线性和稳定性。
如图4所示为本发明的带隙基准源一个应用实施例的单元组成及耦接关系示意图。该实施例中，其应用于一种驱动电路，优选的该驱动电路可为一种蜂鸣器驱动电路，包括电压变换稳压单元，波形发生单元和驱动单元，其中电压变换稳压单元的主要组成部分可为本发明的带隙基准源的多个实施例之一，其输入端用于接收输入电源；波形发生单元的输入端耦接电压变换稳压单元的输出端，波形发生单元的输出端提供波形周期性变化的信号；驱动单元的信号输入端耦接波形发生单元的输出端，驱动单元的电源输入端用于接收输入电源，驱动单元的输出端用于为电子器件提供驱动电源。
采用这种设计，整个驱动电路功能清晰且完整，使用时无需耦接额外的外围元器件，生产调试简便容易，且节省了成本。
以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (11)

1.一种带隙基准源，包括双极性带隙基准单元，其特征在于：还包括耦接所述带隙基准单元的电流源单元和多余电流吸收单元；所述电流源单元用于为带隙基准单元提供电流源；所述带隙基准单元用于提供带隙基准电压；所述多余电流吸收单元用于吸收电流源中的多余电流；其中：
所述电流源单元的输入端耦接输入电压源，输出端提供电流源；
所述带隙基准单元的第一端耦接所述电流源单元的输出端，第二端耦接电源地，所述带隙基准单元的第一端作为输出端提供带隙基准电压；
所述多余电流吸收单元的第一端耦接带隙基准单元的第一端，第二端耦接电源地，第三端耦接带隙基准单元的第三端。
2.如权利要求1所述的带隙基准源，其特征在于：所述带隙基准单元包括三个第二型三极管N3、N4和N5，电阻R2、R3和R4，其中电阻R2和R3的一端耦接所述带隙基准单元的第一端，电阻R3的另一端耦接三极管N4的集电极，电阻R2的另一端耦接三极管N3的集电极及三极管N5的基极，三极管N3、N4的基极及三极管N4的集电极相连，三极管N4的发射极通过电阻R4接地，三极管N5的集电极耦接所述带隙基准单元的输出端，三极管N3、N5的发射极接地。
3.如权利要求2所述的带隙基准源，其特征在于：所述多余电流吸收单元包括第二型三极管N6，所述三极管N6的集电极耦接所述电流源单元的输出端，基极耦接三极管N5的集电极，发射极耦接电源地。
4.如权利要求2或3所述的带隙基准源，其特征在于：所述带隙基准单元进一步包括电阻R5和电容C1，其中电阻R5的一端耦接所述带隙基准单元的输出端，另一端耦接电容C1的一端和三极管N5的集电极，电容C1的另一端耦接三极管N3的集电极及三极管N5的基极。
5.如权利要求1所述的带隙基准源，其特征在于：所述电流源单元包括第一型三极管P1和电流偏置电路，其中：
所述第一型三极管P1的发射极耦接输入电压源，基极耦接电流偏置电路，集电极用于提供电流源；
电流偏置电路包括用于低电压启动的启动电路和偏置电路。
6.如权利要求5所述的带隙基准源，其特征在于：所述启动电路包括场效应管J1和第二型三极管N2，其中场效应管J1的漏极耦接输入电压源，源极耦接三极管N2的集电极和基极，栅极耦接电源地，三极管N2的发射极耦接电源地。
7.如权利要求6所述的带隙基准源，其特征在于：所述偏置电路包括第一型三极管P2、P3，第二型三极管N1，以及电阻R1，其中三极管P2和P3的发射极耦接输入电压源，三极管P2、P3的基极及三极管P2的集电极相连，三极管N1的集电极耦接三极管P2的集电极，基极耦接三极管N2的基极和集电极，发射极通过电阻R1耦接电源地，三极管P3的集电极耦接场效应管J1的源极以及三极管N2的集电极和基极。
8.一种双极性带隙基准电路，包括带隙基准单元和与所述带隙基准单元耦接的多余电流吸收单元，所述带隙基准单元用于接收电流源输入电流并提供带隙基准电压，所述多余电流吸收单元用于吸收电流源中的多余电流，提高带隙基准电路输出的电流线性和稳定性；其中：
所述带隙基准单元的第一端耦接电流源单元的输出端，第二端耦接电源地，所述带隙基准单元的第一端作为输出端提供带隙基准电压；
所述多余电流吸收单元的第一端耦接带隙基准单元的第一端，第二端耦接电源地，第三端耦接带隙基准单元的第三端。
9.如权利要求8所述的双极性带隙基准电路，其特征在于：所述带隙基准单元包括三个第二型三极管N3、N4和N5，电阻R2、R3和R4，其中电阻R2和R3的一端耦接所述带隙基准单元的输出端，电阻R3的另一端耦接三极管N4的集电极，电阻R2的另一端耦接三极管N3的集电极及三极管N5的基极，三极管N3、N4的基极及三极管N4的集电极相连，三极管N4的发射极通过电阻R4接地，三极管N5的集电极耦接所述带隙基准单元的输出端，三极管N3、N5的发射极接地。
10.如权利要求9所述的双极性带隙基准电路，其特征在于：所述多余电流吸收单元包括第二型三极管N6，所述三极管N6的集电极耦接所述电流源单元的输出端，基极耦接三极管N5的集电极，发射极耦接电源地。
11.如权利要求8或9所述的双极性带隙基准电路，其特征在于：所述带隙基准单元进一步包括电阻R5和电容C1，其中电阻R5的一端耦接所述带隙基准单元的输出端，另一端耦接电容C1的一端和三极管N5的集电极，电容C1的另一端耦接三极管N3的集电极及三极管N5的基极。
CN201710934091.XA 2017-10-10 2017-10-10 一种带隙基准源 Active CN107656569B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710934091.XA CN107656569B (zh) 2017-10-10 2017-10-10 一种带隙基准源
US15/894,072 US10629180B2 (en) 2017-10-10 2018-02-12 Driving circuit for electronic device and associated system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710934091.XA CN107656569B (zh) 2017-10-10 2017-10-10 一种带隙基准源

Publications (2)

Publication Number Publication Date
CN107656569A CN107656569A (zh) 2018-02-02
CN107656569B true CN107656569B (zh) 2022-11-25

Family

ID=61117778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710934091.XA Active CN107656569B (zh) 2017-10-10 2017-10-10 一种带隙基准源

Country Status (1)

Country Link
CN (1) CN107656569B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112204495B (zh) * 2018-08-28 2021-12-03 美光科技公司 用于初始化带隙电路的系统及方法
CN109324654A (zh) * 2018-10-17 2019-02-12 江门市新会区炎泰电子有限公司 一种带隙基准电压源电路
WO2021226495A1 (en) * 2020-05-07 2021-11-11 Texas Instruments Incorporated Bandgap reference with input amplifier for noise reduction

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053640A (en) * 1989-10-25 1991-10-01 Silicon General, Inc. Bandgap voltage reference circuit
CN1206245A (zh) * 1997-06-23 1999-01-27 日本电气株式会社 参考电压生成电路
CN102298412A (zh) * 2010-04-27 2011-12-28 罗姆股份有限公司 电流生成电路及使用它的基准电压电路
CN103440015A (zh) * 2013-08-30 2013-12-11 厦门意行半导体科技有限公司 一种带隙基准电路
CN106484020A (zh) * 2016-12-06 2017-03-08 珠海全志科技股份有限公司 低压差线性稳压电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053640A (en) * 1989-10-25 1991-10-01 Silicon General, Inc. Bandgap voltage reference circuit
CN1206245A (zh) * 1997-06-23 1999-01-27 日本电气株式会社 参考电压生成电路
CN102298412A (zh) * 2010-04-27 2011-12-28 罗姆股份有限公司 电流生成电路及使用它的基准电压电路
CN103440015A (zh) * 2013-08-30 2013-12-11 厦门意行半导体科技有限公司 一种带隙基准电路
CN106484020A (zh) * 2016-12-06 2017-03-08 珠海全志科技股份有限公司 低压差线性稳压电路

Also Published As

Publication number Publication date
CN107656569A (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
US9081404B2 (en) Voltage regulator having input stage and current mirror
CN107656569B (zh) 一种带隙基准源
CN112987836B (zh) 一种高性能的带隙基准电路
JPH0782404B2 (ja) 基準電圧発生回路
JPH04312107A (ja) 定電圧回路
JPH03132812A (ja) バイポーラ／ｃｍｏｓレギュレータ回路
KR100361715B1 (ko) 전압기준회로용보정회로
CN107704006B (zh) 一种电子器件的驱动电路
JPH0446009B2 (zh)
CN111427406B (zh) 带隙基准电路
CN108768161B (zh) 一种内置补偿的固定导通时间电路
CN116860052A (zh) 一种负反馈稳压电路及前端稳压电路
CN115617115A (zh) 基准电压产生电路、芯片及电子设备
CN114815951B (zh) 一种可减小温度影响的电路结构
CN207601665U (zh) 一种新型带隙基准源电路
CN115840486A (zh) 一种曲率补偿带隙基准电路
JPH0758867B2 (ja) バイアス回路
CN114356016A (zh) 低功耗cmos超宽温度范围瞬态增强型ldo电路
JP2007219901A (ja) 基準電流源回路
CN113885639A (zh) 基准电路、集成电路及电子设备
CN214474689U (zh) 一种用于soc的快速瞬态响应全集成ldo电路
CN111555741B (zh) 上电清除电路
CN217606302U (zh) 一种电压偏置电路
CN217445246U (zh) 电压比较器及其电流极限控制电路
CN112527043B (zh) 一种具有工艺补偿的基准电压电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 501, 502, 601, 602, Building 7, 1217 Wenyi West Road, Cangqian Street, Yuhang District, Hangzhou City, Zhejiang Province

Applicant after: HANGZHOU BOON ELECTRONIC Co.,Ltd.

Address before: 310053 Zhuo Xin mansion 3820, South Ring Road, Binjiang District, Hangzhou, Zhejiang 301-309

Applicant before: HANGZHOU BOON ELECTRONIC Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A bandgap reference source

Granted publication date: 20221125

Pledgee: Zhejiang Hangzhou Yuhang Rural Commercial Bank Co.,Ltd. Science and Technology City Branch

Pledgor: HANGZHOU BOON ELECTRONIC Co.,Ltd.

Registration number: Y2024980024611