CN114815951B - 一种可减小温度影响的电路结构 - Google Patents

一种可减小温度影响的电路结构 Download PDF

Info

Publication number
CN114815951B
CN114815951B CN202210755142.3A CN202210755142A CN114815951B CN 114815951 B CN114815951 B CN 114815951B CN 202210755142 A CN202210755142 A CN 202210755142A CN 114815951 B CN114815951 B CN 114815951B
Authority
CN
China
Prior art keywords
resistor
triode
target
operational amplifier
triodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210755142.3A
Other languages
English (en)
Other versions
CN114815951A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Baker Microelectronics Co Ltd
Original Assignee
Suzhou Baker Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Baker Microelectronics Co Ltd filed Critical Suzhou Baker Microelectronics Co Ltd
Priority to CN202210755142.3A priority Critical patent/CN114815951B/zh
Publication of CN114815951A publication Critical patent/CN114815951A/zh
Application granted granted Critical
Publication of CN114815951B publication Critical patent/CN114815951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本申请包括一种可减小温度影响的电路结构，具体涉及电池供电技术领域。在该电路结构中，目标运算放大器的正相输入端与第一端点连接；第一端点通过第五电阻与目标运算放大器的输出端相连；第一端点还通过第一三极管接地；目标运算放大器的反相输入端与第二端点连接；第二端点通过第四电阻与目标运算放大器的输出端相连；第二端点还依次通过第二三极管以及第三电阻接地；目标运算放大器的输出端与第二三极管的基极连接；第二三极管的基极还通过第一电阻以及第二电阻接地；第二三极管的基极还通过第一电阻与第一三极管的基极相连。通过将电路设计为上述结构，可以减小温度对电路的影响，提高电路结构的输出电压精度。

Description

一种可减小温度影响的电路结构
技术领域
本发明涉及电池供电技术领域，具体涉及一种可减小温度影响的电路结构。
背景技术
低压差线性稳压电路，或称LDO电路，是本领域常见的供电电路。
低压差线性稳压电路可作为电池供电电路，利用电池作为电源为负载供电，或者 将电池作为供电电路的负载，利用该供电电路为电池充电，也可作为电源芯片内部的供电 电路，为电源芯片内部其他电路模块进行供电。图1示出了一种常见的LDO供电电路结构示 意图。如图1所示，该常见的LDO供电电路的工作原理如下：由运算放大器的虚短虚断特性可 得：
Figure 220944DEST_PATH_IMAGE001
，因此，可得输出电压为：
Figure 948204DEST_PATH_IMAGE002
。因此，由上文可看出，若基准电压
Figure 55837DEST_PATH_IMAGE003
精度较低，则会 导致供电电路的输出电压
Figure 185467DEST_PATH_IMAGE004
出现较大误差。
而在现有技术中，生成基准电压
Figure 344047DEST_PATH_IMAGE003
的基准电压模块通常受温度影响明显，即 随着温度的变化，基准电压模块生成基准电压
Figure 635351DEST_PATH_IMAGE003
也会变化，从而导致基准电压
Figure 495860DEST_PATH_IMAGE003
精度较低；同时，在现有技术中，基准电压模块生成的基准电压
Figure 163601DEST_PATH_IMAGE003
较高，而由于运算放 大器正常工作时，其正相输入端的电压需要小于其电源电压，因此，现有技术中的供电电路 通常无法在低启动电压和低工作电压下正常启动和工作。
发明内容
本申请实施例提供一种可减小温度影响的电路结构，可以减小温度对电路的影响，该技术方案如下。
一方面，提供了一种减小温度影响的电路结构，所述电路结构包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一三极管、第二三极管以及目标运算放大器；
所述目标运算放大器的正相输入端与第一端点连接；所述第一端点通过第五电阻与所述目标运算放大器的输出端相连；所述第一端点还通过第一三极管接地；
所述目标运算放大器的反相输入端与第二端点连接；所述第二端点通过第四电阻与所述目标运算放大器的输出端相连；所述第二端点还依次通过第二三极管以及第三电阻接地；
所述目标运算放大器的输出端与所述第二三极管的基极连接；所述第二三极管的基极还通过第一电阻以及第二电阻接地；所述第二三极管的基极还通过第一电阻与所述第一三极管的基极相连。
在一种可能的实现方式中，所述目标运算放大器的正电源端与电源电压端相连；
所述目标运算放大器的负电源端接地。
在一种可能的实现方式中，所述第二三极管的发射极与基准电压输出端连接，以便所述电路结构通过所述基准电压输出端输出基准电压值。
在一种可能的实现方式中，所述电路结构还包括第六电阻；
所述目标运算放大器的输出端与所述第二三极管的基极连接，包括：
所述目标运算放大器的输出端通过第六电阻与所述第二三极管的基极连接。
在一种可能的实现方式中，所述第一端点还通过第一三极管接地，包括：
所述第一端点与所述第一三极管的集电极连接，且所述第一三极管的发射极接地，使所述第一端点通过所述第一三极管接地。
在一种可能的实现方式中，所述第二端点还依次通过第二三极管以及第三电阻接地，包括：
所述第二端点与所述第二三极管的集电极连接，且所述第二三极管的发射极通过第三电阻接地，使所述第二端点依次通过第二三极管以及第三电阻接地。
在一种可能的实现方式中，所述第一三极管为一个目标三极管；所述第二三极管为N个并联的目标三极管；
所述第二三极管与所述第一三极管中目标三极管的数量比值为N；
所述第二端点分别与N个并联的目标三极管的集电极连接；所述N个并联的目标三极管的发射极分别通过第三电阻接地。
在一种可能的实现方式中，所述第一三极管为Q个并联的目标三极管；所述第二三极管为P个并联的目标三极管；且P与Q的数量比值为N；
所述第二端点分别与P个并联的目标三极管的集电极连接；所述P个并联的目标三极管的发射极分别通过第三电阻接地；
所述第一端点分别与Q个并联的目标三极管的集电极连接；所述Q个并联的目标三极管的发射极接地。
在一种可能的实现方式中，所述基准电压值与第一比值满足第一指定条件；所述第一比值为第一电阻与第二电阻之间的比值。
在一种可能的实现方式中，所述第一比值、第二比值以及所述数量比值之间满足第二指定条件；
所述第二比值为第四电阻与第五电阻之间的比值。
又一方面，提供了一种减小温度影响的供电电路，所述供电电路包括上述减小温度影响的电路结构中的任一者。
本申请提供的技术方案可以包括以下有益效果：
在设计基准电压模块时，目标运算放大器的正相输入端与第一端点连接；目标运算放大器的反相输入端与第二端点连接；目标运算放大器的输出端通过第五电阻连接至第一端点、以及通过第四电阻连接至第二端点；第一端点还通过第一三极管接地；第二端点还依次通过第二三极管以及第三电阻接地；目标运算放大器的输出端与第二三极管的基极连接；第二三极管的基极还通过第一电阻以及第二电阻接地；第二三极管的基极还通过第一电阻与第一三极管的基极相连。上述电路结构，在无需较多元器件的情况下，减小了温度对最后从基准电压端输出的基准电压的影响，从而大大提高了基准电压模块的输出精度。
并且在上述电路结构中，可以通过调节第一电阻与第二电阻的比值，实现调节基准电压的输出值；故此时，可通过设置所需的第一电阻和第二电阻，从而得到较低的基准电压；
并且，通过上述方案，可以提高应用该基准电压模块的供电电路的输出电压的精度，并且减小了温度对供电电路的影响，同时该供电电路在低启动电压和低工作电压下可实现正常启动和工作。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了一种常见的LDO供电电路结构示意图。
图2是根据本申请一个示例性实施例示出的一种减小温度影响的电路结构的结构示意图。
图3是根据本申请一个示例性实施例示出的一种减小温度影响的供电电路的结构示意图。
具体实施方式
下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图2是根据本申请一个示例性实施例示出的一种减小温度影响的电路结构的结构示意图，且通过在电路中设置如图2所示的电路结构作为基准电压模块，可减小温度对电路的影响。如图2所示，该电路结构包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一三极管Q1、第二三极管Q2以及目标运算放大器U1；
该目标运算放大器U1的正相输入端与第一端点A连接；该第一端点A通过第五电阻R5与该目标运算放大器U1的输出端相连；该第一端点A还通过第一三极管Q1接地；
该目标运算放大器U1的反相输入端与第二端点B连接；该第二端点B通过第四电阻R4与该目标运算放大器U1的输出端相连；该第二端点B还依次通过第二三极管Q2以及第三电阻R3接地；
该目标运算放大器U1的输出端与该第二三极管Q2的基极连接；
该第二三极管Q2的基极还通过第一电阻R1以及第二电阻R2接地；该第二三极管Q2的基极还通过第一电阻R1与该第一三极管Q1的基极相连。
在一种可能的实现方式中，该第二三极管Q2的发射极与基准电压输出端
Figure 176688DEST_PATH_IMAGE005
连 接，以便该电路结构通过该基准电压输出端
Figure 638893DEST_PATH_IMAGE005
输出基准电压值。
在一种可能的实现方式中，该电路结构还包括第六电阻R6；
该目标运算放大器U1的输出端与该第二三极管Q2的基极连接，包括：
该目标运算放大器U1的输出端通过第六电阻R6与该第二三极管Q2的基极连接。
在一种可能的实现方式中，该第一端点A还通过第一三极管Q1接地，可以通过如下连接方式实现：
该第一端点A与该第一三极管Q1的集电极连接，且该第一三极管Q1的发射极接地，使该第一端点A通过该第一三极管Q1接地。
在一种可能的实现方式中，该第二端点还依次通过第二三极管以及第三电阻接地，可以通过如下连接方式实现：
该第二端点B与该第二三极管Q2的集电极连接，且该第二三极管Q2的发射极通过第三电阻R3接地，使该第二端点B依次通过第二三极管Q2以及第三电阻R3接地。
在一种可能的实现方式中，该第一三极管Q1为一个目标三极管；该第二三极管Q2为N个并联的目标三极管；
该第二三极管与该第一三极管中目标三极管的数量比值为N；
此时，该第二端点B分别与N个并联的目标三极管的集电极连接；该N个并联的目标三极管的发射极分别通过第三电阻R3接地。
在一种可能的实现方式中，该第一三极管Q1为Q个并联的目标三极管；该第二三极管Q2为P个并联的目标三极管；且P与Q的数量比值为N；
该第二端点B分别与P个并联的目标三极管的集电极连接；该P个并联的目标三极管的发射极分别通过第三电阻R3接地；
该第一端点A分别与Q个并联的目标三极管的集电极连接；该Q个并联的目标三极管的发射极接地。
也就是说，在本申请实施例中，该第一三极管Q1与第二三极管Q2都可以为由相同型号，具有相同参数的目标三极管组成，且第二三极管Q2中并联的目标三极管的数量为第一三极管Q1中并联的三极管数量的N倍，可选的，在本申请实施例中，N（也就是数量比值）为16。
可选的，该目标三极管可以为NPN三极管。
在一种可能的实现方式中，该基准电压值与第一比值满足第一指定条件，且第一比值为第一电阻R1以及第二电阻R2之间的比值，也就是第一电阻R1的电阻值与第二电阻R2的电阻值之间的比值。
在一种可能的实现方式中，该第一比值、第二比值以及该数量比值之间满足第二指定条件；
该第二比值为第四电阻R4与第五电阻R5之间的比值。
在本申请实施例中，第四电阻与第五电阻的比值（也就是第二比值），第一电阻与 第二电阻的比值（也就是第一比值），第二三极管Q2与第一三极管Q1的数量比值（也就是N） 在满足条件的情况下是可以改变的，也就是说第一电阻R1与第二电阻R2的第一比值需要满 足的第一指定条件为：根据基准电压端
Figure 721119DEST_PATH_IMAGE005
输出的基准电压值的大小，将第一比值
Figure 926972DEST_PATH_IMAGE006
设 计为
Figure 794565DEST_PATH_IMAGE007
。
而当确定了第一比值后，第一比值、第二比值以及数量比值之间所需要满足的第二指定条件为：
根据第一比值
Figure 958830DEST_PATH_IMAGE006
的大小，相应设计第四电阻R4与第五电阻R5的比值（即第二比 值）以及第一三极管Q1和第二三极管Q2中目标三极管的个数比，使得
Figure 793931DEST_PATH_IMAGE008
。
上述电路结构的工作原理如下：
设定第四电阻R4的阻值为25K，第五电阻R5的阻值为10K；
设定第一电阻R1的阻值为10K，第二电阻R2的阻值为60K；
第一三极管Q1中包含的目标三极管和第二三极管Q2中包含的目标三极管的个数比1：16，例如第一三极管Q1中包含一个目标三极管，而第二三极管Q2包含16个目标三极管，且第一三极管Q1中目标三极管和第二三极管Q2中目标三极管的参数完全相同；
目标运算放大器U1上电之后，生成输出电压VO，该输出电压VO加到第六电阻R6上后，由第六电阻R6、第一电阻R1和第二电阻R2构成的第一支路形成导通电流，使得第一电阻R1和第二电阻R2上分别产生导通电压VD和VC，该导通电压VC和VD分别使得第一三极管Q1和第二三极管Q2导通，故此时，在输出电压VO的作用下，使得由第五电阻R5和第一三极管Q1构成的第二支路产生第一电流I1，由第四电阻R4、第二三极管Q2和第三电阻R3构成的第三支路产生第二电流I2；同时，由于目标运算放大器U1的正相输入端和反相输入端均无法流过电流，因此，第一电流I1即等于流过第五电阻R5的电流IR5，也等于第一三极管Q1中目标三极管的集电极电流IC1，第二电流I2即等于流过第四电阻R4的电流IR4，也等于第二三极管Q2中的16个目标三极管的集电极电流IC2之和；
因此，
Figure 803475DEST_PATH_IMAGE009
，
Figure 915788DEST_PATH_IMAGE010
， 其中VA为第一端点A的电压，VB为第二端点B的电压；
此时，在运算放大器U1的负反馈作用下，使得第一端点A的电压等于第二端点B的 电压，即VA=VB，同时，由于第四电阻R4的阻值为25K，第五电阻R5的阻值为10K，因此，
Figure 857812DEST_PATH_IMAGE011
；
本领域中，三极管的集电极电流公式为
Figure 55575DEST_PATH_IMAGE012
，
Figure 868810DEST_PATH_IMAGE013
为三极管基 极和发射极之间的电压，且就单个三极管而言，
Figure 225842DEST_PATH_IMAGE014
，其中
Figure 466330DEST_PATH_IMAGE015
为发射结的反向饱和电流，
Figure 151390DEST_PATH_IMAGE016
为温度的电压当量，且
Figure 378103DEST_PATH_IMAGE017
，K为开 尔文温度；
故此时，
Figure 465007DEST_PATH_IMAGE018
，
Figure 735452DEST_PATH_IMAGE019
，其中
Figure 642228DEST_PATH_IMAGE020
为第一 三极管Q1的基极和发射极之间的电压，
Figure 407053DEST_PATH_IMAGE021
为第二三极管Q2的基极和发射极之间的电 压；
因此，由
Figure 348464DEST_PATH_IMAGE022
，可得
Figure 55389DEST_PATH_IMAGE023
， 即
Figure 449461DEST_PATH_IMAGE024
，两边取ln对数可得
Figure 283556DEST_PATH_IMAGE025
，从而得到
Figure 79474DEST_PATH_IMAGE026
；
此时，根据图2中的电路结构可知，
Figure 832666DEST_PATH_IMAGE027
，
Figure 104247DEST_PATH_IMAGE028
，
Figure 866667DEST_PATH_IMAGE029
，因此，
Figure 782670DEST_PATH_IMAGE030
，即
Figure 313621DEST_PATH_IMAGE031
；
需要注意的是，本申请中第二三极管Q2中目标三极管的数量为16个，而本领域中， 对于多个三极管集成在一起的组合而言，通常不定量讨论其
Figure 682286DEST_PATH_IMAGE032
的大小，因此，本申请中仅 有
Figure 982817DEST_PATH_IMAGE033
；
综合上述三段，消除等式中的
Figure 877961DEST_PATH_IMAGE034
电压，可得：
Figure 972956DEST_PATH_IMAGE035
，则
Figure 704283DEST_PATH_IMAGE036
；
因此，最后得到一个消除温度系数且可做到数值很低的基准电压：
Figure 542926DEST_PATH_IMAGE037
；
综上所述，在设计基准电压模块时，目标运算放大器的正相输入端与第一端点连接；目标运算放大器的反相输入端与第二端点连接；目标运算放大器的输出端通过第五电阻连接至第一端点、以及通过第四电阻连接至第二端点；第一端点还通过第一三极管接地；第二端点还依次通过第二三极管以及第三电阻接地；目标运算放大器的输出端与第二三极管的基极连接；第二三极管的基极还通过第一电阻以及第二电阻接地；第二三极管的基极还通过第一电阻与第一三极管的基极相连。上述电路结构，在无需较多元器件的情况下，减小了温度对最后从基准电压端输出的基准电压的影响，从而大大提高了基准电压模块的输出精度。
并且在上述电路结构中，可以通过调节第一电阻与第二电阻的比值，实现调节基准电压的输出值；故此时，可通过设置所需的第一电阻和第二电阻，从而得到较低的基准电压；
并且，通过上述方案，可以提高应用该基准电压模块的供电电路的输出电压的精度，并且减小了温度对供电电路的影响，同时该供电电路在低启动电压和低工作电压下可实现正常启动和工作。
图3是根据本申请一个示例性实施例示出的一种减小温度影响的供电电路的结构示意图。
图3所示出的供电电路中包含基准电压模块，该基准电压模块可以实现为如图2所示的减小温度影响的电路，且在该减小温度影响的电路中，第二三极管的发射极上的电压值可以作为该供电电路基准电压模块的输出（也就是基准电压值）。
在一种可能的实现方式中，如图3所示，除了如图2所示的减小温度影响的电路之外，该供电电路中还包括目标比较器U3、功率开关管M2、第九电阻R9、第十电阻R10以及目标电容C2。
功率开关管M2的漏极与电源电压端VDD连接，功率开关管M2的源极与供电电路的输出引脚连接，且该功率开关管M2的源极还通过第九电阻R9以及第十电阻R10接地。
该功率开关管M2的源极还通过第九电阻R9连接至目标比较器U3的反相输入端；该 目标比较器U3的正相输入端接入基准电压模块所产生的基准电压值
Figure 167942DEST_PATH_IMAGE038
，该目标比较器 U3的正电源端与电源电压端VDD连接，该目标比较器U3的负电源端接地。
因此在如图3所示的供电电路中，由目标比较器U3的虚短虚断特性，第九电阻R9以 及第十电阻R10之间的电压值，与基准电压模块的输出电压
Figure 824051DEST_PATH_IMAGE038
相同，即满足公式
Figure 901729DEST_PATH_IMAGE039
，因此输出引脚的电压
Figure 809642DEST_PATH_IMAGE040
为
Figure 164531DEST_PATH_IMAGE041
。
而由图2对应的实施例示出内容可知，通过图2中示出的电路作为供电电路的基准 电压模块后，该基准电压模块输出的基准电压值
Figure 866908DEST_PATH_IMAGE038
与温度系数无关，因此该基准电压 模块输出的基准电压值
Figure 697460DEST_PATH_IMAGE038
受到温度的影响较小，进而使得图3所示的供电电路的输出 引脚的电压
Figure 2540DEST_PATH_IMAGE040
受到温度的影响较小，从而提高了如图3所示的供电电路的输出电压的 准确度；同时，由于该基准电压模块可以输出较低的基准电压值，因此，该供电电路在低启 动电源电压和低工作电源电压下可实现正常启动和工作。
另外，除了如图3所示的供电电路之外，本申请所涉及的供电电路还可以是将如图2所示的减小温度影响的电路作为基准电压模块的其他结构的供电电路。
也就是说，在将本申请中图2所示的减小温度影响的电路，作为任一结构的供电电路中的基准电压模块后，也就是将图2中的第二三极管的发射极处的电压值作为基准电压值后，由于此时相比传统结构的基准电压模块来说，本申请示出的基准电压模块中温度对基准电压的影响更小，因此基准电压的精度提高，从而提高了供电电路的供电精度。
此外，该基准电压模块除了可用于产生供电电路中的基准电压，也可作为集成电路芯片中的带隙基准电压源使用，从而减小集成电路芯片受温度的影响。
综上所述，在设计基准电压模块时，目标运算放大器的正相输入端与第一端点连接；目标运算放大器的反相输入端与第二端点连接；目标运算放大器的输出端通过第五电阻连接至第一端点、以及通过第四电阻连接至第二端点；第一端点还通过第一三极管接地；第二端点还依次通过第二三极管以及第三电阻接地；目标运算放大器的输出端与第二三极管的基极连接；第二三极管的基极还通过第一电阻以及第二电阻接地；第二三极管的基极还通过第一电阻与第一三极管的基极相连。上述电路结构，在无需较多元器件的情况下，减小了温度对最后从基准电压端输出的基准电压的影响，从而大大提高了基准电压模块的输出精度。
并且在上述电路结构中，可以通过调节第一电阻与第二电阻的比值，实现调节基准电压的输出值；故此时，可通过设置所需的第一电阻和第二电阻，从而得到较低的基准电压；
并且，通过上述方案，可以提高应用该基准电压模块的供电电路的输出电压的精度，并且减小了温度对供电电路的影响，同时该供电电路在低启动电压和低工作电压下可实现正常启动和工作。
需要注意的是，本申请中记载的，“可减小温度影响的电路结构”以及“减小温度影响的电路结构”，都表示为“用于减小温度影响的电路结构”，也就是说当在电路中设置如图2或图3所示的电路结构后，能够减小温度对电路的影响。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (7)

1.一种减小温度影响的电路结构，其特征在于，所述电路结构包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一三极管、第二三极管以及目标运算放大器；
所述目标运算放大器的正相输入端与第一端点连接；所述第一端点通过第五电阻与所述目标运算放大器的输出端相连；所述第一端点还通过第一三极管接地；
所述目标运算放大器的反相输入端与第二端点连接；所述第二端点通过第四电阻与所述目标运算放大器的输出端相连；所述第二端点还依次通过第二三极管以及第三电阻接地；
所述目标运算放大器的输出端与所述第二三极管的基极连接；所述第二三极管的基极还通过第一电阻以及第二电阻接地；所述第二三极管的基极还通过第一电阻与所述第一三极管的基极相连；
其中，所述第一三极管为一个目标三极管；所述第二三极管为N个并联的目标三极管；所述第二三极管与所述第一三极管中目标三极管的数量比值为N；所述第二端点分别与N个并联的目标三极管的集电极连接；所述N个并联的目标三极管的发射极分别通过第三电阻接地；
或者，所述第一三极管为Q个并联的目标三极管；所述第二三极管为P个并联的目标三极管；且P与Q的数量比值为N；所述第二端点分别与P个并联的目标三极管的集电极连接；所述P个并联的目标三极管的发射极分别通过第三电阻接地；所述第一端点分别与Q个并联的目标三极管的集电极连接；所述Q个并联的目标三极管的发射极接地。
2.根据权利要求1所述的电路结构，其特征在于，所述目标运算放大器的正电源端与电源电压端相连；
所述目标运算放大器的负电源端接地。
3.根据权利要求2所述的电路结构，其特征在于，所述第二三极管的发射极与基准电压输出端连接，以便所述电路结构通过所述基准电压输出端输出基准电压值。
4.根据权利要求3所述的电路结构，其特征在于，所述电路结构还包括第六电阻；
所述目标运算放大器的输出端与所述第二三极管的基极连接，包括：
所述目标运算放大器的输出端通过第六电阻与所述第二三极管的基极连接。
5.根据权利要求3或4所述的电路结构，其特征在于，所述基准电压值与第一比值满足第一指定条件；
所述第一比值为第一电阻与第二电阻之间的比值。
6.根据权利要求5所述的电路结构，其特征在于，所述第一比值、第二比值以及所述数量比值之间满足第二指定条件；
所述第二比值为第四电阻与第五电阻之间的比值。
7.一种减小温度影响的供电电路，其特征在于，所述供电电路包括如权利要求1至6任一所述的减小温度影响的电路结构。
CN202210755142.3A 2022-06-30 2022-06-30 一种可减小温度影响的电路结构 Active CN114815951B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210755142.3A CN114815951B (zh) 2022-06-30 2022-06-30 一种可减小温度影响的电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210755142.3A CN114815951B (zh) 2022-06-30 2022-06-30 一种可减小温度影响的电路结构

Publications (2)

Publication Number Publication Date
CN114815951A CN114815951A (zh) 2022-07-29
CN114815951B true CN114815951B (zh) 2022-10-04

Family

ID=82523402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210755142.3A Active CN114815951B (zh) 2022-06-30 2022-06-30 一种可减小温度影响的电路结构

Country Status (1)

Country Link
CN (1) CN114815951B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115357088B (zh) * 2022-10-17 2022-12-27 苏州贝克微电子股份有限公司 一种具有简易结构的低温度系数供电电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025204A (en) * 1990-01-05 1991-06-18 Hewlett-Packard Company Current mirror using resistor ratios in CMOS process
CN105759886A (zh) * 2016-04-20 2016-07-13 佛山臻智微芯科技有限公司 一种降低运放失调电压影响的基准电路
CN205540379U (zh) * 2016-04-15 2016-08-31 大连弘达冶金成套设备有限公司 一种变频器的-5v基准电源电路
CN108646843A (zh) * 2018-08-06 2018-10-12 上海晟矽微电子股份有限公司 带隙电路及电子设备
CN214840729U (zh) * 2021-04-28 2021-11-23 深圳市卓益节能环保设备有限公司 比例阀调节电路及燃气蒸汽发生系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025204A (en) * 1990-01-05 1991-06-18 Hewlett-Packard Company Current mirror using resistor ratios in CMOS process
CN205540379U (zh) * 2016-04-15 2016-08-31 大连弘达冶金成套设备有限公司 一种变频器的-5v基准电源电路
CN105759886A (zh) * 2016-04-20 2016-07-13 佛山臻智微芯科技有限公司 一种降低运放失调电压影响的基准电路
CN108646843A (zh) * 2018-08-06 2018-10-12 上海晟矽微电子股份有限公司 带隙电路及电子设备
CN214840729U (zh) * 2021-04-28 2021-11-23 深圳市卓益节能环保设备有限公司 比例阀调节电路及燃气蒸汽发生系统

Also Published As

Publication number Publication date
CN114815951A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
KR101829416B1 (ko) 보상된 밴드갭
CN112987836B (zh) 一种高性能的带隙基准电路
JP3519361B2 (ja) バンドギャップレファレンス回路
CN113220060B (zh) 高电源抑制比的带隙基准电路和电子设备
CN114578891B (zh) 一种可降低温度影响的电路
CN114815951B (zh) 一种可减小温度影响的电路结构
CN208239921U (zh) 一种基准电压源电路
CN112684239A (zh) 一种低温漂电源电压检测电路
JP4328391B2 (ja) 電圧および電流基準回路
JPH11122059A (ja) 差動アンプ
CN108549455A (zh) 一种具有宽输入范围的降压电路
CN111293876B (zh) 一种电荷泵的线性化电路
JP3157746B2 (ja) 定電流回路
CN115357088B (zh) 一种具有简易结构的低温度系数供电电路
JPH09257840A (ja) 過電流検知回路
CN110554728A (zh) 一种低压差线性稳压电路
CN210244187U (zh) 一种低压差线性稳压电路
JP2006260209A (ja) 電圧制御電圧源
CN117930936B (zh) 过温保护线性电流调节电路及芯片
US3259833A (en) Regulated power supply
KR20000009310A (ko) 저전압 동작용 바이어스 전류회로
CN114115423B (zh) 一种带数字控制的带隙基准电流源电路
CN118331382B (zh) 一种低温漂的电流产生电路和集成电路
CN111309087B (zh) 一种宽电源电压范围的正温度系数电流基准源
CN117348673A (zh) 带隙基准电路、芯片模组及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant