JPS59144209A - 演算増幅器のオフセツト電圧トリミング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は各種の計測用回路等の演算増幅器のオフセッ
ト電圧トリミング回路に係り、特に、オフセット電圧調
整用に設置されたポリシリコン抵抗器の情を演算増幅器
とともに設けたトリミング回路によって調整可能にした
ものに関する。

従来、高い精度が要求される計測器用の演算増幅器では
、そのオフセット電圧を薄膜抵抗をレーザートリミング
によって調整し、又は、ツェナーダイオード破壊（ツエ
ナーザソプ）によって調整することが行われている。こ
のようなオフセント電圧の調整において、レーザートリ
ミングは高価なレーザートリマを必要とし、パッケージ
前に行わなければならない欠点がある。また、ツェナー
ザソプトリミングは演算増幅器にトリミング端子を必要
とするが、この種のトリミングは段階的な調整値しか得
られない欠点がある。

この発明は、演算増幅器を構成する半導体集積回路の内
部にオフセント調整用のポリシリコン抵抗器とともに、
その抵抗値を調整するトリミング回路を設置し、オフセ
ット電圧の調整を容易にするとともに、精度の高い調整
を可能にした演算増幅器のオフセント電圧トリミング回
路の提供を目的とする。

この発明は、一対の信号入力端子を有する演算増幅器に
設げられたオフセント電圧調整用のポリシリコン抵抗器
と、基準電位端子と一方の信号入力端子との間に印加さ
れる電圧及びベースに印加される駆動電圧に基づき導通
状態となる第１のトランジスタと、このトランジスタの
導通によりベース電流が与えられて導通状態となり、前
記基準電位端子と他方の信号入力端子との間に与えられ
る電流源からトリミング電流を前記ポリシリコン抵抗器
に流す第２の１−ランジスタとから構成したことを特徴
とする。

以下、この発明を図面に示した実施例に基づき詳細に説
明する。

第１図はこの発明の演算増幅器のオフセント電圧トリミ
ング回路の実施例を示している。図において、演算増幅
器２の主要回路部３には２つの定電流ａ４．６が設けら
れ、各定電流源４．６にはダイオード８．１０及びオフ
セント電圧調整用のポリシリコン抵抗器から成る抵抗１
２．１４を介して基準電位端子１６Ａ、１６Ｂが形成さ
れている。また、この演算増幅器２の主要回路部３には
、一対の信号入力端子１８Ａ、１８Ｂが形成されるとと
もに、駆動電圧Ｖｃｃを印加する電源端子２０が形成さ
れている。

そして、この演算増幅器２には各抵抗１２．１４を個別
にトリミングしてオフセ・ノド電圧を調整するため、前
記抵抗１２．１４を含んで構成されるトリミング回路２
２Ａ、２２Ｂが設置されてｌ／′Ｎる。

即ち、トリミング回路２２Ａにおいて、第１のトランジ
スタ２４のエミッタは抵抗２６を介して信号入力端子１
８Ａに接続され、このトランジスタ２４のベースは前記
電源端子２０に接続されてし）る。またここのトランジ
スタ２４のコレクタは第２のトランジスタ２８のベース
に接続され、このトランジスタ２８のコレクタは前記信
号入力端子１８Ｂに接続され、また、エミッタは抵抗１
２の高電位側端子に接続されている。また、トリミング
回路２２Ｂにおいて、第１のトランジスタ３０のエミッ
タは信号入力端子１８Ｂに抵抗３２を介して接続され、
このトランジスタ３０のベースは前記トランジスタ２４
と同様に電源端子２０に接続されている。このトランジ
スタ３０のコレクタには第２のトランジスタ３４のベー
スが接続され、トランジスタ３４のコレクタは前記信号
入力端子１８Ａに接続されるとともに、そのエミッタは
抵抗１４の高電位側端子に接続されている。

以上の構成に基づき、演算増幅器２のオフセット電圧の
トリミングを説明する。抵抗１２の抵抗値を調整して演
算増幅器２のオフセント電圧をトリミングする場合、第
２図に示すように、信号入力端子１８Ａと基準電位端子
１６Ａとの間に電圧源３６を接続する。この電圧源３６
の電圧をＶＩＮとすると、この電圧ＶＩＮは駆動電圧Ｖ
ｃｃ、基準電位端子の基準電位ＶＥＥ及び第１のトラン
ジスタの順方向降下電圧ＶＦを加えた値（Ｖ　ｃ　ｃ　
＋ＶＥＥ＋ＶＦ）に設定する。一方、信号入力端子１８
Ｂと基準電位端子１６Ｂとの間には、トリミング電流を
流すための定電流源３８を接続し、電源端子２０には駆
動電圧Ｖｃｃを印加するものとする。このようにすると
、第１のトランジスタ２４は導通状態となり、第２のト
ランジスタ２８のベースには第１のトランジスタ２４か
らベース電流が与えられ、トランジスタ２８は導通状態
となる。

この結果、定電流源３８からトランジスタ２８を介して
抵抗１２にトリミング電流が流れる。この電流の流れる
時間を任意に設定することにより、ポリシリコン抵抗器
の性質を利用して抵抗１２の値を任意に設定することが
できる。

また、抵抗１４の値をトリミングする場合には、信号入
力端子１８Ａと基準電位端子１６Ａとの間に定電流源３
８を接続し、信号入力端子１８Ｂと基準電位端子１６Ｂ
との間に電圧源３６を接続して抵抗調整を行うものとす
る。このようにすれば、抵抗１２又は１４の抵抗値の調
整に基づき、演算増幅器２に所望のオフセント電圧を設
定することができる。

このような構成によれば、抵抗１２又は１４の抵抗値の
調整において、回路上にトリミング端子を別に設ける必
要が無（、高価なレーザートリマ等のトリミング装置を
必要としない。特に、最小限のコストで低オフセツト電
圧の演算増幅器を実現でき、製品の完成（パンケージン
グ）後も高精度にトリミングすることかできる。しかも
、トリミング用の電流は駆動電圧Ｖｃｃと基準電位ＶＥ
Ｅ（■ＣＣ＋ＶＥＥ）の範囲内で任意の値に設定でき、
特別な電源を必要としない。また、抵抗１２．１４の設
定は連続的な値を取って調整することができるので、オ
フセット電圧の設定は極めて高精度に行うことかできる
。

第３図及び第４図はこの発明の具体的な実施例を示して
いる。第３図に示す演算増幅器２は、主要回路部３を一
対のＰＮＰ形トランジスタ４０．４２、前記定電流源と
しての電流反転回路を構成するトランジスタ４４．４６
及びダイオード４８で構成したものである。そして、ト
ランジスタ４０のベースに信号入力端子１８Ａ、トラン
ジスタ４２のベースに信号入力端子１８Ｂが形成され、
共通にしたトランジスタ４０．４２のエミツタにダイオ
ード４８を介して駆動電圧Ｖｃｃを印加する電源端子２
０が形成されている。

このように演算増幅器２を構成した場合、前記トリミン
グ回路２２Ａ、２２Ｂは前記実施例と同様に構成するこ
とができ、抵抗１２．１４のトリミングによってオフセ
ット電圧を任意に調整することができる。第３図に示す
回路は抵抗１２のトリミングを行うようにしたものであ
り、このため、信号入力端子１８Ａと基準電位端子１６
Ａの間に電圧源３６を接続し、且つ、信号入力端子１８
Ｂと基準電位端子１６Ｂの間に定電流源３８を接続して
いる。

第４図は前記実施例のＰＮＰ形トランジスタ４０．４２
に代えてＮＰＮ形トランジスタ５０．５２で構成し、さ
らに、ＰＮＰＮ上形ンジスタ５４．５６及び定電流源５
８．６０．６２を付加して構成したものである。このよ
うなＮＰＮ形トランジスタ５０．５２を主要回路部３に
含む場合でも、トリミング回路２２Ａ、２２Ｂはそれぞ
れ同様に構成することができ、各オフセ・ノド電圧調整
用の抵抗１２．１４を同様にトリミングし、演算増幅器
２のオフセント電圧を高精度に調整することができる。

以上説明したようにこの発明によれば、演算増幅器２の
内部にオフセント電圧を調整するトリミング回路を設け
たので、特別なトリミング用端子を形成する必要かなく
、また、高価なレーザートリマ等によるトリミング操作
を要することなく、最小限のコストで低オフセ・／ト電
圧の演算増幅器を実現でき、しかも、そのオフセット電
圧は所望の値に調整することができる。

【図面の簡単な説明】

第１図はこの発明の演算増幅器のオフセット電圧トリミ
ング回路の実施例を示す回路図、第２図はそのトリミン
グ状態を示す回路図、第３図及び第４図はこの発明の具
体的実施例を示す回路図である。 ２・・・演算増幅器、１２．１４・・・オフセット電圧
調整用のポリシリコン抵抗器、２２Ａ、２２Ｂ・・・ト
リミンク回路、２４・・・第１のトランジスタ、２８・
・・第２のトランジスタ。 ＝４３ 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 一対の信号入力端子を有する演算増幅器に設けられたオ
   フセット電圧調整用のポリシリコン抵抗器と、基準電位
   端子と一方の信号入力端子との間に印加される電圧及び
   ベースに印加される駆動電圧に基づき導通状態となる第
   １のトランジスタと、このトランジスタの導通によりベ
   ース電流が与えられて導通状態となり前記基準電位端子
   と他方の信号入力端子との間に与えられる電流源がらト
   リミング電流を前記ポリシリコン抵抗器に流す第２のト
   ランジスタとから構成したことを特徴とする演算増幅器
   のオフセント電圧トリミング回路。