JPH01200714A - パルス発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はパルス幅の比率が一定の複数のパルス信号を出
力するパルス発生装置に関するものである。

従来の技術 従来、パルス幅の比率が一定の第１、第２のパルス出力
信号ＰＬ、Ｐ２を発生するこの種のパルス発生装置は、
第３図に示すように入力端子１が互いに接続された第１
、第２のワンショットマルチ回路２，３が使用されてお
り、端子４にはパルス幅決定用の時定数回路５□、５□
が各別に接続されている。第１、第２の両ワンショット
マルチ回路２，３はその構成が同じであって、具体的に
は第４図に示すように構成されている。第５図はその要
部波形図を示す。

第４図のワンショットマルチ回路は、電源電圧を抵抗Ｒ
１□、Ｒ３２で分圧してバイアス電圧を出力するバイア
ス回路６と、時定数回路５の出力電圧とバイアス回路６
から与えられるバイアス電圧とをトランジスタＴ６．　
Ｔ７で比較する差動増幅部７と、入力パルスａのレベル
が所定値を超えたときに前記時定数回路５の出力電圧を
前記差動増幅部７に供給するようオフ状態となるトラン
ジスタＴＳからなるスイッチ手段８などからなり、差動
増幅部７の出力側からパルス出力を得るように構成され
ている。

さらに詳しく説明すると次のようになる。入力端子１か
らトランジスタＴ１のベースに加えられた入力パルスａ
の立上りエツジより、外部の時定数で決まるパルス幅の
パルスを発生するよう構成されている。トランジスタＴ
工、Ｔ２０ベースエミッタ間電圧をＶＩＥ□、　ＶＢＥ
２とすれば、トランジス以上のパルスが加わればトラン
ジスタＴ２がオンし、トランジスタＴ５．Ｔｌｌはオフ
となる。トランリ、端子４の電圧がこの電圧になるまで
トランジスタＴ７はオンし続け、トランジスタＴ１．　
Ｔ工。もオンし続ける。端子４の電圧が８０、＋。□２
ＶＣＣより高くなればトランジスタＴ７はオフし、トラ
ンジスタＴ３１Ｔ１．Ｑもオフする。すなわち、出力パ
ルスＰのパルス幅は時定数回路５の時定数ＣＲとｖＨ−
ＲＶＣＣで決まり、出力オンのノ（ルＲ□１＋Ｒ１□ −エ肛 ス幅をＴＩとすればＶｃｃ　（１−ｅ　”）＝となり、
内部抵抗Ｒ工１．Ｒ１□の比と外部に接続された抵抗と
コンデンサの時定数回路５のみでパルス幅が決定される
。

発明が解決しようとする課題 このような従来の構成では、パルスの出力を二つ取り出
したいときには第３図に示したようにワンシミツトマル
チ回路２，３が必要であり、外部に各別に時定数回路５
１，５□を接続することが必要となる。このようなこと
はとりわけ、集積回路化する場合に外部に接続する部品
点数の増大となり、その有利性を失っていく。またパル
ス幅の精度が必要な場合には、時定数回路５□と５□を
各々調整する必要があり、調整コストも増大する。

本発明は外部に接続する部品点数が少なく、しかも少な
い調整でパルス幅の比率が所定値の複数の出力パルスを
得ることができるパルス発生装置を提供することを目的
とする。

課題を解決するための手段 本発明のパルス発生装置は、電源電圧を分圧して互いに
異なる第１、第２のバイアス電圧を出力するバイアス回
路と、時定数回路の出力電圧と第１のバイアス電圧を比
較する第１の差動増幅部と、前記時定数回路の出力電圧
と第２のバイアス電圧を比較する第２の差動増幅部と、
入力パルスのレベルが所定値を超えたときに前記時定数
回路の出力電圧を第１、第２の差動増幅部に供給するス
イッチ手段とを設け、第１、第２の差動増幅部の各出力
側からパルス出力信号を得るように構成したことを特徴
とする。

作用 この構成によると、第１、第２の差動増幅部には、基準
入力電圧として互いに異なる第１、第２のバイアス電圧
が印加され、基準入力電圧と比較すべき電圧を単一の時
定数回路から与えている。

したがって、第１、第２の差動増幅部で共通の時定数回
路を使用していても、第１、第２の差動増幅部の各出力
側には、第１、第２のバイアス電圧に応じたパルス幅比
率の第１、第２のパルス出力信号が発生する。

実施例 以下、本発明の一実施例を第１図と第２図に基づいて説
明する。

第１図は本発明のパルス発生装置を示し、第２図はその
要部波形図を示す。電源電圧Ｖｃｃを抵抗Ｒ□７．　Ｒ
１，ｌ、　Ｒ１，で分圧して互いに異なる第１、第２の
バイアス電圧Ｖ□ｌＶ２を出力するバイアス回路９と、
時定数回路５の出力電圧とバイアス回路９から与えられ
る第１のバイアス電圧ｖ１とをトランジスタＴ、、Ｔ７
で比較する第１の差動増幅部１０と、前記時定数回路５
の出力電圧とバイアス回路９から与えられる第２のバイ
アス電圧ｖ２とをトランジスタＴ１１．Ｔ１□で比較す
る第２の差動増幅部１１と、入力パルスａのレベルが所
定値を超えたときに前記時定数回路５の出方電圧を第１
、第２の差動増幅部１０．１１に供給するようオフ状態
となるトランジスタＴｓからなるスイッチ手段８などか
らなり、第１、第２の差動増幅部１０．１１の各出力側
からパルス出力信号ＰＬ、Ｐ２を得るように構成されて
いる。■１．■２は第１、第２の差動増幅部１０．１１
の定電流源である。

さらに詳しく説明すると次のようになる。トランジスタ
Ｔ１．Ｔ２のベース、エミッタ間電圧をＶＢＥ□、　Ｖ
ＢＥ２とすれば、入力パルスａの高さがスタＴ２がオン
してトランジスタＴ５がオフする。

したがって端子４の電圧は時定数回路５の出力型部１０
のトランジスタＴ７の出力側に接続されたトランジスタ
Ｔ９のオン期間はＴ　Ｈ□　＝　ＣＲ１□力側から得ら
れる第２のパルス信号Ｐ２のパルスしたがって、トラン
ジスタＴ、のコレクタ電位が“ＨＩＩレベルとなる期間
’ｒｕ工は、Ｔ　ｕ　ｘ　”　Ｔ　ｕ　ａ−ル入出力信
号ＰＬ、Ｐ２のパルス幅の比率Ｔ　ｎ　２　／ＴＨ□は となり、抵抗Ｒ１□、Ｒ□。、Ｒ１９の抵抗比のみで決
まる。このことは第１図に示した回路を集積回路化する
場合、一般に半導体集積回路の製造においては、各抵抗
器の抵抗比は精度が良いため、抵抗Ｒ１□、Ｒ１，，Ｒ
□９は調整する必要がないことを意味している。したが
って、第１、第２のパスル信号ＰＬ、Ｐ２を単一の時定
数回路５だけで精度良く出力すすることができ、従来の
ような調整点の増加、外部部品の点数の増加を回避する
ことができる。

発明の効果 以上のように本発明によると、単一の時定数回路から比
較すべき電圧が印加される第１、第２の差動増幅部を設
け、第１、第２の差動増幅部の基準入力電圧には、電源
電圧を分圧するバイアス回路から互いに異なる第１、第
２のバイアス電圧を印加したため、時定数回路を第１、
第２の差動増幅部で共通に使用したにもかかわらず、第
１、第２の差動増幅部の出力側には第１、第２のバイア
ス電圧に応じたパルス幅比率の第１、第２のパルス信号
が発生することができ、外部部品の点数削減ならびに調
整コストを低減することができるものである。

【図面の簡単な説明】

第１図は本発明のパルス発生装置の一実施例の回路図、
第２図は同装置の要部波形図、第３図は従来のパルス発
生装置の構成図、第４図は従来のパルス発生装置におい
て使用されていたワンショットマルチ回路の回路図、第
５図は同回路の要部波形図である。 ａ・・・入力パルス信号、ＰＬ、Ｐ２・・第１、第２の
パルス出力信号、５・・時定数回路、８・・・スイッチ
手段、９・・・バイアス回路、１０．１１・・第１、第
２の差動増幅部、Ｖ□ｌ　Ｖ２・・・第１、第２のバイ
アス電圧。 代理人　　　森　　本　　義　　弘

Claims (1)

【特許請求の範囲】
1. １、電源電圧を分圧して互いに異なる第１、第２のバイ
   アス電圧を出力するバイアス回路と、時定数回路の出力
   電圧と第１のバイアス電圧を比較する第１の差動増幅部
   と、前記時定数回路の出力電圧と第２のバイアス電圧を
   比較する第２の差動増幅部と、入力パルスのレベルが所
   定値を超えたときに前記時定数回路の出力電圧を第１、
   第２の差動増幅部に供給するスイッチ手段とを設け、第
   １、第２の差動増幅部の各出力側からパルス出力信号を
   得るように構成したパルス発生装置。