JPS61105628A - クランプ回路 - Google Patents

クランプ回路

Info

Publication number
JPS61105628A
JPS61105628A JP22658784A JP22658784A JPS61105628A JP S61105628 A JPS61105628 A JP S61105628A JP 22658784 A JP22658784 A JP 22658784A JP 22658784 A JP22658784 A JP 22658784A JP S61105628 A JPS61105628 A JP S61105628A
Authority
JP
Japan
Prior art keywords
clamp
transistor
output
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22658784A
Other languages
English (en)
Other versions
JPH0823784B2 (ja
Inventor
Takuzo Kamimura
上村 卓三
Takahiro Oota
太田 隆裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP22658784A priority Critical patent/JPH0823784B2/ja
Publication of JPS61105628A publication Critical patent/JPS61105628A/ja
Publication of JPH0823784B2 publication Critical patent/JPH0823784B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、クランプレベルの変動を抑制したクランプ
回路に関する。
従来の技術 第3図は、従来のクランプ回路の一例を示し、このクラ
ンプ回路器よ0、順方向に直列に接続されたダイオード
2.4と、逆方向に直列に接続されたダイオード6.8
との並列回路に抵抗10を接続し、抵抗10の各端子に
入力端子12、出力端子14を形成したものであり、ダ
イオード4.8の接続点には一定の基準バイアス電圧源
から基準バイアス電圧Vfiが設定される。
このようなりランプ回路において、第4図のAに示す入
力信号vl、lが入力端子12に加えられると、出力端
子14には第4図のBに示すクランプ出力■。が出力さ
れ、このクランプ出力■。において、+VDはダイオー
ド2.4で設定されるクランプ電圧、−vDはダイオー
ド6.8で設定されるクランプ電圧である。
このようなりランプ回路では、ダイオード2.4.6.
8の接続数によって段階的にクランプ電圧が変更できる
発明が解決しようとする問題点 しかしながら、この種のクランプ回路には、次のような
問題点がある。
(al  入力信号電圧によりダイオードを流れる電流
が変わるために、入力信号電圧によってクランプ電圧レ
ベルが変動する。
(b)  クランプ回路のドライブ能力がダイオードに
よって決定されるとともに、バイアス電圧源側にダイオ
ードを介して電流が流れ込むので、入力信号電圧によっ
てバイアス電圧が影響を受は易く、精度の高いクランプ
出力を得ようとすれば、そのための対策が必要である。
そこで、この発明は、入力信号電圧によるクランプ電圧
レベルの変動を抑制し、高精度のクランプ出力が得られ
るクランプ回路を提供しようとするものである。
問題点を解決するための手段 すなわち、この発明は、ダイオードに定電流を流してク
ランプ電圧を設定するクランプ電圧源を設け、このクラ
ンプ電圧源で形成されたクランプ電圧をバッファ回路を
介して取り出し、このバッファ回路の出力部に抵抗を介
してクランプすべき信号を加えるとともに、その出力部
からクランプ出力を取り出すことを特徴とするものであ
る。
作用 したがって、この発明は、クランプ電圧源で安定したク
ランプ電圧を形成し、このクランプ電圧をバッファ回路
を介して設定し、バッファ回路の出力部において入力信
号電圧のクランプ処理を行う。
実施例 以下、この発明の実施例を図面を参照して詳細に説明す
る。
第1図はこの発明のクランプ回路の実施例を示している
第1図において、このクランプ回路は、クランプ電圧源
20で絶対値が等しく基準電圧V、に対して極性が異な
る正、負側のクランプ電圧+Vo、−V、を形成し、こ
れらクランプ電圧+Vゎ、−vDをバッファ回路22.
24を介して出力して入力信号振幅レベルをクランプ電
圧に設定する。
クランプ電圧源20は、電源端子26が形成された正側
電位ラインと接地側電位ラインとの間に、定電流源28
、ダイオード30.32.34.36.38.40およ
び定電流源42を直列に接続するとともに、ダイオード
34.36の接続点には、電圧源43によって一定の基
準電圧vlが設定されている。電源端子26と接地側ラ
インとの間には電源が接続され、VCCはその電圧であ
る。
すなわち、ダイオード30,32.34.36.38.
40が半導体集積回路の半導体素子で均一な特性に形成
されるものとすれば、これらダイオード30,32.3
4.36.38.40に定電流源28.42で定電流を
流すことにより、ダイオード30のアノード側、ダイオ
ード40のカソード側には、正、負側のクランプ電圧+
vD、−Voが形成される。
バッファ回路22の差動増幅器44の非反転入力端子(
+)には、正側のクランプ電圧+V、が加えられ、また
、バッファ回路24の差動増幅器46の非反転入力端子
(+)には、負側のクランプ電圧−VOが加えられ、各
差動増幅器44.46の出力は、トランジスタ4B、5
0のベースに加えられている。各トランジスタ48.5
0は、正側電位ラインと接地側電位ラインとの間に直列
に接続され、トランジスタ48.50のエミッタに発生
する電位は、差動増幅器44.46の反転入力端子(−
)に帰還されている。
そして、トランジスタ48.50のエミッタには、出力
端子52が形成されているとともに、抵抗54を介して
入力端子56が形成されている。
以上の構成に基づき、その動作を説明する。
定電流源28.42からダイオード30.32.34.
36.38.40に定電流が流れると、ダイオード34
のカソード側に設定された基準電圧vlを中心にして正
側および負側のクランプ電圧+v、 、−v。がダイオ
ード30のアノード側、ダイオード40のカソード側と
発生し、これらのクランプ電圧+V、 、−VDが差動
増幅器44、46の非反転入力端子(+)に加えられる
差動増幅器44.46の反転入力端子(−)には、トラ
ンジスタ48.50のエミッタに発生する電位が帰還さ
れているので、差動増幅器44とトランジスタ48、差
動増幅器46とトランジスタ50の関係から、トランジ
スタ48.50のエミッタとの接続点には、差動増幅器
44.46の非反転入力端子(+)に設定されたクラン
プ電圧+V、 、−V。がそのまま発生する。
そこで、第4図のAに示す入力電圧v4が入力端子56
に加えられると、出力端子52には第4図のBに示すク
ランプ出力v0が発生する。すなわち、クランプ出力v
0は、その上限レベルが正側のクランプ電圧+VD、そ
の下限レベルが負側のクランプ電圧−Vゎに設定されて
いる。
このような回路では、クランプ電圧源20によって安定
したクランプ電圧+V、 、−V、が形成できるととも
に、バッファ回路22.24が設置されているので、入
力端子56に加えられる入力電圧V、、4からクランプ
電圧源20に対する電気的な影響が回避され、安定した
クランプ電圧+V4、−■わが得られ、精度の高いクラ
ンプ出力v0が得られる。この場合、バイアス用の電圧
源43に対する入力電圧VINの影響も回避できるから
、安定したクランプ電圧レベルが維持できる。
また、バッファ回路22.24の差動増幅器44.46
のドライブ能力は、出力端子52に接続される負荷に応
じて任意に設定でき、負荷が軽い場合には、消費電流を
抑制できる。この場合、トランジスタ48.50の面積
を加減して電流容量を変え、負荷に流す電流を設定する
。このような調整を加えても、安・定したクランプ出力
v0が得られる。
第2図はこの発明のクランプ回路の具体的な回路構成例
を示し、第1図に示すクランプ回路と同一部分には同一
符号を付しである。
第2図において、クランプ電圧源20には、ダイオード
30.32.34.36.38.40に対して定電流源
58およびトランジスタ6G。
62.64.66.6Bが設置され、トランジスタ60
とトランジスタ62.64、トランジスタ66とトラン
ジスタ68は、それぞれ電流ミラー回路を構成している
。すなわち、定電流源58が発生した定電流は、トラン
ジスタ60とトランジスタ64のカレントミラー効果に
よってトランジスタ66に流れ、さらに、トランジスタ
66とトランジスタ68.のカレントミラー効果によっ
てダイオード30のアノード側に流れ込む。また、定電
流源58に流れる定電流は、カレントミラー効果によっ
てトランジスタ62に流れ、トランジスタ62はダイオ
ード40から定電流を引き込む。
したがって、この実施例では、第1図中の定電流源28
.42は、共通の定電流源58で構成されている。
電圧源43は、抵抗70.72の分圧回路に対してコン
デンサ74を付加したものである。
バッファ回路22の差動増幅器44は、エミッタを共通
にした一対のトランジスタ76.78からなる差動増幅
器に電流ミラー回路を構成するトランジスタ80.82
からなる負荷を接続するとともに、トランジスタ66と
電流ミラー回路を構成するトランジスタ84を付加した
もので、その動作電流が定電流源58から加えられてい
る。そして、トランジスタ76のベースには、正側のク
ランプ電圧+vDが加えられ、トランジスタ7日には、
トランジスタ48.50のエミッタから出力点電位が帰
還され、出力はトランジスタ78.82のコレクタから
取り出され、トランジスタ48のベースに加えられてい
る。
また、バッファ回路24の差動増幅器46は、エミッタ
を共通にした一対のトランジスタ86.88に対して、
電流ミラー回路を構成するトランジスタ90.92から
なる負荷を接続するとともに、トランジスタ60と電流
ミラー回路を構成するトランジスタ94を付加したもの
で、その動作電流が定電流源58から加えられている。
そして、トランジスタ86のベースには、負側のクラン
プ電圧−vわが加えられ、トランジスタ88には、トラ
ンジスタ48.50のエミッタから出力点電位が帰還さ
れ、出力はトランジスタ88.92のコレクタから取り
出され、トランジスタ50のベースに加えられている。
このような構成によれば、前記実施例で説明したように
、安定したクランプ電圧が設定でき、精度の高いクラン
プ出力が得られるとともに、動作の安定化を図ることが
できる。
また、出力端子52に接続される負荷のインピーダンス
が低い場合、一定のクランプ電圧に固定するには、多く
の電流を流す必要があるが、このような場合、トランジ
スタ84.94に電流を多(流し、トランジスタ48.
50の面積を大きくして電流容量を増大させる。換言す
れば、負荷の大きさによりバッファ回路22.24の差
動増幅器44.46のドライブ能力を調整しても安定し
たクランプ動作が得られるとともに、負荷が軽い場合で
はドライブ能力を少なくして消費電流を低減することが
できる。
発明の詳細 な説明したように、この発明によれば、入力電圧による
クランプ電圧レベルの変動を抑制できるとともに、クラ
ンプ電圧源のバイアス源に対する影響を回避でき、精度
の高いクランプ出力が得られるとともに、クランプ動作
の安定化を図ることができ、また、負荷に応じたドライ
ブ能力を任意に設定できる。
【図面の簡単な説明】
第1図はこの発明のクランプ回路の実施例を示す回路図
、第2図はその具体的な回路構成例を示す回路図、第3
図は従来のクランプ回路を示す回路図、第4図はその動
作波形を示す説明図である。 20・・・クランプ電圧源、22.24・・・バッファ
回路、30.32.34.36.38.40・ ・ ・
ダイオード、28.42.58・ ・ ・定電流源、5
4・・・抵抗。

Claims (2)

    【特許請求の範囲】
  1. (1)ダイオードに定電流を流してクランプ電圧を設定
    するクランプ電圧源を設け、このクランプ電圧源で形成
    されたクランプ電圧をバッファ回路を介して取り出し、
    このバッファ回路の出力部に抵抗を介してクランプすべ
    き信号を加えるとともに、その出力部からクランプ出力
    を取り出すことを特徴とするクランプ回路。
  2. (2)前記クランプ電圧源は、一定のバイアス電圧を基
    準にしてその上側レベルおよびその下側レベルを設定可
    能にするとともに、前記バッファ回路は上側および下側
    レベルに対応してそれぞれ設置し、各バッファ回路の出
    力を加算し、その加算出力点をクランプ入力および出力
    点に設定したことを特徴とするクランプ回路。
JP22658784A 1984-10-27 1984-10-27 クランプ回路 Expired - Lifetime JPH0823784B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22658784A JPH0823784B2 (ja) 1984-10-27 1984-10-27 クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22658784A JPH0823784B2 (ja) 1984-10-27 1984-10-27 クランプ回路

Publications (2)

Publication Number Publication Date
JPS61105628A true JPS61105628A (ja) 1986-05-23
JPH0823784B2 JPH0823784B2 (ja) 1996-03-06

Family

ID=16847512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22658784A Expired - Lifetime JPH0823784B2 (ja) 1984-10-27 1984-10-27 クランプ回路

Country Status (1)

Country Link
JP (1) JPH0823784B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI639767B (zh) * 2015-10-23 2018-11-01 蔡維倫 Vehicle throttle locking circuit and method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023037299A (ja) 2021-09-03 2023-03-15 株式会社メガチップス 保護回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI639767B (zh) * 2015-10-23 2018-11-01 蔡維倫 Vehicle throttle locking circuit and method

Also Published As

Publication number Publication date
JPH0823784B2 (ja) 1996-03-06

Similar Documents

Publication Publication Date Title
US4647839A (en) High precision voltage-to-current converter, particularly for low supply voltages
US4560920A (en) Voltage to current converting circuit
US4442400A (en) Voltage-to-current converting circuit
JPH0770935B2 (ja) 差動電流増幅回路
KR930007295B1 (ko) 증폭기 장치
US4005371A (en) Bias circuit for differential amplifier
US4612513A (en) Differential amplifier
JPS61105628A (ja) クランプ回路
US4825104A (en) Comparator
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
JP2896029B2 (ja) 電圧電流変換回路
US5144169A (en) Operational amplifier circuit
JPS5961206A (ja) 差動増幅装置
JPH0339928Y2 (ja)
JPS61157108A (ja) 電圧−電流変換回路
JP2566941B2 (ja) 集積回路の直流オフセツト電圧補償回路
JP2902277B2 (ja) エミッタホロワ出力電流制限回路
JP3064973B2 (ja) 利得可変増幅器
JPS60236324A (ja) 半導体論理集積回路
JPH066607Y2 (ja) 利得制御回路
JPH0487407A (ja) バッファ回路
JPS5816366B2 (ja) レベルシフトカイロ
JPS5818334Y2 (ja) 増幅回路
JPH0216042B2 (ja)
JPS6155805B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term