JPH0823784B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPH0823784B2 JPH0823784B2 JP22658784A JP22658784A JPH0823784B2 JP H0823784 B2 JPH0823784 B2 JP H0823784B2 JP 22658784 A JP22658784 A JP 22658784A JP 22658784 A JP22658784 A JP 22658784A JP H0823784 B2 JPH0823784 B2 JP H0823784B2
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- transistor
- voltage
- differential amplifier
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は、クランプレベルの変動を抑制したクラン
プ回路に関する。
プ回路に関する。
従来の技術 第３図は、従来のクランプ回路の一例を示し、このク
ランプ回路は、順方向に直列に接続されたダイオード
２、４と、逆方向に直列に接続されたダイオード６、８
との並列回路に抵抗10を接続し、抵抗10の各端子に入力
端子12、出力端子14を形成したものであり、ダイオード
４、８の接続点には一定の基準バイアス電圧源から基準
バイアス電圧VBが設定される。
ランプ回路は、順方向に直列に接続されたダイオード
２、４と、逆方向に直列に接続されたダイオード６、８
との並列回路に抵抗10を接続し、抵抗10の各端子に入力
端子12、出力端子14を形成したものであり、ダイオード
４、８の接続点には一定の基準バイアス電圧源から基準
バイアス電圧VBが設定される。
このようなクランプ回路において、第４図のＡに示す
入力信号VINが入力端子12に加えられると、出力端子14
には第４図のＢに示すクランプ出力VOが出力され、この
クランプ出力VOにおいて、＋VDはダイオード２、４で設
定されるクランプ電圧、−VDはダイオード６、８で設定
されるクランプ電圧である。
入力信号VINが入力端子12に加えられると、出力端子14
には第４図のＢに示すクランプ出力VOが出力され、この
クランプ出力VOにおいて、＋VDはダイオード２、４で設
定されるクランプ電圧、−VDはダイオード６、８で設定
されるクランプ電圧である。
このようなクランプ回路では、ダイオード２、４、
６、８の接続数によって段階的にクランプ電圧が変更で
きる。
６、８の接続数によって段階的にクランプ電圧が変更で
きる。
発明が解決しようとする問題点 しかしながら、この種のクランプ回路には、次のよう
な問題点がある。
な問題点がある。
（ａ） 入力信号電圧によりダイオードを流れる電流が
変わるために、入力信号電圧によってクランプ電圧レベ
ルが変動する。
変わるために、入力信号電圧によってクランプ電圧レベ
ルが変動する。
（ｂ） クランプ回路のドライブ能力がダイオードによ
って決定されるとともに、バイアス電圧源側にダイオー
ドを介して電流が流れ込むので、入力信号電圧によって
バイアス電圧が影響を受け易く、精度の高いクランプ出
力を得ようとすれば、そのための対策が必要である。
って決定されるとともに、バイアス電圧源側にダイオー
ドを介して電流が流れ込むので、入力信号電圧によって
バイアス電圧が影響を受け易く、精度の高いクランプ出
力を得ようとすれば、そのための対策が必要である。
そこで、この発明は、入力信号電圧によるクランプ電
圧レベルの変動を抑制し、高精度のクランプ出力が得ら
れるクランプ回路を提供しようとするものである。
圧レベルの変動を抑制し、高精度のクランプ出力が得ら
れるクランプ回路を提供しようとするものである。
問題点を解決するための手段 この発明のクランプ回路は、第１図に例示するよう
に、電圧源（43）とクランプ電圧源（20）と第１のバッ
ファ回路（22）と第２のバッファ回路（24）とを備えた
クランプ回路であって、電圧源（43）は、一定の基準電
圧を発生し、クランプ電圧源（20）は、定電流源（28、
42）と第１のダイオード（30、32、34）と第２のダイオ
ード（36、38、40）と直列回路を有し、第１のダイオー
ド（30、32、34）と第２のダイオード（36、38、40）と
の中間接続点に電圧源によって基準電圧が加えられ、電
圧源（43）の基準電圧により第１のダイオード（30、3
2、34）による順方向降下電圧だけ高い正側クランプ電
圧を設定し、電圧源（43）の基準電圧により第２のダイ
オード（36、38、40）による順方向降下電圧だけ低い負
側クランプ電圧を設定し、第１のバッファ回路（22）は
全帰還増幅器（45）で構成され、この全帰還増幅器（4
5）は第１の差動増幅器（44）と第１のトランジスタ（4
8）とを有し、第１の差動増幅器（44）の出力部に第１
のトランジスタ（48）のベースが接続され、第１のトラ
ンジスタ（48）のエミッタに抵抗（54）を介して入力信
号が加えられ、第１の差動増幅器（44）は、第１の差動
増幅器（44）の逆相入力側に第１のトランジスタ（48）
のエミッタ側から取り出した出力を帰還させ、かつ、第
１の差動増幅器（44）の正相入力側に正側クランプ電圧
が加えられ、第２のバッファ回路（24）は全帰還増幅器
（47）で構成され、この全帰還増幅器（47）は第２の差
動増幅器（46）と第２のトランジスタ（50）とを有し、
第２の差動増幅器（46）の出力部に第２のトランジスタ
（50）のベースが接続され、第２のトランジスタ（50）
のエミッタに抵抗（54）を介して入力信号が加えられ、
第２の差動増幅器（46）は、第２の差動増幅器（46）の
逆相入力側に第２のトランジスタ（50）のエミッタ側か
ら取り出した出力を帰還させ、かつ、第２の差動増幅器
（46）の正相入力側に負側クランプ電圧が加えられ、第
１のトランジスタ（48）のエミッタ側から負振幅側のク
ランプ出力を取り出すとともに第２のトランジスタ（5
0）のエミッタ側から正振幅側のクランプ出力を取り出
すことを特徴とする。
に、電圧源（43）とクランプ電圧源（20）と第１のバッ
ファ回路（22）と第２のバッファ回路（24）とを備えた
クランプ回路であって、電圧源（43）は、一定の基準電
圧を発生し、クランプ電圧源（20）は、定電流源（28、
42）と第１のダイオード（30、32、34）と第２のダイオ
ード（36、38、40）と直列回路を有し、第１のダイオー
ド（30、32、34）と第２のダイオード（36、38、40）と
の中間接続点に電圧源によって基準電圧が加えられ、電
圧源（43）の基準電圧により第１のダイオード（30、3
2、34）による順方向降下電圧だけ高い正側クランプ電
圧を設定し、電圧源（43）の基準電圧により第２のダイ
オード（36、38、40）による順方向降下電圧だけ低い負
側クランプ電圧を設定し、第１のバッファ回路（22）は
全帰還増幅器（45）で構成され、この全帰還増幅器（4
5）は第１の差動増幅器（44）と第１のトランジスタ（4
8）とを有し、第１の差動増幅器（44）の出力部に第１
のトランジスタ（48）のベースが接続され、第１のトラ
ンジスタ（48）のエミッタに抵抗（54）を介して入力信
号が加えられ、第１の差動増幅器（44）は、第１の差動
増幅器（44）の逆相入力側に第１のトランジスタ（48）
のエミッタ側から取り出した出力を帰還させ、かつ、第
１の差動増幅器（44）の正相入力側に正側クランプ電圧
が加えられ、第２のバッファ回路（24）は全帰還増幅器
（47）で構成され、この全帰還増幅器（47）は第２の差
動増幅器（46）と第２のトランジスタ（50）とを有し、
第２の差動増幅器（46）の出力部に第２のトランジスタ
（50）のベースが接続され、第２のトランジスタ（50）
のエミッタに抵抗（54）を介して入力信号が加えられ、
第２の差動増幅器（46）は、第２の差動増幅器（46）の
逆相入力側に第２のトランジスタ（50）のエミッタ側か
ら取り出した出力を帰還させ、かつ、第２の差動増幅器
（46）の正相入力側に負側クランプ電圧が加えられ、第
１のトランジスタ（48）のエミッタ側から負振幅側のク
ランプ出力を取り出すとともに第２のトランジスタ（5
0）のエミッタ側から正振幅側のクランプ出力を取り出
すことを特徴とする。
作 用 したがって、この発明は、クランプ電圧源で安定した
クランプ電圧を形成し、このクランプ電圧をバッファ回
路を介して設定し、バッファ回路の出力部において入力
信号電圧のクランプ処理を行う。
クランプ電圧を形成し、このクランプ電圧をバッファ回
路を介して設定し、バッファ回路の出力部において入力
信号電圧のクランプ処理を行う。
実施例 以下、この発明の実施例を図面を参照して詳細に説明
する。
する。
第１図はこの発明のクランプ回路の実施例を示してい
る。
る。
第１図において、このクランプ回路は、クランプ電圧
源20で絶対値が等しく基準電圧VBに対して極性が異なる
正、負側のクランプ電圧＋VD、−VDを形成し、これらク
ランプ電圧＋VD、−VDを第１および第２のバッファ回路
22、24を介して出力して入力信号振幅レベルをクランプ
電圧に設定する。
源20で絶対値が等しく基準電圧VBに対して極性が異なる
正、負側のクランプ電圧＋VD、−VDを形成し、これらク
ランプ電圧＋VD、−VDを第１および第２のバッファ回路
22、24を介して出力して入力信号振幅レベルをクランプ
電圧に設定する。
クランプ電圧源20は、電源端子26が形成された正側電
位ラインと接地側電位ラインとの間に、定電流源28、第
１のダイオード30、32、34、第２のダイオード36、38、
40および定電流源42を直列に接続するとともに、ダイオ
ード34、36の接続点には、電圧源43によって一定の基準
電圧VBが設定されている。電源端子26と接地側ラインと
の間には電源が接続され、VCCはその電圧である。すな
わち、ダイオード30、32、34、36、38、40が半導体集積
回路の半導体素子で均一な特性に形成されるものとすれ
ば、これらダイオード30、32、34、36、38、40に定電流
源28、42で定電流を流すことにより、ダイオード30のア
ノード側、ダイオード40のカソード側には、正、負側の
クランプ電圧＋VD、−VDが形成される。即ち、このクラ
ンプ電圧源20は、定電流源28、ダイオード30、32、34、
36、38、40および定電流源42の直列回路であり、ダイオ
ード30、32、34、36、38、40には、定電流源28、42の定
電流が流れてそれぞれに定電流による順方向電圧降下VF
が生じる。そして、ダイオード34、36の中間点には基準
電圧VBが設定されているから、ダイオード30のアノード
側には基準電圧VBを基準にして正側のクランプ電圧＋VD
（＝VB＋3VF）、ダイオード40のカソード側には基準電
圧VBを基準にして正側のクランプ電圧−VD（＝VB−3
VF）が形成される。
位ラインと接地側電位ラインとの間に、定電流源28、第
１のダイオード30、32、34、第２のダイオード36、38、
40および定電流源42を直列に接続するとともに、ダイオ
ード34、36の接続点には、電圧源43によって一定の基準
電圧VBが設定されている。電源端子26と接地側ラインと
の間には電源が接続され、VCCはその電圧である。すな
わち、ダイオード30、32、34、36、38、40が半導体集積
回路の半導体素子で均一な特性に形成されるものとすれ
ば、これらダイオード30、32、34、36、38、40に定電流
源28、42で定電流を流すことにより、ダイオード30のア
ノード側、ダイオード40のカソード側には、正、負側の
クランプ電圧＋VD、−VDが形成される。即ち、このクラ
ンプ電圧源20は、定電流源28、ダイオード30、32、34、
36、38、40および定電流源42の直列回路であり、ダイオ
ード30、32、34、36、38、40には、定電流源28、42の定
電流が流れてそれぞれに定電流による順方向電圧降下VF
が生じる。そして、ダイオード34、36の中間点には基準
電圧VBが設定されているから、ダイオード30のアノード
側には基準電圧VBを基準にして正側のクランプ電圧＋VD
（＝VB＋3VF）、ダイオード40のカソード側には基準電
圧VBを基準にして正側のクランプ電圧−VD（＝VB−3
VF）が形成される。
バッファ回路22の第１の差動増幅器44の正相入力側、
即ち、非反転入力端子（＋）には、正側のクランプ電圧
＋VDが加えられ、また、バッファ回路24の第２の差動増
幅器46の正相入力側、即ちの非反転入力端子（＋）に
は、負側のクランプ電圧−VDが加えられ、各差動増幅器
44、46の出力は、第１および第２のトランジスタ48、50
のベースに加えられている。各トランジスタ48、50は、
正側電位ラインと接地側電位ラインとの間に直列に接続
され、トランジスタ48、50のエミッタに発生する電位
は、差動増幅器44、46の逆相入力、即ち、反転入力端子
（−）に帰還されている。即ち、第１の差動増幅器44及
び第１のトランジスタ48で全帰還増幅器45、第２の差動
増幅器46及び第２のトランジスタ50で全帰還増幅器47が
構成されている。
即ち、非反転入力端子（＋）には、正側のクランプ電圧
＋VDが加えられ、また、バッファ回路24の第２の差動増
幅器46の正相入力側、即ちの非反転入力端子（＋）に
は、負側のクランプ電圧−VDが加えられ、各差動増幅器
44、46の出力は、第１および第２のトランジスタ48、50
のベースに加えられている。各トランジスタ48、50は、
正側電位ラインと接地側電位ラインとの間に直列に接続
され、トランジスタ48、50のエミッタに発生する電位
は、差動増幅器44、46の逆相入力、即ち、反転入力端子
（−）に帰還されている。即ち、第１の差動増幅器44及
び第１のトランジスタ48で全帰還増幅器45、第２の差動
増幅器46及び第２のトランジスタ50で全帰還増幅器47が
構成されている。
そして、トランジスタ48、50のエミッタには、出力端
子52が形成されているとともに、抵抗54を介して入力端
子56が形成されている。
子52が形成されているとともに、抵抗54を介して入力端
子56が形成されている。
以上の構成に基づき、その動作を説明する。
定電流源28、42からダイオード30、32、34、36、38、
40に定電流が流れると、ダイオード34のカソード側に設
定された基準電圧VBを中心にして正側および負側のクラ
ンプ電圧＋VD、−VDがダイオード30のアノード側、ダイ
オード40のカソード側に発生し、これらのクランプ電圧
＋VD、−VDが差動増幅器44、46の非反転入力端子（＋）
に加えられる。
40に定電流が流れると、ダイオード34のカソード側に設
定された基準電圧VBを中心にして正側および負側のクラ
ンプ電圧＋VD、−VDがダイオード30のアノード側、ダイ
オード40のカソード側に発生し、これらのクランプ電圧
＋VD、−VDが差動増幅器44、46の非反転入力端子（＋）
に加えられる。
差動増幅器44、46の反転入力端子（−）には、トラン
ジスタ48、50のエミッタに発生する電位が帰還されてい
るので、差動増幅器44とトランジスタ48、差動増幅器46
とトランジスタ50の関係から、トランジスタ48、50のエ
ミッタとの接続点には、差動増幅器44、46の非反転入力
端子（＋）に設定されたクランプ電圧＋VD、−VDがその
まま発生する。
ジスタ48、50のエミッタに発生する電位が帰還されてい
るので、差動増幅器44とトランジスタ48、差動増幅器46
とトランジスタ50の関係から、トランジスタ48、50のエ
ミッタとの接続点には、差動増幅器44、46の非反転入力
端子（＋）に設定されたクランプ電圧＋VD、−VDがその
まま発生する。
そこで、第４図のＡに示す入力電圧VINが入力端子56
に加えられると、出力端子52には第４図のＢに示すクラ
ンプ出力VOが発生する。すなわち、クランプ出力VOは、
その上限レベルが正側のクランプ電圧＋VD、その下限レ
ベルが負側のクランプ電圧−VDに設定されている。
に加えられると、出力端子52には第４図のＢに示すクラ
ンプ出力VOが発生する。すなわち、クランプ出力VOは、
その上限レベルが正側のクランプ電圧＋VD、その下限レ
ベルが負側のクランプ電圧−VDに設定されている。
このような回路では、クランプ電圧源20によって安定
したクランプ電圧＋VD、−VDが形成できるとともに、バ
ッファ回路22、24が設置されているので、入力端子56に
加えられる入力電圧VINからクランプ電圧源20に対する
電気的な影響が回避され、安定したクランプ電圧＋VD、
−VDが得られ、精度の高いクランプ出力VOが得られる。
この場合、バイアス用の電圧源43に対する入力電圧VIN
の影響も回避できるから、安定したクランプ電圧レベル
が維持できる。
したクランプ電圧＋VD、−VDが形成できるとともに、バ
ッファ回路22、24が設置されているので、入力端子56に
加えられる入力電圧VINからクランプ電圧源20に対する
電気的な影響が回避され、安定したクランプ電圧＋VD、
−VDが得られ、精度の高いクランプ出力VOが得られる。
この場合、バイアス用の電圧源43に対する入力電圧VIN
の影響も回避できるから、安定したクランプ電圧レベル
が維持できる。
また、バッファ回路22、24の差動増幅器44、46のドラ
イブ能力は、出力端子52に接続される負荷に応じて任意
に設定でき、負荷が軽い場合には、消費電流を抑制でき
る。この場合、トランジスタ48、50の面積を加減して電
流容量を変え、負荷に流す電流を設定する。このような
調整を加えても、安定したクランプ出力VOが得られる。
イブ能力は、出力端子52に接続される負荷に応じて任意
に設定でき、負荷が軽い場合には、消費電流を抑制でき
る。この場合、トランジスタ48、50の面積を加減して電
流容量を変え、負荷に流す電流を設定する。このような
調整を加えても、安定したクランプ出力VOが得られる。
第２図はこの発明のクランプ回路の具体的な回路構成
例を示し、第１図に示すクランプ回路と同一部分には同
一符号を付してある。
例を示し、第１図に示すクランプ回路と同一部分には同
一符号を付してある。
第２図において、クランプ電圧源20には、ダイオード
30、32、34、36、38、40に対して定電流源58およびトラ
ンジスタ60、62、64、66、68が設置され、トランジスタ
60とトランジスタ62、64、トランジスタ66とトランジス
タ68は、それぞれ電流ミラー回路を構成している。すな
わち、定電流源58が発生した定電流は、トランジスタ60
とトランジスタ64のカレントミラー効果によってトラン
ジスタ66に流れ、さらに、トランジスタ66とトランジス
タ68のカレントミラー効果によってダイオード30のアノ
ード側に流れ込む。また、定電流源58に流れる定電流
は、カレントミラー効果によってトランジスタ62に流
れ、トランジスタ62はダイオード40から定電流を引き込
む。したがって、この実施例では、第１図中の定電流源
28、42は、共通の定電流源58で構成されている。
30、32、34、36、38、40に対して定電流源58およびトラ
ンジスタ60、62、64、66、68が設置され、トランジスタ
60とトランジスタ62、64、トランジスタ66とトランジス
タ68は、それぞれ電流ミラー回路を構成している。すな
わち、定電流源58が発生した定電流は、トランジスタ60
とトランジスタ64のカレントミラー効果によってトラン
ジスタ66に流れ、さらに、トランジスタ66とトランジス
タ68のカレントミラー効果によってダイオード30のアノ
ード側に流れ込む。また、定電流源58に流れる定電流
は、カレントミラー効果によってトランジスタ62に流
れ、トランジスタ62はダイオード40から定電流を引き込
む。したがって、この実施例では、第１図中の定電流源
28、42は、共通の定電流源58で構成されている。
電圧源43は、抵抗70、72の分圧回路に対してコンデン
サ74を付加したものである。
サ74を付加したものである。
バッファ回路22の差動増幅器44は、エミッタを共通に
した一対のトランジスタ76、78からなる差動増幅器に電
流ミラー回路を構成するトランジスタ80、82からなる負
荷を接続するとともに、トランジスタ66と電流ミラー回
路を構成するトランジスタ84を付加したもので、その動
作電流が定電流源58から加えられている。そして、トラ
ンジスタ76のベースには、正側のクランプ電圧＋VDが加
えられ、トランジスタ78には、トランジスタ48、50のエ
ミッタから出力点電位が帰還され、出力はトランジスタ
78、82のコレクタから取り出され、トランジスタ48のベ
ースに加えられている。
した一対のトランジスタ76、78からなる差動増幅器に電
流ミラー回路を構成するトランジスタ80、82からなる負
荷を接続するとともに、トランジスタ66と電流ミラー回
路を構成するトランジスタ84を付加したもので、その動
作電流が定電流源58から加えられている。そして、トラ
ンジスタ76のベースには、正側のクランプ電圧＋VDが加
えられ、トランジスタ78には、トランジスタ48、50のエ
ミッタから出力点電位が帰還され、出力はトランジスタ
78、82のコレクタから取り出され、トランジスタ48のベ
ースに加えられている。
また、バッファ回路24の差動増幅器46は、エミッタを
共通にした一対のトランジスタ86、88に対して、電流ミ
ラー回路を構成するトランジスタ90、92からなる負荷を
接続するとともに、トランジスタ60と電流ミラー回路を
構成するトランジスタ94を付加したもので、その動作電
流が定電流源58から加えられている。そして、トランジ
スタ86のベースには、負側のクランプ電圧−VDが加えら
れ、トランジスタ88には、トランジスタ48、50のエミッ
タから出力点電位が帰還され、出力はトランジスタ88、
92のコレクタから取り出され、トランジスタ50のベース
に加えられている。
共通にした一対のトランジスタ86、88に対して、電流ミ
ラー回路を構成するトランジスタ90、92からなる負荷を
接続するとともに、トランジスタ60と電流ミラー回路を
構成するトランジスタ94を付加したもので、その動作電
流が定電流源58から加えられている。そして、トランジ
スタ86のベースには、負側のクランプ電圧−VDが加えら
れ、トランジスタ88には、トランジスタ48、50のエミッ
タから出力点電位が帰還され、出力はトランジスタ88、
92のコレクタから取り出され、トランジスタ50のベース
に加えられている。
このような構成によれば、前記実施例で説明したよう
に、安定したクランプ電圧が設定でき、精度の高いクラ
ンプ出力が得られるとともに、動作の安定化を図ること
ができる。
に、安定したクランプ電圧が設定でき、精度の高いクラ
ンプ出力が得られるとともに、動作の安定化を図ること
ができる。
また、出力端子52に接続される負荷のインピーダンス
が低い場合、一定のクランプ電圧に固定するには、多く
の電流を流す必要があるが、このような場合、トランジ
スタ84、94に電流を多く流し、トランジスタ48、50の面
積を大きくして電流容量を増大させる。換言すれば、負
荷の大きさによりバッファ回路22、24の差動増幅器44、
46のドライブ能力を調整しても安定したクランプ動作が
得られるとともに、負荷が軽い場合ではドライブ能力を
少なくして消費電流を低減することができる。
が低い場合、一定のクランプ電圧に固定するには、多く
の電流を流す必要があるが、このような場合、トランジ
スタ84、94に電流を多く流し、トランジスタ48、50の面
積を大きくして電流容量を増大させる。換言すれば、負
荷の大きさによりバッファ回路22、24の差動増幅器44、
46のドライブ能力を調整しても安定したクランプ動作が
得られるとともに、負荷が軽い場合ではドライブ能力を
少なくして消費電流を低減することができる。
発明の効果 以上説明したように、この発明によれば、入力電圧に
よるクランプ電圧レベルの変動を抑制できるとともに、
クランプ電圧源のバイアス源に対する影響を回避でき、
精度の高いクランプ出力が得られるとともに、クランプ
動作の安定化を図ることができ、また、負荷に応じたド
ライブ能力を任意に設定できる。
よるクランプ電圧レベルの変動を抑制できるとともに、
クランプ電圧源のバイアス源に対する影響を回避でき、
精度の高いクランプ出力が得られるとともに、クランプ
動作の安定化を図ることができ、また、負荷に応じたド
ライブ能力を任意に設定できる。
第１図はこの発明のクランプ回路の実施例を示す回路
図、第２図はその具体的な回路構成例を示す回路図、第
３図は従来のクランプ回路を示す回路図、第４図はその
動作波形を示す説明図である。 20……クランプ電圧源 22……第１のバッファ回路 24……第２のバッファ回路 28、42……定電流源 30、32、34……第１のダイオード 36、38、40……第２のダイオード 43……電圧源 44……第１の差動増幅器 45……全帰還増幅器 46……第２の差動増幅器 47……全帰還増幅器 48……第１のトランジスタ 50……第２のトランジスタ 54……抵抗
図、第２図はその具体的な回路構成例を示す回路図、第
３図は従来のクランプ回路を示す回路図、第４図はその
動作波形を示す説明図である。 20……クランプ電圧源 22……第１のバッファ回路 24……第２のバッファ回路 28、42……定電流源 30、32、34……第１のダイオード 36、38、40……第２のダイオード 43……電圧源 44……第１の差動増幅器 45……全帰還増幅器 46……第２の差動増幅器 47……全帰還増幅器 48……第１のトランジスタ 50……第２のトランジスタ 54……抵抗
Claims (1)
- 【請求項１】電圧源（43）とクランプ電圧源（20）と第
１のバッファ回路（22）と第２のバッファ回路（24）と
を備えたクランプ回路であって、 電圧源（43）は、一定の基準電圧を発生し、 クランプ電圧源（20）は、定電流源（28、42）と第１の
ダイオード（30、32、34）と第２のダイオード（36、3
8、40）と直列回路を有し、第１のダイオード（30、3
2、34）と第２のダイオード（36、38、40）との中間接
続点に電圧源によって基準電圧が加えられ、電圧源（4
3）の基準電圧により第１のダイオード（30、32、34）
による順方向降下電圧だけ高い正側クランプ電圧を設定
し、電圧源（43）の基準電圧により第２のダイオード
（36、38、40）による順方向降下電圧だけ低い負側クラ
ンプ電圧を設定し、 第１のバッファ回路（22）は全帰還増幅器（45）で構成
され、この全帰還増幅器（45）は第１の差動増幅器（4
4）と第１のトランジスタ（48）とを有し、第１の差動
増幅器（44）の出力部に第１のトランジスタ（48）のベ
ースが接続され、第１のトランジスタ（48）のエミッタ
に抵抗（54）を介して入力信号が加えられ、第１の差動
増幅器（44）は、第１の差動増幅器（44）の逆相入力側
に第１のトランジスタ（48）のエミッタ側から取り出し
た出力を帰還させ、かつ、第１の差動増幅器（44）の正
相入力側に正側クランプ電圧が加えられ、 第２のバッファ回路（24）は全帰還増幅器（47）で構成
され、この全帰還増幅器（47）は第２の差動増幅器（4
6）と第２のトランジスタ（50）とを有し、第２の差動
増幅器（46）の出力部に第２のトランジスタ（50）のベ
ースが接続され、第２のトランジスタ（50）のエミッタ
に抵抗（54）を介して入力信号が加えられ、第２の差動
増幅器（46）は、第２の差動増幅器（46）の逆相入力側
に第２のトランジスタ（50）のエミッタ側から取り出し
た出力を帰還させ、かつ、第２の差動増幅器（46）の正
相入力側に負側クランプ電圧が加えられ、 第１のトランジスタ（48）のエミッタ側から負振幅側の
クランプ出力を取り出すとともに第２のトランジスタ
（50）のエミッタ側から正振幅側のクランプ出力を取り
出すことを特徴とするクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22658784A JPH0823784B2 (ja) | 1984-10-27 | 1984-10-27 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22658784A JPH0823784B2 (ja) | 1984-10-27 | 1984-10-27 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61105628A JPS61105628A (ja) | 1986-05-23 |
| JPH0823784B2 true JPH0823784B2 (ja) | 1996-03-06 |
Family
ID=16847512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22658784A Expired - Lifetime JPH0823784B2 (ja) | 1984-10-27 | 1984-10-27 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823784B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4145700A1 (en) | 2021-09-03 | 2023-03-08 | MegaChips Corporation | Protection circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI639767B (zh) * | 2015-10-23 | 2018-11-01 | 蔡維倫 | Vehicle throttle locking circuit and method |
-
1984
- 1984-10-27 JP JP22658784A patent/JPH0823784B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4145700A1 (en) | 2021-09-03 | 2023-03-08 | MegaChips Corporation | Protection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61105628A (ja) | 1986-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| US4059808A (en) | Differential amplifier | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| JPH0544845B2 (ja) | ||
| US3828241A (en) | Regulated voltage supply circuit which compensates for temperature and input voltage variations | |
| US4139824A (en) | Gain control circuit | |
| JP3162732B2 (ja) | 増幅回路 | |
| JPH0823784B2 (ja) | クランプ回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US4366445A (en) | Floating NPN current mirror | |
| KR20030011833A (ko) | 전력 소모가 적은 바이어스 회로를 갖는 ｆｔ 배율기 증폭기 | |
| EP0129936A1 (en) | Current source circuit arrangement | |
| US5144169A (en) | Operational amplifier circuit | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| US3467908A (en) | Input current compensation with temperature for differential transistor amplifier | |
| US4783637A (en) | Front end stage of an operational amplifier | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPH0413692Y2 (ja) | ||
| US4047118A (en) | Transistor amplifier circuit | |
| JP3064973B2 (ja) | 利得可変増幅器 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JPS6228884B2 (ja) | ||
| KR830001932B1 (ko) | 증폭회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |