DE10217710C1 - Halbleiterschaltung mit Fuses und Ausleseverfahren für Fuses - Google Patents

Abstract

Die Erfindung betrifft eine Halbleiterschaltung mit wenigstens einer Generatorfuse (F¶G¶) zum Einstellen einer Versorgungsspannung (V¶int¶) und wenigstens einer Redundanzfuse (F¶R¶) zum Aktivieren eines Redundanzelementes (R) ausgebildet sind, wobei eine erste Ausleseeinrichtung (E¶G¶) zum Auslesen der Generatorfuse (F¶G¶) und eine zweite Ausleseeinrichtung (E¶R¶) zum Auslesen der Redundanzfuse (F¶R¶) vorgesehen sind, wobei die erste Ausleseeinrichtung (E¶G¶) ausgebildet ist, um die Generatorfuse (F¶G¶) zu einem ersten Zeitpunkt (t¶1¶) auszulesen, und wobei die zweite Ausleseeinrichtung (E¶R¶) ausgebildet ist, um die Redundanzfuse (F¶R¶) zu einem zweiten Zeitpunkt (t¶2¶) auszulesen.

Description

Die Erfindung betrifft eine Halbleiterschaltung mit einer Vielzahl von Fuses zum Einstellen interner Betriebsparameter und Hardwareeigenschaften der Halbleiterschaltung sowie ein Verfahren zum optimierten Auslesen der Fuses.

Integrierte Halbleiterschaltungen weisen bedingt durch vari­ ierende Produktionsbedingungen oft fehlerhaft erzeugte Struk­ turen auf, die die Funktionstüchtigkeit des gesamten Halblei­ terchips einschränken können. So erreichen z. B. interne Span­ nungen aufgrund veränderter elektrischer Eigenschaften der Strukturen nicht den designierten Wert oder es können Leitun­ gen wie z. B. Wort- und Bitleitungen defekt sein.

Um die Funktionstüchtigkeit eines Halbleiterchips trotz auf­ tretender Fehler sicherzustellen, werden eine Vielzahl von Fuses (Schmelzsicherungen) eingesetzt. Hierbei handelt es sich um Bauelemente, deren Zustand (meistens eine ihrer e­ lektrischen Eigenschaften) dauerhaft verändert werden kann. Als Fuses werden überwiegend Leitungen verwendet, die mit Hilfe eines fokussierten Laserstrahls oder eines hohen elekt­ rischen Stroms durchtrennt (geschossen) werden. Je nach Zu­ stand einer Fuse kann z. B. ein Schaltkreis eine bestimmte Spannung zur Verfügung stellen oder einen defekten Schalt­ kreis ersetzen.

Der Zustand der entsprechenden Fuse kann dabei mit Hilfe ei­ ner speziellen Ausleseschaltung (Fuselatch-Schaltung) ermit­ telt werden. Dabei ergibt sich üblicherweise je nach Leitfä­ higkeit der Fuse ein bestimmter Spannungswert an einem Aus­ gang der Fuselatch-Schaltung. So liefert z. B. eine nicht ge­ schossene Fuse den Wert L, während eine geschossene Fuse den Wert H ergibt.

Da mit Hilfe der Fuses für einen optimalen Betrieb wichtige Parameter, wie z. B. die interne Versorgungsspannung einge­ stellt werden können, erfolgt das Auslesen der Fuses übli­ cherweise während der Initialisierungsphase des Halbleiter­ chips, d. h. während sich intern alle Spannungen im Halblei­ terchip aufbauen.

Herkömmliche Halbleiterschaltungen sehen dabei vor, während der Initialisierungsphase sämtliche Fuses der Halbleiter­ schaltung zu einem frühen Zeitpunkt auszulesen, bei dem die Versorgungsspannung noch instabil ist. Aufgrund der instabi­ len Versorgungsspannung kommt es häufig zum fehlerhaften Aus­ lesen versehentlich angeschossener Fuses. Zur Reduzierung dieser Fehler wird die Schaltschwelle der Fuselatch-Schaltung üblicherweise durch entsprechende Dimensionierung der Schal­ tung auf Kosten der Anfälligkeit gegenüber α-Strahlung er­ höht.

Aus der DE 44 23 546 C2 ist eine Halbleiterschaltung mit einer Initialisierungsschaltung bekannt, welche ein zum Ein­ schaltzeitpunkt zeitverschobenes Initialisierungssignal er­ zeugt.

Aufgabe der Erfindung ist es, ein Verfahren für ein optimier­ tes Auslesen von Fuses zur Verfügung zu stellen. Ferner ist es Aufgabe der Erfindung eine Halbleiterschaltung zum opti­ mierten Auslesen von Fuses zur Verfügung zu stellen.

Die Aufgabe wird durch eine Halbleiterschaltung nach Anspruch 1 sowie durch ein Verfahren nach Anspruch 6 gelöst. Bevor­ zugte Weiterbildungen sind in den untergeordneten Ansprüchen angegeben.

Gemäß der Erfindung werden die zur Aktivierung von Redundanz­ elementen vorgesehenen Redundanzfuses zu einem späteren Zeit­ punkt als die zur Einstellung innerer Spannungen vorgesehenen Generatorfuses ausgelesen. Da die Versorgungsspannung des Halbleiterbausteins während der Initialisierungsphase stetig ansteigt, weist sie zu dem späteren Auslesezeitpunkt einen höheren Wert auf als zum ersten Zeitpunkt, bei dem die Gene­ ratorfuses ausgelesen werden. Hierdurch wird ein verbessertes Detektionsverhalten der entsprechenden Fuselatch-Schaltungen erreicht und damit die Gefahr fehlerhaft ausgelesener Redun­ danzfuses reduziert.

In einer vorteilhaften Ausführungsform der Erfindung ist vor­ gesehen, dass der Auslesezeitpunkt der Redundanzfuse durch Steuerung der Gatespannung eines in Reihe mit der Redundanz­ fuse geschalteten Auslesetransistors erfolgt. Hierdurch kann ein optimiertes Auslesen der Redundanzfuse auch ohne signifi­ kante Änderungen der entsprechenden Fuselatch-Schaltung er­ reicht werden.

In einer weiteren vorteilhaften Ausführungsform der Erfindung ist vorgesehen, dass die Ausleseeinrichtung für die Redun­ danzfuse einen Komparator aufweist, der den Auslesevorgang der Redundanzfuse erst ab einer fast vollständig aufgebauten Versorgungsspannung startet. Hierdurch lässt sich sicherstel­ len, dass die Redundanzfuse bei möglichst hohen und stabilen Spannungsverhältnissen ausgelesen wird.

Weiterhin ist es vorteilhaft, den Komparator der Redundanz­ fuse-Ausleseschaltung mit einer gegenüber einem herkömmlichen Komparator höheren Schaltschwelle auszubilden, da hierdurch ein sicheres Auslesen der Redundanzfuse auf eine besonders einfache Weise erreicht wird.

Ferner ist vom Vorteil, die Generator-Ausleseeinrichtung mit einer gegenüber der Redundanz-Ausleseeinrichtung optimierten Dimensionierung auszubilden. Hierdurch wird erreicht, dass die Generator-Ausleseeinrichtung trotz instabiler Betriebsbe­ dingungen während der Initialisierungsphase der Halbleiter­ schaltung ein sicheres Auslesen der Generatorfuse erlaubt.

Die Erfindung wird im Folgenden anhand der beigefügten Zeich­ nungen näher erläutert. In den Zeichnungen zeigen:

Fig. 1 eine Ausleseeinrichtung zum Auslesen einer Fuse mit einem Komparator, einer Pulsformerschaltung und einer Ausleseschaltung;

Fig. 2 zwei Ausleseeinrichtungen zum Auslesen einer Generator- und einer Redundanzfuse;

Fig. 3a einen Komparator zum Auslesen einer Generatorfuse;

Fig. 3b einen Komparator zum Auslesen einer Redundanzfuse;

Fig. 4 eine Ausleseschaltung zum Auslesen einer Fuse;

Fig. 5 ein Zeitdiagramm der Auslesevorgänge einer herkömmlichen Ausleseeinrichtung; und

Fig. 6a, b zwei Zeitdiagramme zur Darstellung der Auslesevor­ gänge der erfindungsgemäßen Ausleseeinrichtung.

Fig. 1 zeigt schematisch den Aufbau einer herkömmlichen Aus­ leseeinrichtung zum Auslesen einer Fuse F einer elektroni­ schen Halbleiterschaltung. Die Ausleseeinrichtung E umfasst dabei einem Komparator K zum Bestimmen des Auslesezeitpunk­ tes, eine Pulsformerschaltung P zum Erzeugen von Steuersigna­ len sowie eine Ausleseschaltung L zum Auslesen der entspre­ chenden Fuse F (hier nicht gezeigt). Dabei ist ein Ausgang des Komparators K über eine Signalleitung mit einem Eingang der Pulsformerschaltung P verbunden, während ein Ausgang der Pulsformerschaltung P über eine Steuerleitung mit einem Ein­ gang der Ausleseschaltung L verbunden ist.

Fig. 2 zeigt schematisch eine Anordnung von zwei Auslesein­ richtungen E_R, E_G zum Auslesen einer Generator- und einer Re­ dundanzfuse F_G, F_R einer Halbleiterschaltung. Dabei sind je­ weils nur der Komparator K_G, K_R und die Pulsformerschaltung P_G, P_R der jeweiligen Ausleseeinrichtungen E_G, E_R dargestellt.

Der erste Komparator K_G ist dabei vorzugsweise herkömmlich ausgebildet und erzeugt zu einem bestimmten Zeitpunkt während einer Initialisierungsphase der Halbleiterschaltung ein ers­ tes Startsignal start1. Das start1-Signal veranlasst die ers­ te Pulsformerschaltung P_G zwei Steuersignale bFPUP, FPUN1 an zwei ihrer Ausgänge zu erzeugen.

Der zweite Komparator K_R ist erfindungsgemäß ausgebildet und erzeugt vorzugsweise zu einem späteren Zeitpunkt während der Initialisierungsphase der Halbleiterschaltung ein zweites Startsignal start2, das an einem von zwei Eingängen eines lo­ gischen AND-Gatters anliegt. Das AND-Gatter, das zwischen dem zweiten Komparator K_R und der zweiten Pulsformerschaltung P_R angeordnet ist dient zur Festlegung einer bestimmten Signal­ reihenfolge. An dem anderen Eingang des AND-Gatters liegt das start1-Signal an. Erst bei Vorliegen beider Startsignale start1, start2 gibt das AND-Gatter ein Startsignal an die zweite Pulsformerschaltung P_R weiter, woraufhin diese ein Steuersignal FPUN2 an ihren Ausgang erzeugt.

Fig. 3a zeigt den ersten Komparator K_G der Ausleseeinrich­ tung E_G der Generatorfuse F_G, der vorzugsweise einen herkömm­ lichen Aufbau aufweist.

Der erste Komparator K_G kann dabei vorzugsweise in einen Spannungsteiler und zwei Inverter eingeteilt werden. Der Spannungsteiler besteht dabei aus einem zwischen der Versor­ gungsspannung V_int und der Masse in Reihe geschalteten Ohm­ schen Widerstand R und einem p-Kanal-Feldeffekttransistor Tr1, dessen Gate-Elektrode mit der Drain-Elektrode verbunden ist.

Demnach erzeugt der Spannungsteiler am Knoten K1 eine Span­ nung V_K1, die der um die Einsatzspannung V_Tr1 des Transistors TR1 verminderten Versorgungsspannung V_int entspricht:

V_K1 = V_int - V_Tr1

Diese Knotenspannung V_K1 liegt am Eingang des ersten Inver­ ters an. Der erste Inverter ist klassisch ausgebildet und weist einen p-Kanal- und einen n-Kanal-Feldeffekttransistor Tr3, Tr4 auf, die in Serie zwischen der Versorgungsspannung V_int und der Masse ausgebildet sind. Der erste Inverter lie­ fert einen zum logischen Pegel der Knotenspannung V_K1 invertierten Pegel, wobei bei einer geringen Knotenspannung V_K1 der n-Kanal-Feldeffekttransistor Tr4 des ersten Inverters sperrt, während der p-Kanal-Feldeffekttransistor Tr3 den Aus­ gang des ersten Inverters auf einen hohen Level zieht. Der hohe Level des ersten Inverters verursacht, dass der p-Kanal- Feldeffekttransistor Tr5 des zweiten Inverters sperrt, wäh­ rend sein n-Kanal-Feldeffekttransistor Tr6 öffnet und somit den Ausgang des zweiten Inverters auf Masse zieht. Dieser Zu­ stand wird durch einen weiteren p-Kanal-Feldeffekttransistor Tr7 arretiert, der zwischen der Versorgungsspannung V_int und dem Eingang des zweiten Inverters ausgebildet ist, und dessen Gate mit dem Ausgang des zweiten Inverters verbunden ist.

Erst ab einem bestimmten Niveau der Versorgungsspannung V_int erreicht die Knotenspannung V_K1 einen Wert, bei dem die erste Inverterschaltung umkippt. Dabei sperrt der p-Kanal-Feldef­ fekttransistor Tr3 der ersten Inverterschaltung, während der n-Kanal-Feldeffekttransistor Tr4 den Ausgang der ersten In­ verterschaltung auf Masse zieht. Der niedrige Pegel am Ein­ gang der zweiten Inverterschaltung bedingt, dass der n-Kanal- Feldeffekttransistor Tr6 des zweiten Inverters sperrt, wäh­ rend sein p-Kanal-Feldeffekttransistor Tr5 den Ausgang des zweiten Inverters auf den Pegel der Versorgungsspannung V_int legt und somit das start1-Signal erzeugt. Der Zeitpunkt zum Auslesen der Fuse F wird somit in Abhängigkeit von der Ver­ sorgungsspannung V_int bestimmt.

Fig. 3b zeigt den inneren Aufbau des zweiten Komparators K_R aus Fig. 2, der wiederum in einen Spannungsteiler und zwei Inverterschaltungen unterteilbar ist. Dabei zeigt der Span­ nungsteiler eine Reihenschaltung von einem Ohmschen Wider­ stand R und zwei p-Kanal-Feldeffekttransistoren Tr1, Tr2, de­ ren Gate-Elektroden mit den jeweiligen Drain-Elektroden ge­ koppelt sind. Die beiden Inverterschaltungen des zweiten Kom­ parators K_R sind dabei analog zur Fig. 3a ausgebildet. Auf­ grund der Reihenschaltung der beiden p-Kanaltransistoren Tr1, Tr2 des Spannungsteilers ist die Knotenspannung V_K1 des zwei­ ten Komparators K_R gegenüber der Knotenspannung des ersten Komparators K_G um die Einsatzspannung des zweiten Transistors Tr2 reduziert:

V_K1 = (V_int - V_Tr1) - V_Tr2

Hierdurch wird beim Hochfahren der Versorgungsspannung V_int während einer Initialisierungsphase des Halbleiterbausteins die Schaltschwelle des ersten Inverters zeitlich verzögert erreicht. Diese Verzögerung wird maßgeblich durch die Höhe der Einsatzspannung V_Tr2 des zusätzlichen p-Kanal-Feldeffekttran­ sistors Tr2 im Spannungsteiler des zweiten Komparators K_R und durch den zeitlichen Verlauf der Versorgungsspannung V_int be­ stimmt. Sie entspricht der zeitlichen Verzögerung des zweiten Startsignals gegenüber dem ersten Startsignal des ersten Komparators K_G aus Fig. 3a.

Fig. 4 zeigt beispielhaft den inneren Aufbau einer Auslese­ schaltung für eine Fuse F, die im Folgenden auch Fuselatch- Schaltung genannt wird. Die Fuse F ist dabei vorzugsweise als eine schmelzbare Sicherung ausgebildet, die mit Hilfe eines Lasers bzw. eines starken elektrischen Stromes zur Festlegung von Eigenschaften des Halbleiterbausteins geschlossen werden kann. Zum Auslesen der Fuse F weist die Fuselatch-Schaltung L einen Spannungsteiler auf, dessen Spannungswert durch zwei ihm nachgeschaltete Inverterschaltungen arretiert wird. In Abhängigkeit vom Zustand der Fuse F wird dabei das elektri­ sche Potential des Knotens K₂ und damit das Ausgangssignal der Fuselatch-Schaltung L bestimmt. Dazu wird durch Anlegen eines High-Level-Signals bFPUP an den p-Kanal-Feldeffekttran­ sistor Tr8 des Spannungsteilers der Knoten K₁ von der Versor­ gungsspannung V_int abgekoppelt. Das FPUN-Signal weist zu die­ sem Zeitpunkt ein Low-Level-Potential auf, wodurch der n-Ka­ nal-Feldeffekttransistor Tr9 des Spannungsteilers, im Folgen­ den auch Auslesetransistor genannt, gesperrt wird. Durch Ak­ tivieren des FPUN-Signals wird der Auslesetransistor Tr9 durchgeschaltet, so dass das elektrische Potential des Kno­ tens K₂ bei einer intakten Fuse F auf Masse gezogen wird. Ist die Fuse F dagegen bereits geschossen, so bleibt der Knoten K₂ auf seinem High-Level-Potential. Die Reihenschaltung der beiden Inverter arretiert das jeweilige Spannungspotential des Knotens K₁ und gibt bei einer geschlossenen Fuse F ein High-Level-Signal und bei einer nicht geschlossenen Fuse F ein Low-Level-Signal auf den Ausgang der Fuselatch-Schaltung L aus. Die Kopplung der bFPUP-Signalleitung mit einem zweiten n-Kanal-Feldeffekttransistor Tr14 des zweiten Inverters stellt dabei sicher, dass der Ausgang der Fuselatch-Schaltung L nicht vor dem Auslesen der Fuse F auf Masse gezogen werden kann.

Aufgrund der hohen Integrationsdichten heutiger Halbleiter­ bausteine wird das präzise Schießen von Fuses, z. B. mit Hilfe eines Lasers, immer schwieriger. Hierdurch steigt die Gefahr, dass bei Schießen bestimmter Fuses F auch benachbarte Fuses leicht getroffen werden, wodurch sich deren Widerstandswert ebenfalls ändert. Dabei kann der Widerstandswert der benach­ barten Fuses derart steigen, dass eine nicht geschossene Fuse als eine geschossene Fuse detektiert wird. Um solche Fehler­ quellen zu vermeiden, wird herkömmlicherweise die gesamte Fu­ selatch-Schaltung L umdimensioniert, wodurch ihre Schalt­ schwelle an höhere Widerstandswerte angepasst wird. Aller­ dings bringt die Erhöhung der Schaltschwelle der Fuselatch- Schaltung L auch eine erhöhte Empfindlichkeit gegenüber α- Strahlung mit sich. Durch α-Strahlung kann das elektrische Potential des Knotens K₂ zum Auslesezeitpunkt derart verän­ dert werden, dass die Fuselatch-Schaltung L zum jeweils ande­ ren Wert kippt und somit die Fuse F falsch ausgelesen wird. Da aufgrund falsch ausgelesener Fuses F wichtige Betriebspa­ rameter der Halbleiterschaltung, wie z. B. interne Spannungen falsch eingestellt werden oder defekte Strukturen, wie z. B. Wortleitungen, nicht durch redundante Elemente ersetzt wer­ den, ist in einem solchen Fall die Funktionsfähigkeit des ge­ samten Halbleiterbausteins gefährdet.

Die Dimensionierung einer herkömmlichen Fuselatch-Schaltung stellt daher einen Kompromiss zwischen der Empfindlichkeit gegen α-Strahlung und der Empfindlichkeit gegenüber ungenau getroffenen Fuses dar. Die Instabilität der Versorgungsspan­ nung V_int während der Initialisierungsphase des Halbleiterbau­ steins birgt jedoch zusätzliche Unsicherheiten beim Auslese­ vorgang der Fuses F.

Die hohe Unsicherheit beim Auslesen der Fuses F kann jedoch die Ausbeute (yield), d. h. die Anzahl der funktionierenden Chips pro Anzahl der gefertigten Chips herkömmlicher Halblei­ terbausteine enorm verschlechtern.

Um die Sicherheit beim Auslesen der Fuses F zu erhöhen und damit die Ausbeuteverluste zu reduzieren, sieht die Erfindung eine Änderung der Schaltschwelle der Fuselatch-Schaltung L durch eine Steuerung der Gatespannung des Auslesetransistors Tr9 vor. Eine Erhöhung der Gatespannung bringt die Schalt­ schwelle nach oben, während eine Verkleinerung der Spannung eine Erniedrigung der Schaltschwelle zu Folge hat.

Eine solche Steuerung kann vorteilhafter Weise über die zeit­ liche Steuerung des Auslesezeitpunktes einer Fuse F erfolgen. Wie in der Beschreibung zu den Fig. 3a und 3b dargestellt, kann eine Verzögerung des entsprechenden Startsignals durch Erhöhung der Schaltschwelle des jeweiligen Komparators ausge­ führt werden. Da die Versorgungsspannung V_int zu dem späteren Auslesezeitpunkt t₂ wesentlich höher ist, weist das High- Level-Potential des Steuersignals FPUN des Auslesetransistors Tr9 einen höheren Pegel als zum Zeitpunkt t₁ auf. Hierdurch reduziert sich der ohmsche Widerstand der Kanalstrecke des Auslesetransistors Tr9. Aufgrund des geringeren ohmschen Wi­ derstands der Reihenschaltung der Fuse F und des Auslesetran­ sistors Tr9 steigt die Schaltschwelle der Fuselatch-Schaltung L, wodurch auch die Empfindlichkeit gegenüber einer teilweise geschossenen Fuse F reduziert wird ohne die Empfindlichkeit gegenüber α-Strahlung zu erhöhen.

Fig. 5 zeigt ein Zeitdiagramm zur Verdeutlichung eines her­ kömmlichen Fuse-Auslesevorgangs während einer Initialisie­ rungsphase eines Halbleiterbausteins. Dabei ist der Verlauf der Versorgungsspannung V_int gegen die Zeit aufgetragen, wobei die Spannung von einem unteren Spannungswert V₀ auf einen ma­ ximalen Spannungswert V_max ansteigt. Das Auslesen der Genera­ tor- und Redundanz-Fuses F_G, F_R des Halbleiterbausteins er­ folgt dabei zu einem Zeitpunkt t₁ bei dem die Versorgungs­ spannung V_int noch nicht ihren Maximalwert V_max erreicht hat. Aufgrund der hohen Instabilität der Versorgungsspannung V_int zum Zeitpunkt t₁ unterliegt das Auslesen der Fuses F_G, F_R ei­ ner hohen Fehlerquote. Mit dem fehlerhaften Auslesen der Fu­ ses F_G, F_R können Funktionsstörungen der gesamten Halbleiter­ schaltung und damit auch Ausbeuteverluste einhergehen.

Fig. 6a und 6b verdeutlichen das Ausleseschema des erfin­ dungsgemäßen Verfahrens, wobei Fig. 6a analog zu Fig. 5 den Verlauf der Versorgungsspannung V_int in Abhängigkeit von der Zeit darstellt, während Fig. 6b den zeitlichen Verlauf der entsprechenden Signale verdeutlicht.

Wie aus Fig. 6a ersichtlich, werden die Generatorfuses vor­ zugsweise zum selben Zeitpunkt wie die Gesamtheit der Fuses F bei dem in Fig. 5 dargestellten herkömmlichen Verfahren aus­ gelesen. Um die durch die Instabilität der Versorgungsspan­ nung V_int bedingte Unsicherheit beim Auslesen der Fuses F und die damit verbundenen negativen Effekte für den gesamten Halb­ leiterbaustein zu vermeiden, werden die Fuses F in zwei Grup­ pen aufgeteilt, wobei die erste Gruppe vorzugsweise diejeni­ gen Fuses F umfasst, deren Ausleseunsicherheit lediglich ei­ nen geringen Einfluss auf die Funktionalität der gesamten Halbleiterschaltung aufweisen. Hierzu zählen vorzugsweise Ge­ neratorfuses F_G, da eine durch fehlerhaftes Auslesen bedingte Änderung der internen Versorgungsspannung sich häufig auch weiterhin innerhalb der Toleranzgrenzen des Halbleiterbau­ steins befindet und der Betrieb des Halbleiterbausteins hier­ durch meist unwesentlich eingeschränkt wird. Diese erste Gruppe von Fuses F_G wird daher vorzugsweise analog zum her­ kömmlichen Ausleseschema der Fig. 5 zu einem ersten Zeit­ punkt t1 ausgelesen, um die notwendigen internen Spannungen während der Initialisierungsphase einstellen zu können. Zur Reduktion der Unsicherheit beim Auslesen der Generatorfuses F_G können diese wenigen Fuses F_G in flächenunkritischen Be­ reichen des Halbleiterbausteins derart ausgebildet werden, dass sie unempfindlich gegenüber α-Strahlung sind und sicher geschossen werden können.

Die zweite Gruppe von Fuses F umfasst vorzugsweise sämtliche Redundanzfuses F_R der Halbleiterschaltung und wird erfin­ dungsgemäß erst zu einem späteren Zeitpunkt t₂ ausgelesen, an dem die Versorgungsspannung V_int bereits relativ stabil ist. Wie Fig. 6a zeigt, hat die Versorgungsspannung V_int zu diesem Zeitpunkt bereits fast vollständig ihren Maximalwert V_max er­ reicht und unterliegt nur einer geringen Änderung. Aufgrund der höheren Versorgungsspannung V_int wird die Schaltschwelle der entsprechenden Fuselatch-Schaltung L_R, wie in der Be­ schreibung zu Fig. 4 bereits erwähnt, heraufgesetzt und da­ mit die Fehlerquote beim Auslesen von versehentlich getrof­ fenen Redundanzfuses F_R deutlich gesenkt. Ebenso ist aufgrund der höheren und stabileren Versorgungsspannung V_int zum zwei­ ten Auslesezeitpunkt t₂ die Empfindlichkeit der Fuselatch- Schaltung L_R gegenüber α-Strahlung reduziert. Damit werden die Zustände der Redundanzfuses F_R mit einer gegenüber einem herkömmlichen Ausleseverfahren höheren Sicherheit ermittelt.

Fig. 6b zeigt den zeitlichen Verlauf der Signale der Anord­ nung aus Fig. 2. Hierbei erzeugt der erste Komparator K_G bei einem ersten Schwellwert der Versorgungsspannung V_int das start1-Signal. Daraufhin erzeugt die erste Pulsformerschal­ tung P_G zunächst ein bFPUP-Signal und kurz darauf ein FPUN1- Signal, um die entsprechende Generatorfuse F_G des Halbleiter­ bausteins durch die Fuselatch-Schaltung L_G auszulesen. Erst nachdem die Versorgungsspannung V_int einen zweiten Schwellwert erreicht hat, erzeugt der Komparator K_R der zweiten Auslese­ einrichtung E₂ das start2-Signal, das die zweite Pulsformer­ schaltung P_R zur Erzeugung des FPUN2-Signals veranlasst, wo­ durch letztendlich die entsprechende Redundanzfuse F_R durch die zweite Fuselatch-Schaltung L_R ausgelesen wird.

Die in der vorstehenden Beschreibung, den Zeichnungen und den Ansprüchen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirkli­ chung der Erfindung in ihren verschiedenen Ausgestaltungen von Bedeutung sein.

Bezugszeichenliste

F_G

Generatorfuse
F_R

Redundanzfuse
E_G

Ausleseeinrichtung der Generatorfuse
E_R

Ausleseeinrichtung der Redundanzfuse
Tr9 Auslesetransistor
Tr Feldeffekttransistor
t_1,2

Auslesezeitpunkt
R ohmscher Widerstand
K_G

Komparatorschaltung der Generatorfuse
K_R

Komparatorschaltung der Redundanzfuse
L_G

Fuselatch-Schaltung der Generatorfuse
P_R

Pulsformerschaltung der Redundanzfuse
V_int

Versorgungsspannung
V_K1

Knotenspannung
V_Tr

Einsatzspannung des Transistors Tr
K1 Knoten

1

Start Startsignal
bFPUP erstes Steuersignal
FPUN zweites Steuersignal

Claims (10)

1. Halbleiterschaltung mit wenigstens einer Generatorfuse (F_G) zum Einstellen einer Versorgungsspannung und wenigstens einer Redundanzfuse (F_R) zum Aktivieren eines Redundanzele­ mentes, wobei eine Ausleseeinrichtung (E_R) zum Auslesen der Redundanzfuse (F_R) vorgesehen ist, dadurch gekennzeichnet, dass die Ausleseeinrichtung (E_R) ausgebildet ist, um die Re­ dundanzfuse (F_R) zeitverschoben zur Generatorfuse (F_G) auszu­ lesen.

2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Ausleseeinrichtung (E_R) eine Fuselatch-Schaltung (L_R) umfasst, die einen in Reihe zur Redundanzfuse (F_R) ge­ schalteten Auslesetransistor (Tr9) aufweist, um den Zustand der Redundanzfuse (F_R) auszulesen, wobei die Ausleseeinrich­ tung (E_R) ausgebildet ist, um den Auslesezeitpunkt der Redun­ danzfuse (F_R) durch Steuerung der Gatespannung des Auslese­ transistors (Tr9) zu bestimmen.

3. Halbleiterschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein Komparator (K_R) ausgebildet ist, um den Auslesezeit­ punkt der Redundanzfuse (F_R) während einer Initialisierungs­ phase der Halbleiterschaltung in Abhängigkeit von der Versor­ gungsspannung (V_int) zu bestimmen, wobei der Komparator (K_R) ausgebildet ist, um den Auslesevorgang der Redundanzfuse (F_R) zu einem Zeitpunkt (t₂) zu starten, bei dem die Versorgungs­ spannung (V_int) vollständig oder fast vollständig aufgebaut ist.

4. Halbleiterschaltung nach Anspruch 3, wobei eine weitere Ausleseeinrichtung (E_G) zum Auslesen der Generatorfuse (F_G) ausgebildet ist, die einen weiteren Komparator (K_G) aufweist, um den Auslesezeitpunkt der Generatorfuse (F_G) in Abhängig­ keit von der Versorgungsspannung (V_int) zu bestimmen, dadurch gekennzeichnet, dass der Komparator (K_R) eine höhere Schaltschwelle als der weitere Komparator (K_G) aufweist.

5. Halbleiterschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die weitere Ausleseeinrichtung (E_G) eine gegenüber der Ausleseeinrichtung (E_R) optimierte Dimensionierung aufweist, um ein sicheres Auslesen der Generatorfuse (F_G) bei instabi­ len Betriebsbedingungen während der Initialisierungsphase der Halbleiterschaltung zu gewährleisten.

6. Verfahren zum Auslesen von Fuses einer Halbleiterschal­ tung, wobei wenigstens eine Generatorfuse (F_R) zum Einstellen einer Versorgungsspannung und wenigstens eine Redundanzfuse (F_R) zum Aktivieren eines Redundanzelementes der Halbleiter­ schaltung ausgebildet ist, und wobei sich in einer Initiali­ sierungsphase des Halbleiterbausteins eine Versorgungsspan­ nung (V_int) des Halbleiterbausteins von einem unteren bis zu einem oberen Spannungswert (V₀, V_max) aufbaut, gekennzeichnet durch die folgenden Verfahrensschritte:

• a) Auslesen der Generatorfuse (E_G) zu einem ersten Zeitpunkt (t₁) der Initialisierungsphase, bei dem die Versorgungsspan­ nung (V_int) einen ersten Spannungswert (V₁) erreicht hat; und
• b) Auslesen der Redundanzfuse (F_R) zu einem zweiten Zeitpunkt (t₂) der Initialisierungsphase, bei dem die Versorgungsspan­ nung (V_int) einen zweiten Spannungswert (V₂) erreicht hat.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die zeitliche Änderung der Versorgungsspannung (V_int) zum ersten Zeitpunkt (t₁) größer ist als zum zweiten Zeitpunkt (t₂).

8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Versorgungsspannung (V_int) zum zweiten Zeitpunkt (t₂) vollständig oder fast vollständig aufgebaut ist.

9. Verfahren nach einem der Ansprüche 6 bis 8, wobei die Re­ dundanzfuse (F_R) mit Hilfe eines Auslesetransistors (T_R) aus­ gelesen wird, dadurch gekennzeichnet, dass vor dem Auslesen der Redundanzfuse (F_R) die Schalt­ schwelle der Fuselatch-Schaltung (L_R) erhöht wird.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Schaltschwelle der Fuselatch-Schaltung (L_R) durch Änderung der Gatespannung eines in Reihe zur Redundanzfuse (F_R) geschalteten Auslesetransistors (Tr9) erhöht wird.