DE3032657A1 - Nichtfluechtige, elektrisch aenderbare statische halbleiter-speicheranordnung mit wahlfreiem zugriff. - Google Patents

Description

Patentanwälte

Dipl.-Ing. H. Weιckmakν, Dipl.-Phys. Dr K. Fincke

Dipl.-Ing. F. A.Weickmann, Dipl.-Chem. R.fHiWSRR- _n ^ _{T TJ T} 3 U O Z 0 0 7

Dr. Ing. H. Liska

8000 MÜNCHEN 86, DEN ' ^!1 J₁;, fra.

POSTFACH 860 820

MOHLSTRASSE 22, RUFNUMMER 98 39 21/22

D/80

XICOR, INC.

1221 Innsbruck Drive

Sunnyvale, California

Nichtflüchtige, elektrisch änderbare statische Halbleiter-Speicheranordnung mit wahlfreiem Zugriff

13001 1/0815

Die vorliegende Erfindung bezieht sich allgemein auf Metall-Oxid-Siliziumhalbleiter-Speicheranordnungen mit wahlfreiem Zugriff (MOS-RAM's), insbesondere auf nichtflüchtige, elektrisch änderbare statische Halbleiter-Speicheranordnungen mit wahlfreiem Zugriff, die integrierte Schaltungselemente mit schwebendem (floating) Gate enthalten.

Viele statische Speicher mit wahlfreiem Zugriff (RAM's) benutzen bistabile Halbleiterschaltungen, wie Flip-Flop-Schal-'tungen, als Speicherzellen zum Speichern binärer Daten (Einsen und Nullen). Für solche statischen Speicherzellen zum Speichern von Information muß ein elektrischer Strom aus einer elektrischen Stromquelle kontinuierlich in einen von zwei kreuzgekoppelten Schaltungszweigen fließen und relativ abwesend von dem anderen Zweig sein. Es werden zwei (binäre) unterscheidbare Speicherzustände für die Informationsspeicherung vorgesehen, abhängig davon, welcher Zweig leitend und welcher Zweig korrespondierend damit nichtleitend ist. Übereinstimmend damit sind solche Halbleiter-Speicherzellen als "flüchtig" zu betrachten, da, wenn die elektrische Stromversorgung unterbrochen wird, der den Speicherzustand bestimmende Strom in dem stromführenden Zweig zu fließen aufhört und dementsprechend die Information in der Zelle verloren geht.

Diese Flüchtigkeit ist ein wesentlicher Nachteil bei her-

13001 1/0815

kömmlichen Halbleiter-Speichersystemen. Daher wurden wesentliche Anstrengungen auf diesem Gebiet unternommen, um Schaltungselemente und Strukturen zum Erzielen der Nichtflüchtigkeit von Halbleiterschaltungen, wenn die Stromversorgung " ' unterbrochen wird, zu schaffen, vergl. beispielsweise [E. Harari, et al., "A 256-Bit Nonvolatile Static RAM," 1978 IEEE International Solid State Circuits Conference Digest, pp. 108-109·, F. Berenga, et al., "E PROM TV Synthesizer," 1978 IEEE International Solid State Circuits Conference Digest, pp. 196-197*, M. Home, et al., "A Military Grade 1024-Bit Nonvolatile Semiconductor RAM," Ieee Trans. Electron Devices, Vol. ED-25, No. 8, (1978), pp. 1061-1065; Y. Uchida, et al., "IK Nonvolatile Semiconductor Read/Write RAM," IEEE Trans. Electron Devices, Vol. ED-25, No. 8, (1978), pp. 1065-1070} D. Frohmann, "A Fully-Decodet 2048-Bit Electrically Programmable MOS-ROM," 1971 IEEE International Solid State Circuits Conference Digest, pp. 80-81, US-PS 3 660 819", US-PS 4 099 196; US-PS 3 500 142; Dimaria, et al., "Interface Effects and High Conductivity in Oxides Grown from Polycrystalline Silicon," Applied Phys. Letters (1975) , pp. 505-507; H. M. Anderson, et'al., "Evidence for Surface Asperty Mechanism of Conductivity in Oxide Grown on Polycrystalline Silicon," J. of Appl. Phys., Vol.48, No. 11 (1977), pp. 4834-4836].

Einrichtungen, die auf einer Struktur in MOS-Technologie mit schwebendem Gate (floating gate) basieren, werden herkömmlicherweise in Systemen benutzt, die eine verlängerte Daten-Auf bewahrungszeit haben. Ein achwebendes Gate ist eine Insei aus einem leitenden Material, die elektrisch von dem Substrat isoliert, jedoch kapazitiv mit dem Substrat gekoppelt ist, wodurch das Gate eines MOS-Transistors gebildet wird. Abhängig von dem Vorhandensein oder Nichtvorhandensein einer Ladung unter diesem schwebenden Gate ist der MOS-Transistor leitend ^on") oder nichtleitend Toff"), womit die Grundlage für eine Speicherung einer binären ^H1" oder einer binären "0" entsprechend de» Vorhandensein oder Nichtvorhan-

130011/0815

densein einer Ladung unter dem schwebenden Gate gegeben ist. Zahlreiche Mittel zum Einbringen oder Entfernen der Signalladung zu dem oder von dem schwebenden Gate sind bekannt. Wenn einmal die Ldung unter dem Gate angesammelt ist, ver- · bleibt sie dort dauernd, weil das schwebende Gate vollständig von isolierendem Material umgeben ist, das als Barriere gegen das Entladen des schwebenden Gate wirkt. Ladung kann unter das schwebende Gate durch Verwendung einer heißen Elektronen-Injektion und/oder eine Tunnelmechanismus gebracht werden. Die Ladung kann von dem schwebenden Gate dadurch abgezogen werden, daß es Strahlung (UV-Licht,Rontgen-Strahlen), einer Durchbruchs (avalanche) - Injektion oder einem Durchtunnelungseffekt ausgesetzt wird. Der Ausdruck "Durchtunnelung" wird hierbei im weitesten Sinne benutzt, um die Emission eines Elektrons von der Oberfläche eines Leiters (Halbleiter eingeschlossen) in einen benachbarten Isolator durch die Energiebarriere einzuschließen.

Es sind nichtflüchtige RAM's bekannt, die nichtflüchtige "floating gate"-Elemente enthalten, welche eine sehr dünne Gate-Oxidschicht haben. Solche Einrichtungen haben jedoch eine Anzahl von Nachteilen. Die Ladung wird zu und von dem "floating gate"-Element bidirektional durch eine relativ dünne Oxidschicht (50 - 200 A) "getunnelt", was Schwierigkeiten bereitet, sie zuverlässig mit angemessenener Genauigkeit herzustellen. Wegen des bidirektionalen Charakters der sehr dünnen Durchtunnelungs-Oxidschicht kann die nichtflüchtige (nonvolatile) RAM-Zelle Gegenstand möglicher Störungsprobleme sein, was dazu führen kann, daß der betreffende Speicher seine Inhalte verliert. Insbesondere können solche Probleme eine Begrenzung der Anzahl von Lesezyklen einschließen. Störungen in den Speicherinhalten können sich durch Vorgänge in einer benachbarten Zelle ergeben. Andere nichtflüchtige RAM-Anordnungen benutzen nicht das "floating gate"-Prinzip, sondem eine Metall-Nitrid-Oxid-Silizium-Halbleiterstruktur (MNOS), bei der die Ladung an einer Silizium-Nitrid-Grenz schicht gehalten wird. Solche MNOS-Anordnungen können jedoch

130011/0815

Störungsprobleme auf werfen, die nicht nur die Anzahl der Lesezyklen begrenzen, wodurch Beschränkungen für eine weitgestreute Anwendung von MNOS-Anordnungen hervorgerufen werden.
5

Es ist wünschenswert, ein nichtflüchtiges Element an eine RAM-Schaltung anzupassen, um eine Nichtflüchtigkeit einer deratigen Halbleiter-Speichermatrix zu erreichen. Bekannte angepaßte Einrichtungen haben jedoch zahlreiche wesentliche Nachteile. Beispielsweise kann ein solches Anpassen (interfacing) durch das Einführen eines Leitfähigkeits-Ungleichgewichtes vorgenommen werden, was durch nichtflüchtige Elemente, die direkt zwischne die beiden Zweige einer kreuzgekoppelten statischen RAM-Zelle eingefügt ist, zu erreichen ist. Indessen veranlaßt ein solches Leitfähigkeits-Ungleichgewicht die kreuzgekoppelte statische RAM-Zelle, einen Offset-Gleichstrom zu führen, der überwunden werden muß, wenn die Zelle in normalen RAM-Verfahren betrieben wird. Ein solches Ungleichgewicht kann zu Randlese- und Randschreibstörungen (marginalities) für ein gesamtes Speichergebilde führen. Desweiteren verursachen solche Randstörungen Fertigungseinschränkungen und Prüfprobleme.

Andere entscheidende Faktoren in bezug auf die Anpassung der nichtflüchtigen Elemente an statische RAM-Zellen sind das Anstreben eines kompakten Aufbaues und der Wunsch nach Einfachheit der Schaltungsauslegung, wobei diese Faktoren die Größe der Schaltung und deren Kosten beeinflussen. Herkömmliche Kombinat ion s sy s teme tendieren unvorteilhafterweise dahin, daß sie eine komplizierte Anpassung im Hinblick auf Steuersignale und zusätzliche Transistoren verlangen, was in großen nichtflüchtigen statischen RAM-Schaltungen resultiert und einhergehend damit in großen Kosten.

Zahlreiche herkömmliche nichtflüchtige statische RAM-Einrichtungen haben außerdem den Nachteil, daß sie einen hohen Strombedarf und einen hohen Spannungsbedarf im Betrieb haben.

130011/0815

Diese Faktoren setzen praktische Grenzen in der Einrichtungsstromversorgung und der Geschwindigkeit und komplizieren den Schaltungsentwurf. Zahlreiche bekannte nichtflüchtige statische RAM-Einrichtungen tendieren außerdem dahin, daß sie das Halbleitersubstrat als ein prinzipielles Element für das Programmieren der nichtflüchtigen Speicherkomponenten ausnutzen , was die Anwendung von hohen Spannungen und Strömen für die RAM-Stromversorgungsleitungen erfordert, um ein nichtflüchtiges Speichern von Daten zu bewirken, so daß es schwierig ist, den Entwurf des RAM-Systems und die Herstellungsprozesse zu trennen und unabhängig voneinander zu optimieren. Die Forderungen nach einer externen Stromversorgung mit hoher Spannung und hohen Strömen beeinflußt dagegen die Kosten, die Einfachheit der Benutzung und die allgemeine Anwendbarkeit solcher herkömmlichen nichtflüchtigen RAM-Speichersysteme.

Ferner kann, wenn ein Datum, das aus dem nichtflüchtigen .Speicherelement in die RAM-Zelle abgerufen wird, dieses der RAM-Zelle in einem komplementären oder entgegengesetzten Status verglichen mit dem, mit dem es original in das nichtflüchtige Speicherelement eingeschreiben wurde, angeboten werden. Solch ein komplementärer Status, anders als der direkte, wahre Status vor dem Abruf stellt eine wesentliche unvollkömmenheit dar, der durch besondere Schaltungsmaßnahmen oder auf andere Art und Weise durch den Benutzer des Speichersystems Rechnung getragen werden muß. Die Kombination hoher Kosten und der Schwierigkeit in der Benutzung eines solchen konventionellen RAM-Speichersystems hat die Anwendung nichtflüchtiger statischer Speichersysterne mit wahlfreiem Zugriff eingeschränkt.

Entsprechend dem oben Ausgeführten besteht für die vorliegende Erfindung eine Aufgabe darin, einen verbesserten nichtflüchtigen, elektrisch programmierbaren statischen RAM in integrierter Schaltkreistechnik zu schaffen, der keine hohe externe Spannungs und/oder Stromversorgung benötigt. Es ist

130011/0815

ferner Aufgabe der Erfindung, einen derartigen nichtflüchtigen integrierten Speicher mit wahlfreiem Zugriff zu schaffen, der dafür ausgelegt ist, lediglich eine herkömmliche externe Transistor-Transistor-Logik (TTL) - Pegelsteuerung zu verwenden.

Eine andere Aufgabe besteht darin, einen nichtflüchtigen statischen RAM zu schaffen, der dafür ausgelegt ist, während eines Programmiervorganges im wesentlichen keinen Gleichstrom aus einer internen Stromversorgung zu ziehen, die intern benötigte Spannungen erzeugt. Eine weitere Aufgabe besteht darin, einen nichtflüchtigen statischen RAM zu schaffen, der Mittel zum Verhindern einer unbeabsichtigten Operation des nichtflüchtigen Speichers während einer Baustein-Stromüber-Versorgung oder einer Baustein-Stromunterversorgung enthält. Es ist eine weitere Aufgabe, nichtflüchtige statische RAM-Systeme -zu schaffen, die Mittel für ein selektives übertragen von Daten aus einem voll ständig nichtflüchtigem Speicherbe-.reich des integrierten Schaltungssystems in einen korrespondierenden flüchtigen statischen RAM-Bereich oder zum Übertragen eines einzelnen Datenbit von einer vorbestimmten Stelle des nichtflüchtigen Speichers zu einer vorbestimmten korrespondierenden Stelle des RAM mittels einfacher Logikpegel-Befehle enthalten.

Die genannten Aufgaben werden erfindungsgemäß durch eine nichtflüchtige, elektrisch änderbare statische Halbleiter-Speicheranordnung mit wahlfreiem Zugriff in integrierter Schaltkreistechnik, insbesondere in Metall-Oxid-Silizium (MOS) - Schaltkreistechnik, mit Mitteln zum Anlegen und Weiterleiten Niederpegel-Stromversorgungsspannung zur Versorgung der Speicheranordnung, zum Empfangen und Verarbeiten eines externen Abrufbefehlssignals und zum Empfangen und Verarbeiten eines externen Speicherbefehlssignals gelöst. Die erfindungsgemäße'Halbleiter-Speicheranordnung ist dadurch gekennzeichnet, daß Speicheranordnungsbereiche vorgesehen sind, die eine Vielzahl von adressierbaren,flüchtigen Spei-

13 0 0 11/0815.

cherzellen und eine Vielzahl von nichtflüchtigen Speicherzellen zum Speichern binärer Daten enthalten, wobei zumindest bei einem Teil der Vielzahl jeweils einer flüchtigen Speicherzelle mit wahlfreiem Zugriff jeweils eine nichtflüch tige Speicherzelle fest zugeordnet ist, daß'die nichtflüchtigen Speicherzellen dafür vorgesehen sind, Daten aus den be treffenden flüchtigen Speicherzellen mittels des Speicherbefehlssignals zu kopieren, wozu das Speicherbefehlssignal mit einer hohen Spannung versehen ist, daß die flüchtigen Speicherzellen dafür vorgesehen sind, Daten aus den betreffenden nichtflüchtigen Speicherzellen mittels der Niedrigpegel-Stromversorgungsspannung zu kopieren, daß eine Generatorschaltung zum Erzeugen der hohen Spannung für das Speicherbefehlssignal und gegebenenfalls weitere Signale vorgesehen ist, die in Abhängigkeit von einem externen Befehlssignal wirksam schaltbar ist und dafür ausgelegt ist, Impulse hoher Spannung aus der Niedrigpegel-Stromversorgungsspannung zu erzeugen, um einen Datentransfer von den flüchtigen zu den nichtflüchtigen Speicherzellen und gegebenenfalls weitere Funktionen zu bewirken, daß das Mittel zum Empfangen und Weiterleiten des externen Abrufsignals in Abhängigkeit von einem weiteren externen Befehlssignal zum Kopieren von Daten von zumindest einer der nichtflüchtigen Speicherzellen in zumindest eine der flüchtigen Speicherzellen wirksam geschaltet wird und daß das Mittel zum Anlegen und Weiterleiten der Niedrigpegel-Stromversorgungsspannungsspannung eine Spannungsabtastverrichtung enthält, mittels derer die Wirkung des Abrufbefehlssignals und das Anschalten der Impulse hoher Spannung aus der Generatorscahltung an die betreffenden Speicheranordnungsbereiche unterdrückt werden, wenn die Niedrigpegel-Stromversorgungsspannung nicht in einem vorbestimmten Betriebsspannungsbereich liegt, und mittels welcher Spannungsabtastvorrichtung die Niedrigpegel-Stromversorgungs spannung nur dann an die betreffenden Speicheranordnungsbereiche geschaltet wird, wenn die erforderlichen Potentiale innerhalb eines vorbestimmten Betriebspotentialbereiches liegen.

13001 1/081 5 ORIGINAL INSPECTED

3532657

Die erfindungsgemäße Halbleiter-Speicheranordnung löst auf einfache, zuverlässige Weise die genannten Aufgaben.

Vorteilhafte Weiterbildungen der Erfindung sind durch die in den Unteransprüchen angegebenen Merkmale gekennzeichnet.

Lösungen für die genannten und weitere Aufgaben für die Erfindung werden auch aus derfolgenden ins einzelne gehenden Beschreibung und den Figuren ersichtlich. Die Figuren betref fenjeweils vorteilhafte Ausführungsbeispiele für die vorliegende Erfindung.

Fig. 1 zeigt ein schematisches Blockschaltbild eines Ausführungsbeispiels für eine nichtflüchtige, elektrisch änderbare statische 1024-Bit-Speicheranordnung mit wahlfreiem Zugriff gemäß der vorliegenden Erfindung.

Fig. 2 zeigt eine logische Arbeitstabelle für verschiedene Steuerelemente für das Ausführungsbeispiel gemäß Fig. 1.

Fig. 3 zeigt ein Schaltbild, das die Speicher-Schaltungs-Organisation der Speicheranordnung mit wahlfreiem Zugriff gemäß Fig. 1 darstellt. 25

Fig. 4 zeigt eine statische RAM-Zelle der Speicheranordnung gemäß Fig. 1.

Fig. 5 zeigt eine Schaltungsanordnung für einen eine hohe Spannung erzeugenden Generator für die nichtflüchtigen Speicherelemente der Speicheranordnung gemäß Fig. 1.

Fig. 6 zeigt das Schaltbild einer Einrichtung zum Steuern des eine hohe Spannung erzeugenden Generators gemäß Fig. 5, die bei Benutzung der nichtflüchtigen Speicherelemente der Speicheranordnung gemäß Fig. 1 ver-

130011/0815

ORIGINAL INSPECTED

wendet werden kann.

Fig. 7 zeigt das Schaltbild einer Stromversorgungs-Abtast-

einrichtung der Speicheranordnung gemäß Fig. 1. 5

Fig. 8 zeigt das Schaltbild einer internen Stromversorgungs-Schalteranordnung für die Speicheranordnung gemäß Fig. 1.

Fig. 9 zeigt das Schaltbild einer in den Baustein integrierten Schaltungsanordnung zum Erzeugen eines Rückwärtsregelpotentials für die Speicheranordnung gemäß Fig.1.

Fig.10 zeigt das Schaltbild einer in den Baustein integrierten Schaltungsanordnung zum ERzeugen eines Mehrphasentaktsignals für die Speicheranordnung gemäß Fig. 1 zusammen mit einer Darstellung der Eingangs- und Ausgangssignal-Impulsform dieser Schaltungsanordnung.

Fig.11 zeigt das Schaltbild einer Ausgangsschaltung der Speicheranordnung gemäß Fig. 1.

Fig.12 zeigt das Schaltbild einer Baustein-Auswahlschaltung für die Speicheranordnung gemäß Fig. 1, die durch die Stromversorgungs-Abtasteinrichtung gemäß Fig. 7 gesteuert wird.

Fig.13 zeigt das Schaltbild einer Abrufbefehlssignal-Anpassungsschaltung für die Speicheranordnung gemäß Fig.1. 30

Fig.14 zeigt das Schaltbild für ein weiteres Ausführungsbeispiel eines Teiles des eine hohe Spannung erzeugenden Generators gemäß Fig. 5.

Fig.15 zeigt das .Schaltbild eines weiteren Ausführungsbeispiels für den eine hohe Spannung erzeugenden Generator für die nichtflüchtigen Speicherelemente der Spei-

130011/0815

ORIGINAL INSPECTED

3D32657

cheranordnung gemäß Fig. 1.

Fig.16 zeigt das Schaltbild eines X-Auswahlsignalgenerators für die Speicheranordnung gemäß Fig. 3.

Fig.17 zeigt das Schaltbild einer Schreibdecoderschaltung für die Speicheranordnung gemäß Fig. 1.

Fig.18 zeigt das Schaltbild einer Schreibfreigabestufe für die Speicheranordnung gemäß Fig. 1.

Fig.19 zeigt das Schaltbild eines Ausgangssperrsignalgenerators für die Ausgangsschaltung gemäß Fig. 11.

Fig.20 zeigt das Schaltbild eines Y-Decoders und einer Spaltenschaltung für die Speicheranordnung gemäß Fig. 3.

Fig.21 zeigt das Schaltbild einer X-Eingangsschaltung für die

Speicheranordnung gemäß Fig. 3. 20

Fig.22 zeigt das Schaltbild einer Y-Eingangsschaltung für die Speicheranordnung gemäß Fig. 3.

Allgemein betrachtet wurden mit der vorliegenden Erfindung nichtflüchtige, elektrisch programmierbare Speicheranordnungen, die in integrierter Schaltkreistechnik ausgeführt sind, geschaffen, die einen adressierbaren flüchtigen Speicherbereich und einen nichtflüchtigen Speicherbereich, der mit dem flüchtigen Speicherbereich verbunden ist, enthalten. Der flüchtige Speicherbereich kann eine Vielzahl von adressierbaren Speicherzellen mit wahlfreiem Zugriff zum Speichern binärer Daten enthalten. Der nichtflüchtige Speicherbereich kann eine Vielzahl von nichtflüchtigen Speicherzellen, die mit den flüchtigen Speicherzellen assoziiert sind, für ein im wesentlichen permanentes Speichern von Daten aus den flüchtigen Speicherzellen als jeweils ein gespeicherter Ladungszustand unter Anwendung eines geeigneten Speichersignals

13001 1/0815

enthalten. Die nichtflüchtigen Speicherzellen und die adressierbaren Speicherzellen mit wahlfreiem Zugriff sind insgesamt arbeitsmäßig aufeinander bezogen, so daß die Speicherzustände, die durch die gespeicherten Ladungszustände der betreffenden nichtflüchtigen Speicherzellen repräsentiert sind, durch Zuführen von Energie zu den Speicherzellen mit wahlfreiem Zugriff auf die korrespondierenden flüchtigen Speicherzellen kopiert werden können. Die Speicherzellen mit wahlfreiem Zugriff und die korrespondierenden nichtflüchtigen Speicherelemente sind ferner derart kooperativ zueinander in Beziehung gesetzt, daß mittels Speicherns von anfänglichen Speicherzustandsdaten vcn den flüchtigen Speicherzellen in die korrespondierenden nichtflüchtigen Speicherzellen und anschließenden Kopierens der Speicherzustände der nichtflüchtigen Speicherzellen in die korrespondierenden flüchtigen Speicherzellen die flüchtigen Speicherzellen in ihre betreffenden ursprünglichen Speicherzustände zurückgesetzt werden können.

Die flüchtigen adressierbaren Speicherzellen mit wahlfreiem Zugriff können vorzugsweise statische kreuzgekoppelte MOS-Viar- oder Sechs-Transistor-Flip-Flop-Schaltungselemente sein, die eine verhältnismäßig niedrige Stromversorgungsspannung benötigen, um einen betreffenden Speiche^zustand zu erhalten.

Das Kopieren der Speicherzustände der Speicherzellen mit wahlfreiem Zugriff in die korrespondierenden nichtflüchtigen Speicherzellen hinein wird im allgemeinen dur"ch Zuführen eines Steuersignals mit relativ hoher Spannung zu den betreffenden nichtflüchtigen Speicherzellen-Komponenten bewerkstelligt. Diese Steuersignalspannung wird im allgemeinen und üblicherweise wesentlich größer als die Betriebspannung sein, die den Speicherzellen mit wahlfreiem Zugriff zugeführt wird, um die dain enthaltenen gespeicherten Daten aufrechtzuerhalten. In Übereinstimmung mit der vorliegenden Erfindung ist ein in dem Baustein enthaltenes (on-chip) Mittel zum Erzeugen des Speichersteuersignals mit relativ hoher Spannung für den Speicherbereich mit wahlfreiem Zugriff für das Herstellen ei-

130011/0815

ner nichtflüchtigen Speicherinhaltskopie vorgesehen, das dafür ausgelegt ist, einen verhältnismäßig geringen Pegel für Eingangssignalspannungen, wie beispieslweise TTL-Signalpegel, zu verwenden.
5

Die Speichereinrichtungen enthalten ferner Abtastmittel zum Bestimmen, ob sowohl externe als auch intern erzeugte Stromversorgungsspannungen für die Speicheranordnung innerhalb eines vorbestimmten Betriebsbereiches liegen, mit dem Zweck, eine Anschaltung von Speichersignalspannungen an die nichtflüchtigen Speicherelemente zu unterdrücken, falls die externen und/oder internen Stromversorgungsspannungen nicht jeweils innerhalb dieses Bereiches liegen. Ein solches Abtastmittel hat die Funktion, den Verlust von nichtflüchtigen Daten aufgrund von unbeabsichtigt in Gang gesetzter Speicherzyklen für den nichtflüchtigen Speicherbereich zu vermeiden. Auf diese Weise ist einVerlust von nichtflüchtig gespeicherten Daten aufgrund eines unabsichtlich zugeführten Speicher-.befehlssignals zu den nichtflüchtigen Speicherzellen, bevor die genauen, betriebsmäßigen Stromversorgungspegel erreicht worden sind, verhindert. Dies ist auch deswegen wichtig, weil ein Betreib während einer Stromversorgungseinschaltung nur unzureichend ausführbar sein kann. Ein solches Abtastmittel ist ein wesentliches Element für die Aufrechterhaltung der Genauigkeit und der Vollständigkeit einer nichtflüchtigen Datenspeicherung und einhergehend damit der Zuverlässigkeit und der funktioneilen Einfachheit des Betriebes aus der Sicht externer Einrichtungen.

Die Speichereinrichtungen können ferner auswählbar zu betreibende Mittel zum automatischen Kopieren von nichtflüchtigen Daten aus den nichtflüchtigen Speichermitteln in die statischen Speichermittel mit wahlfreiem Zugriff in einer vorbestimmten Art und Weise enthalten. Ein solches selektiv durchführbares Kopieren kann mittels einer Vielzahl von Speicherstellen durchgeführt werden oder kann dafür ausgelegt sein, den Speicherzustand einer einzigen ausgewählten

130011/0815

ORIGINAL INSPECTED

Speicherzelle in die korrespondierende adressierbare Speicherzelle mit wahlfreiem Zugriff zu kopieren. Die Anwendung solcher Mittel in den Speichereinrichtungen kann für das Kopieren einer gesamten Matrix oder eines gesamten Blockes" ' von Speicheradressen oder Daten von dem nichtflüchtigen Speicherbereich zu dem Speicherbereich mit wahlfreiem Zugriff mittels einer externen Betriebs- oder Programmsteuerung vorgesehen seinm. Auf ähnliche Weise können deratig selektiv betreibbare Mittel dafür ausgelegt sein, ein einziges nichtflüchtiges Datenbit von einer ausgewählten nichtflüchtigen Speicherzelle in eine korrespondierende Speicherzelle mit wahlfreiem Zugriff zu kopieren. Es können vielfache Mittel zum selektiven Kopieren von Datenblöcken oder individuellen Datenbits mittels einer externen Steuerung vorgesehen sein.

Die Einrichtungen in integrierter Schaltkreistechnik enthalten im allgemeinen Eingangs-/Ausgangsmittel zum Eingeben und Ausgeben von Daten zu bzw. von den Einrichtungen. Wünschenswerterweise enthalten solche Eingangs-/Ausgangsmittel separate Eingangsverbindungsstellen für externe elektrische Verbindungen zu dem integrierten Schaltkreis, der in Form eines individuellen integrierten Anordnungsbausteins (device chip) ausgebildet sein kann, obwohl ebenfalls zeitlich versetzt (multiplexed) arbeitende Eingangs-/Ausgangsmittel verwendet werden können. Desweiteren können die Eingangs-/Ausgangsmittel, obwohl sie einen oder mehrere externe Anschlußstifte enthalten, weitere Mittel zum internen Kommunizieren mit anderen integrierten Schaltungselementen aufweisen, wenn die Einrichtungen gemäß der vorliegenden ERfindung gemeinsam mit solchen anderen integrierten Schaltungselementen, wie Mikro- ' Prozessoren usw. , gefertigt werden. Die Einrichtungen enthalten ferner Stromversorgungsanschlußmittel, um eine Niedrigpegel-Stromversorgung für die Einrichtungen durchführen zu können. Hierbei ist .unter "Niedrigpegel" ein MOS-,ECL- oder TTL-Pegel zu verstehen, der jeweils im allgemeinen potentialmäßig 12 V, vorzugsweise jedoch ungefähr 5 V nicht übersteigt. Die

13 0011/0815 ORfGlNAL INSPECTED

032657

Stromversorgungsanschlußmittel können forderungsgemäß eine externe Erdklemme zur Verbindung mit einrichtungsinternen Erdpotential-Leiterbahnen und außerdem einen externen Gleichspannungsausgang zur Verbindung einer geeigneten betriebsmäßigen Niedrigpegel-Gleichspannung für den Betrieb der Einrichtungen enthalten. Beispielsweise kann eine Einrichtung, die in n-Kanal-MOS-Technologie, welche ein monokristallines Silizium-Substrat verwendet, ausgeführt ist, vorzugsweise eine Erdklemme und eine +5 V - Gleichstromversorgungsklemme enthalten.

Die Einrichtungen in'integrierter Speichertechnologie können ferner eine Rückwärtsregelpotential-Stromversorgungsklemme oder sogar einen internen Schaltkreis zum ERzeugen eines Rückwärtsregelpotentials zum Betrieb der Schaltungen der Speicheranordnung enthalten, was .die Spannungs- bzw. Stromversorgungskosten für eine Speicheranordnung in integrierter Schaltkreistechnik reduzieren kann.

Wie bereits erläutert, beinhaltet das Kopieren der Speicherzustandes einer flüchtigen Speicherzelle in eine korrespondierende, zugeordnete nichtflüchtige Speicherzelle als ein Ladungsspeicherzustand der nichtflüchtigen Zelle die Anwendung eines Signalimpulses, der ein Potential hat, das sich wesentlieh von dem Potential der Niedrigpegel-Stromversorgung, die für die Einrichtung in integrierter Schaltkreistechnik vorgesehen ist, abhebt. Unter diesem Gesichtspunkt enthält die Anordnung ferner Mittel zum ERzeugen einer hohen Spannung unter Verwendung der' Niedrigpegel-Stromversorgung zum jeweiligen Bereitstellen eines Signalimpulses hoher Spannung zum Zwecke der Übertragung von Daten aus den flüchtigen Speicherzellen der Speicheranordnung zu den nichtflüchtigen Zellen dieser Speicheranordnung. Die nichflüchtigen Speicherzellen speichern Information als einen Ladungs-(oder Potential-)Zustand einer dielektrisch isolierten "floating-gate"-Struktur. Die hohe Spannung," die durch die Erzeugungsmittel zur Verfügung gestellt wird, wird für die übertragung von Ladung zu

130011/0815

oder von dem schwebenden Gate (floating gate) über die dielektrische Barriere hinweg benutzt. Die Einrichtungen gemäß der Erfindung sind außerdem mit Eingangsmitteln zum Zuführen eines externen Steuersignals zum Ingangsetzen eines übertragens von Daten zu den nichtflüchtigen Speicherzellen aus den flüchtigen Speicherzellen versehen. Der Generator zum Erzeugen der hohen Spannung kann von einem geeignetem Signal, das an einen deratigen Eingang geliefert iwrd, um einen Datenübertragungsimpuls hoher Spannung aufgrund eines geeigneten Befehlssignals, das diesem zugeführt wird, abhängig gemacht werden. Die Mittel zum Erzeugen der hohen Spannung sind indessen wünschenswerterweise desweiteren derart von den Stromversorgungs-Abtastmitteln abhängig, daß sie keinen Impuls mit hoher Spannung an die betreffenden Speicherzellen abgeben, falls die externe Stromversorgungseinrichtung nicht in dem vorbestimmten betriebsmäßigen Bereich arbeitet.

Es wird nach diesen Ausführungen anzuerkennen sein, daß in .Übereinstimmung mit der vorliegenden ERfindung eine im wesentlichen in sich geschlossene zuverlässige nichtflüchtige Speicheranordnung geschaffen worden ist, bei der alle externen Steuersignale und alle weiteren logischen Signale eine Stromversorgung mit einem niedrigen Spannungspegel - wie beispielsweise für Transistor-Transistor-Logik (TTL) - Signale und dafür erforderliche Stromversorgungseinrichtungen haben können.

In Übereinstimmung mit der Erfindung kann eine Anordnung von nichtflüchtigen elektrisch programmierbaren Speicherelementen in einer einfachen Schaltung geschaffen werden, die vollständig durch logische Signalpegel gesteuert werden kann und keine externe Stromversorgung für eine hohe Spannung oder Steuersignale mit entsprechend hoher Spannung benötigt. In Verbindung hiermit können vollständige elektrisch änderbare 5 Speicheranordnungen geschaffen werden, die entweder nur mit TTL-Pegeln (z.B. 0.8 2.2 V), ECL-Peyelri (z.B. 2.1 ί 0.7 V) oder Hochpegel-MOS-Pegeln (z.B. 0 - 5 V oder 0 - 12 V) für

1 3001 1 /081 5

■■■'■'■'■ hülL ORIGINAL INSPECTED

die externen Steuersignale arbeiten können. Die integrierte Speicheranordnung mit wahlfreiem Zugriff (RAM) kann speziell dafür ausgelegt sein, ein einzelnes Bit, das aus dem integrierten nichtflüchtigen Speicherbereich (E²PROM) ausgewählt werden kann, den gesamten Matrixinhalt von dem nichtflüchtigen E²PROM-Speicherbereich in den RAM-Speicherbereich mittels einfacher TTL- oaer anderer Niedrigpegel-Befehle zu kopieren. Ferner ist der RAM-Speicherbereich der in sich geschlossenen Speicheranordnung dafür ausgelegt, immer dann mit den Inhalten des nichtflüchtigen E²PROM-Speicherbereiches aufgefrischt zu werden, wenn die Stromversorgung für den Baustein angeschaltet wird. Ferner ist die integrierte Speicheranordnung in Übereinstimmung mit der Erfindung vor einer unbeabsichtigten Veränderung nichtflüchtiger Daten durch besondere Schaltungsmittel dadurch geschützt, daß der Speicherbetrieb verhindert wird," bis die zugeführte Spannung einer externen Stromversorgung und intern erzeugter Spannungen geeignete vorbestimmte Pegel erreicht haben, um eine einwandfrei gesteurte Betreibsweise zu garantieren. Dies schließt Verluste von nichtflüchtigen SpeicherInhalten aus, beispielsweise dann, wenn eine Stromversorgungsanschaltung oder eine Stromversorgungs abschaltung - absichtlich oder unabsichtlich auftritt. Der Generator zum Erzeugen einer hohen Spannung, die Steuerschaltmittel und interne Schutzschaltungen gemäß der vorliegenden ERfindung können auch in anderen Einrichtungen als RAM's, wie beispielsweise in nichtflüchtigen elektrisch änderbaren Nur-Lesespeicher(ROM)-Anordnungen, anderen Speicheranordnungen und Mikrocomputern vorteilhaft angewendet werden.

Wie bereits erläutert, .wird die vorliegende Erfindung ins einzelne gehend anhand eines Ausführungsbeispiels für eine integrierte Schaltungsanordnung 10. mittels der Figuren 1 bis 22 beschrieben., Indieser Verbindung zeigt Fig.1 ein Block-Schaltbild einer-integrierten Schaltungsanordnung 10 für einen statischen, nichtflüchtigen, elektrisch änderbaren 1024-

13001 1/0815 ORIGINAL INSPECTED

Bit-Speicher mit wahlfreiem Zugriff (RAM) in Übereinstimmung mit der vorliegenden Erfindung. Die integrierte Schaltungsanordnung 10 enthält eine Vielzahl von Speicherzellen und Eingangs-/Ausgangsschaltungsmittel zum Adressieren der Speicherzellen und zum Eingeben und Ausgeben von Daten. In diesem Zusammenhang enthält die integrierte Schaltungsanordnung 10 eine Speichereinheit 12, die 32 Zeilen und 32 Spalten von statischen, flüchtigen, adressierbaren Speicherzellen mit wahlfreiem Zugriff und diesen zugeordneten nichtflüchtigen Speicherzellen enthält. Die integrierte Schaltungsanordnung 10 enthält ferner eine Zeilenauswahleinrichtung 14 zum Aktivieren leitender Verbindungen mit einer ausgewählten Zeile der Speichereinheit 12, die durch eine fünfstellige binäre Zahl, die durch Eingangssignale an externen Zeilenadreßeingängen A_Q, A₁, A₂, A₃, A₄ auszuwählen ist, und eine Spaltenauswahleinrichtung 16 zum Aktivieren leitender Verbindungen mit einer ausgewählten Spalte der Speichereinheit 12, die durch eine fünfstellige binäre Zahl, die durch Signale an externen Spaltenadreßeingängen A₅, A_g, A₇, Ag, und Aq auszuwählen ist. Übereinstimmend damit sind die Eingänge Aq bis Ag Speicheradreßeingänge, die Eingangsverbindungen zu der integrierten Schaltungsanordnung 10 darstellen. Die Zahlenauswahleinrichtung und die Spaltenauswahleinrichtung können jeweils allgemein in herkömmlicher Weise ausgeführt sein und müssen deshalb nicht näher beschrieben werden. Es sollte jedoch vermerkt werden, daß, während die gezeigte integtrierte Schaltungsanordnung 10 fünf Zeilenauswahlleitungen und fünf Spaltenauswahlleitungen hat, um ein 32 χ 32-Bit-Matrix zu bilden, auch ohne weiteres andere Speichergrößen geschaffen werden können. So kann beispielsweise eine 128 χ 128-Bit (16384-Bit)-Matrix in Übereinstimmung mit der vorliegenden Erfindung durch Verwendung einer 7-Bit-Spaltenauswahl schal tungs-Architektur und einer 7-Bit-Zeilenauswahlschaltungs-Architektur mit 14 Adreßleitungen A_Q bis A^₃ geschaffen werden..

Die integrierte Schaltungsanordnung 10 ist ferner mit Mitteln

13001 1/0815

032657

zum Eingeben und Ausgeben von Daten zu bzw. von Speicherzellen der Speichereinheit 12 versehen, die durch Mittel der Spalten- und Zeilenauswahleinrichtungen 14, 16 ausgewählt werden. In der gezeigten integrierten Schaltungsanordnung 10 haben solche Eingangs-/Ausgangsmittel die Form einer Spalten-Eingangs-/Ausgangsschaltung 20, die in Zusammenhang mit der Spaltenauswahleinrichtung 16 arbeitet udn auf ähnliche Weise in herkömmlicher Weise aufgebaut ist. über eine Dateneingang sklemme D_TN können binäre Eingangsdaten an die Spalten-Eingangs-/Ausgangsschaltung 20 geliefert werden. Über eine Datenausgangsklemme Dq_UT kann die Ausgabe von Daten aus der Speichereinheit 12, die durch die Zeilenauswahl inrichtung 14 und Spaltenauswahleinrichtung 16 adressiert wird, erfolgen.

Die integrierte Schaltungsanordnung 10 enthält ferner eine Steuerlogik 22, die mit einem externen Baustein-Auswahlsignal (CS), einem Schreibfreigabesignal (WE), einem Abrufsi-.gnal (RCL) und einem Speicherbefehlssignal (STO) versorgt wird. Das Dateneingangssignal (D_IM),das Datenausgangssignal (D_QUT), das externe Baustein-Auswahlsignal (CS) und das Schreibfreigabesignal (WE) sind herkömmliche Eingangs-/Ausgangssteuersignale für RAM-Schaltungen und werden den jnweils entsprechenden externen Eingangs-/Ausgangsklemmen der Anordnung zugeführt.. Das Abrufsignal (RCL) und das Speicherbefehlssignal (STO) steuern die Zusammenarbeit des statischen Speicherbereiches mit wahlfreiem Zugriff und des nichtflüchtigen, elektrisch änderbaren Speicherbereiches der integrierten Schaltungsanordnung 10, wie im folgenden im einzelnen beschrieben wird. Das Abrufsignal (RCL) ist ein Signal, das entweder dazu benutzt werden kann, ein einzelnes ausgewähltes Bit aus dem nichtflüchtigen Speicherbereich zu dem RAM-Bereich der Speichereinheit 12 oder den gesamten Dateninhalt des nichtflüchtigen Speicherbereiches der Speichereinheit 12 zu dessen den RAM-Bereich zu übertragen. Ferner kann beides, nämlich der vollständige oder der selektive Bitabruf in der-

130011/0815

artigen integrierten Schaltungen durch ein einfaches Hinzufügen einer zusätzlichen Steuerleitung durchgeführt werden. Zwei weitere Eingangsstifte der integrierten Schaltungsanordnung 10 sind der Erdstift oder die Erdklemme GND, die ein internes Erdpotential Vss vorsieht, und ein Stift oder eine Klemme für die Standard-Baustein-Stromversorgungseingangsspannung, nämlich die TTL-Versorgungsspannungsklemme Vcc. Es ist wichtig zu bemerken, daß alle zuvor beschriebenen Signale TTL-Pegel-Logiksignale sind. Sie sind die einzigen Eingangssignale für die integrierte Schaltungsanordnung 10, die keine sonstigen Signale, beispielsweise solche hoher Spannung, hohen Stromes oder einer besonderen Impulsform, an einem ihrer Steuerstifte benötigt. Insbesondere in dieser Beziehung ist der Speicherbefehlssignaleingang STO bei der Steuerlogik 22 ein Steuerstift, über den veranlaßt werden kann, daß die bestehenden .Inhalte des flüchtigen RAM-Bereiches der Speichereinheit 12 in dem nichtflüchtigen Speicherbereich der integrierten Schaltungsanordnung 10 ge-.speichert werden. Das Speichereingangssignal kann ein Niedrigpegel - TTL-Eingangssignal zum Ingangsetzen einer Änderung der Inhalte des nichtflüchtigen Speicherbereiches sein. Die Logik-Arbeitstabelle für den Betrieb der Steuerlogik 22 zur Beeinflussung oder zum Bewirken des Betriebes der integrierten Schaltungsanordnung 10 ist im einzelnen in Fig.2 mit Rücksicht auf die Pegel (H) oder (L) der Klemmeneingangssignale und der Betriebweise der Anordnung gezeigt. Zusätzlich zu der herkömmlichen RAM-Schaltung zum Ausführen herkömmlicher Schreibfreigabe- und Beustein-Auswahl-Funktionen von RAM-Systemen enthält die Steuerlogik 22 Mittel zum Erzeugen eines Impulses mit hoher Spannung, der derart ausgelegt ist, daß die Inhalte des statischen RAM-Bereiches zu dem nichtflüchtigen Speicherbereich zu übertragen sind, und Mittel zum Prüfen der internen und externen Stromversorgungen, wie im einzelnen weiter unten beschrieben wird.

Die ins einzelne gehende Organisation der die Speichermatrix betreffenden Teile der integrierten Schaltungsanordnung 10,

13 0 0 11/0815

-w-

die die Zellenkonfiguration, die Decodierungsstruktur, das Zuführen von wichtigen internen Signalen und die Eingangs-/ Ausgangsschaltungen betreffen, sind in Fig.3 gezeigt. Der Y-Decoder und eine Spaltenubertragungsschaltung der Speicheranordnung gemäß Fig.3 sind ferner in Fig.20 gezeigt, während die X-Eingangsschaltung und die Y-Eingangsschaltung der Zeilen- und Spalten-Eingangs-/Ausgangsschaltungen 14,20 für die Speichereinheit 12 in Fig.21 bzw. 22 gezeigt sind. Die Die Datenausgangsschaltung der Speichereinheit ist in Fig.11 und-die Dateneingangsschaltung der Speichereinheit in Sig.17 gezeigt. Entsprechend sind die Steuer- und Eingangsschaltungen der Steuerlogik 22 in verschiedenen dieser Figuren gezeigt. In diesem Zusammenhang ist eine Baustein-Auswahl schaltung, der das externe Baustein-Auswahleingangssignal (CS) zugeführt wird, in Fig.12 gezeigt. Eine Abrufschaltung, der das Abrufsignal (RCL) zugeführt wird, ist in Fig.13 gezeigt. Ein Speichereingang für das Speicherbefehlssignal (STO) ist in Fig.6 gezeigt. Ein X-Auswahlsignalgene- -rator ist in Fig.16 gezeigt. Eine Schreibfreigabestufe ist in Fig.18 gezeigt. Ein Ausgangssperrsignalgenerator ist in Fig.19 gezeigt. Eine Stromversorgungseinrichtung 24, die eng mit der Steuerlogik zusammenarbeitet, ist in Einzelheiten in verschiedenen der Figuren gezeigt. Ein Ausführungsbeispiel für den Generator zum Erzeugen einer hohen Spannung in der Stromversorgungseinrichtung 24 ist in Fig.5 gezeigt, während eher vorzuziehende Ausführungsbeispiele für eine Generatorschaltung für die integrierte Schaltungsanordnung 10 zum Erzeugen einer hohen Spannung in Fig.14 und Fig.15 gezeigt sind. Ein Rückwärtsregelpotentialerzeuger und Schaltungen zum Betrieb des Generators zum Erzeugen einer hohen Spannung sind in Fig.9 bzw. Fig.10 gezeigt, während eine Stromversorgungsüberwachungsschaltung und ein interner Stromversorgungsschalter entsprechend in Fig.7 bzw. Fig.8 gezeigt sind.

In den Figuren ist die Verbindung zu dem internen Erdpotential Vss der externen Erdklemme GND als Dreieckiges Symbol

130011/081S

INSPECTED

gezeigt. Das TTL-Niedrigpegel-Betriebseingangsstromversorgungspotential, das direkt oder indirekt durch die TTL-Versorgungsspannungsklemme Vcc vorgesehen ist, liegt an den mit dem Symbol T bezeichneten Leitungen. MOS-Anreicherungs- und' Verarmungs-Typ-Transistoren sind dadurch unterschieden, daß die Verarmungstyp-Transistoren ein rechteckiges Symbol gegenüber den Transistors-Gates zeigen.

Wie in Fig.3 gezeigt, ist die Speicheranordnung der integrierten Schaltungsanordnung 10 in eine rechte Matrix 32 und eine linke Matrix 34 unterteilt, welche im wesentlichen symmetrisch zueinander sind, wobei die linke Matrix in der Figur mehr ins einzelne gehend gezeigt sit. Die linke und rechte Matrix enthalten jeweils 16 Spalten mit 32 gemischt aufgebauten Speicherzellen. Die Zeilenauswahieinrichtung 14 hat die Form einer herkömmlichen X-Adreßeinrichtung 36 für jede der X-Adreßleitungen, die mittels Zuführen von externen Zeilenadreßeingangssignalen (Aq)-(A₄) an entsprechende X-AdreßSignaleingänge X₀ ^-X₄ betreibbar sind, wobei X, ein internes X-Adreßsignal ist, das zum Auswählen jeder der Zeilen der gesamten Matrix verwendet wird.

Eine X-Eingangsschaltung 2100 zum Überwachen und Puffern eines der externen Zeilenadreßeingänge A₀-A₄ und zum Erzeugen der korrespondierenden internen X-Adreßeingangssignale (Xq)" (X₄), (Xq)-(X₄) für die X-Adreßeinrichtung 36 ist in Fig.21 gezeigt. Jeder der externen Zeilenadreßeingänge A_n-A, ist mit einer solchen X-Eingangsschaltung 2100 ausgestattet, um eine geeignete Verbindung zu internen X-Adreßleitungen 370, wie in Fig.3 gezeigt, herzustellen.

Auf ähnliche Weise sind die externen Spaltenadreßeingänge A₅-A₉ jeweils durch eine betreffende Y-Eingangsschaltung 2200, wie in Fig.22 gezeigt, geführt, die auf ähnliche Weise das externe Steuersignal aufbereitet und puffert und die internen Y-Adreßeingangssignale (Y_Q)-Y₄), (Yq)-(Y₄) für einen Y-Decoder zur Verfügung stellt. Spalten-Eingangs-ZAusgangs-

130011/0815

schaltungen 20 sind jeweils in einen linken bzw. einen rechten Eingangs-/Ausgangsbus 38 bzw. 39, die jeweils die Speicherzellen in der rechten Matrix 32 bzw. in der linken Matrix 34 adressieren, eingefügt. Die Spaltenauswahleinrich-- · tung 16 ist in eine Vielzahl von Y-Decodern eingebaut, jeweils eine für jede Spalte, die mittels Zuführen der Y-Adreßeingangssignale (Yq)-(Y.) von den betreffenden externen Spaltenadreßeingängen A,--Aq betreibbar ist. Ein Y-Decoder 2000 (am Ende der Matrix) ist in Fig.20 gezeigt und enthält einen gesteuerten Spalten-Potentialanhebungsschalter 910,einen Spaltenübertragungsschalter 960, einen Inverter 2002 für die gesteuerten Spalten-Potentialanhebungsschalter und einen NOR-Decoder mit 5 Eingängen einer herkömmlichen Ausführungsart, der etwa 0.36 pF in etwa 40 ns auf 5 V lädt und einen Strom von etwa 55 μΑ (1.8 mA insgesamt) zieht. Während eines Schreibvorganges in eine adressierbare flüchtige Speicherzelle hinein oder während eines Bit-Abrufes (wie später im einzelnen beschrieben) eines ausgewählten nichtflüchtigen Datenbit zu der adressierten flüchtigen Speicherzelle stellt der Spaltenübertragungsschalter 960 einen Reihenwiderstand von 350 Ω zwischen einer Spaltenleitung und dem linken Eingangs-/Ausgangsbus 38 dar. Der Inverter 2002 steuert den Spalten-Potentialanhebungsschalter 910 aus, wenn die Spalten ausgewählt sind, um einen kleinen Strom- und Spannungspegel (typisch kleiner als 0.25 V an beiden Spalten und kleiner als 400 μΑ aus dem Spalten-Potentialanhebungsschalter während der Bit-Abruffunktion) zu gewährleisten.

Die Speicheranordnung wird durch die zentrale X-Adreßeinrichtung 36 in die beiden Matritzes 32, 34 zu je 16 χ 32 Zellen geteilt. Die X-Adreßeinrichtung 36 wählt eine Zeile von 32 Zellen aus 32 Zeilen durch Anheben eines Zellen-Schreib-/ Lesegate 950 auf ein Potential von 5 V, wodurch die zusammengesetzten Speicherzellen 40 an ihre betreffenden Spalten gekoppelt werden.. Die Matrix ist auf ähnliche Weise mit einer Vielzahl von Y-Dicodern 2000 ausgestattet, die ein Paar

130011/0815

3Q32657

νοη Spalten aus den 32 Paaren durch Anheben der Gates der Spaltenübertragungsschalter 960 auf ein Potential von 5 V auswählen, wodurch die Spalten mit ihren betreffenden Eingangs-/Ausgangsleitungen gekoppelt werden. Wie zuvor angedeutet, schaltet der Y-Decoder 2000 auch die Spalten-Potentialanhebungsschalter 910 der ausgewählten Spalten mit Ausnahme von kleineren Potentialanhebungsschaltern 905 an den ausgewählten Spalten an dem oberen Ende der Matrix aus, um den Strom zu minimieren. Eingangs-ZAusgangsbus-Potentialanhebungsschalter 915 ersetzen funktionell die Spalten-Potentialanhebungsschalter 910, da die Spalten elektrisch an die Eingangs-/Ausgangsbusse durch die Spaltenübertragungsschalter 960 gekoppelt sind. Durch interne Steuergates Y4 bzw. Y4 werden Busdurchschalter 912 ausgewählt, um den rechten oder linken Eingangs-/Ausgangsbus 38 bzw. 39 an eine Ausgangsschaltung 1100 (Fig.11) zukoppeln. Die Stromversorgungsspannung Vcca in der Matrix, die an einer Speicherversorgungsspannungsleitung 310 liegt, wird durch eine große Verstärkerschaltung in der Matrixstromversorgungseinrichtung 800 (Fig.8) während der Speicher-Datenübertragung von dem nichtflüchtigen Speicherbereich zu den RAM-Zellen eingeschaltet, wie noch ausführlich beschrieben wird. Doppelanordnungen von Schreibschaltern 902, 904 empfangen fallweise Schreibsteuersignale W, W und werden jeweils lür die linken bzw. rechten'Eingangs-/Ausgangsbusse 38, 39 benutzt, um den Reihenwiderstand, insbesondere während der- Bit-Abruf-/Datentransferfunktion zu reduzieren. Die Inverter der Schreibschalter 902, 904 verriegeln die Eingangs-/Ausgangsbus-Potentialanhebungsschalter an den Bussen, die auf ein niedriges Potential gezogen werden müssen. Diese Potentialanhebungsschalter dienen als Spalten-Potentialanhebungsschalter für die ausgewählten Spalten (deren Potentialanhebungsschalter durch die Y-Decoder 2000 zugesteuert, wurden) wie auch als Schreibwiedererholungs (recovery)-Einiichtungen. Während eines ausgewählten Bit-Abruf-/Datentranüfervorganges zieht jeweils eine Stufe 903 die Eingangs-/Au.sgangsbusse auf weni-

13 0 0 11/0815 ORIGINAL

-ye--

ger als 0.06 V Potential herunter, welches Potential auf ungefähr 0.25 V während der Zeit, in der es an die Spalte gelangt, wegen des Verbindungswiderstandes (von 100 Ω) und vorzugsweise bezogen auf einen Einrichtungswiderstand (350 Ω) ansteigt. Dieses zusetzt genannte Potential liegt nocht unterhalb des Matrix-Erdpotentials der Speichereinheit 12 von 0.3 V.

Wie zuvor angedeutet und in der oberen linken Ecke von Fig.3 gezeigt, enthält die Speichereinheit 12 der integrierten Schaltungsanordnung 10 eine Vielzahl von zusammengesetzten Speicherzellen 40, die jede eine flüchtige adressierbare statische RAM-Zelle und eine nichtflüchtige beigeordnete Speicherzelle in daten-kooperativer Beziehung zueinander enthält. Geeignete zusammengesetzte nichtflüchtige, elektrisch änderbare statische RAM-Zellen sind im einzelnen in einer mit dieser Anmeldung im Zusammenhang stehenden US-Patentanmeldung, eingereicht am 24. Januar 1979 unter der Bezeichnung "Nonvolatile Static Random Access Memory Devices" (US-Serial No. 6,029) beschrieben, die hierin durch Bezugnahme auf sie enthalten ist. Eine geeignete nichtflüchtige RAM-Zelle 40 ist schematisch in Fig.4 gezeigt und enthält zwei Bereiche:

einen nichtflüchtigen elektrisch änderbaren Speicherzellenbe-

2
reich 42 (E PROM) und einen statischen RAM-Speicherzellenbereich 44. Die gezeigte RAM-Speicherzelle 44 enthält eine herkömmliche statische Sechs-Transistor-Speicherzelle in Form eines kreuzgekoppelten Flip-Flop mit zwei Transfer-Gates für im wesentlichen unbegrenzte direkt adressierbare Lese-/

2
Schreib-Zyklen. Das E -PROM-Datum wird in die RAM-Zelle 44 durch ein gesteuertes kapazitives Ungleichgewicht an den internen Flip-Flop-Knoten N1, N2 übertragen, was eine Differenz in der Anstiegszeit der Potentiale an N1 und N2 während eines Abruf- oder Stromversorgungseinschalt-Zyklus hervorruft. Die Anstiegszeitdifferenz veranlaßt die Flip-Flops, einen vorbestimmten Status einzunehmen.

130011/081 S

Das kapazitive Ungleichgewicht wird durch einen Floating-Gate-Transistor T1 gesteuert, der den Kondensator C1 an dem Knoten N1 ein- oder ausschaltet.

Um ein E -PROM-Datum abzurufen, werden die RAM-Zellen-Knoten N1 und N2 auf Erdpotential gelegt, ausbalanciert und dann zum Ansteigen auf einen Potentialwert freigegeben, der durch den Strom, der durch die Transistoren vom Verarmungstyp fließt, und die Kapazität der Knoten N1 und N2 vorbestimmt ist. Ein typischer Wert für den Strom durch die Verarmungstyp-Transistoren des gezeigten Ausführungsbeispiels für eine integrierte Schaltungsanordnung 10 liegt etwa bei 7 μΑ. Entsprechend liegt in dem gezeigten Ausführungsbeispiel die ungefähre Kapazität des Knotens N1 bei etwa 0.05 pF ohne den Kondensator C1 und bei etwa o.15 pF, wenn der Kondensator C1 an den Knoten N1 angeschaltet ist. Nachdem entweder der Knoten N1 oder der Knoten N2 einen schnelleren Spannungsanstieg in Abhängigkeit davon, welcher die kleinere Last hat, aufweist, wird die statische RAM-Zelle 44 die Knoten N2 oder N1 in ihren komplementären Zuständen (hohe oder niedrige Spannung) - bestimmt durch die relative Spannungsdifferenz von N1 und N2 - festhalten.

Die gezeigte nichtflüchtige E -PROM-Speicherzelle ist kapazitiv ap die RAM-Zelle 44 gekoppelt und ist dafür ausgelegt, ein Datum als einen Ladungszustand unter einer dielektrisch isolierten Floating-Gate-Elektrode 46 zu speichern. Die gezeigte nichtflüchtige Zelle 42 stellt eine Dreischicht-Posysilizium-Struktur dar, die über dem monokristallinem Silizium-Substrat liegt, und enthält ein Programmiergate 48, die Floating-Gate-Elektrode 46, ein Speicher-/Löschgate 50 und eine pn-grenzschichtisolierte Diffusionszone 52 in dem Silizium-Material unter dem Floating-Gate 46, das durch eine MOS-Einrichtung, nämlich einen Transistor T2, gesteuert wird.

Das Leschen und Programmieren der nichtflüchtigen E -PROM-ZeI-

13001 1 /08 1 S

len 42 der integrierten Schaltungsanordnung 10 wird durch einen linearen Spannungsanstieg der Speichersignale mittels Anlegen einer intern erzeugten Spannung von ungefähr 20 bis 40 Volt in etwa 1 ms durchgeführt.
5

Es wird an dieser Stelle darauf hingewiesen, daß ein internes Speicherbefehlssignal STORE, das einer Speicherbefehlssignalleitung 320 der Speicheranordnung zugeführt wird, direkt auf dem Baustein mittels Zuführens eines externen Speicherbefehlssignals (STO) mit TTL-Pegel zu der integrierten Schaltungsanordnung 10 erzeugt wird. Das Speicherbefehlssignal STORE ist impulsförmig und wird durch einen Generator, der eine hohe Spannung erzeugt, in den Baustein integriert ist und aus der Stromversorgungseinrichtung 24 gespeist wird, speziell geformt und zugeschnitten, wofür eine ins einzelne gehende schematische Schaltungsdarstellung in Fig..5 gezeigt ist.

Der Transistor T2, dessen Gate direkt mit dem Knoten N2 der

2 statischen RAM-Zelle 44 verbunden ist, bestimmt, ob die E PROM-Zelle 42 während eines STORE-Zyklus gelöscht oder programmiert wird. In bezug darauf wird beim Programmieren der

E -PROM-Zelle 42 - falls der Knoten N2 auf niedrigem Potential liegt (d. i. eine binäre Null) - der Diffusionszone 52, die kapazitiv mit der Speicherbefehlssignalleitung 320 gekoppelt ist) erlaubt, sich auf ein höheres Potential einzustellen. Sie führt dies mit Hilfe des Floating-Gate 46 aus, wenn das impulsförmige Speicherbefehlssignal STORE aus der Stromversorgungseinrichtung 24 das Speicher-/Löschgate 50 hochlegt. Das Feld des Programmiergate 48 wird bis zu einem Punkt hin aufgebaut, bei dem sich die Elektronen von dem Programmiergate 48 zu dem Floating-Gate 46 durchtunneln, was die Schwelle des Floating-Gate-Transistors T1 erhöht. Weil die nichtflüchtige Speicherzelle 42 kapazitiv mit der RAM-Zelle gekoppelt ist, kann das programmierte, negativ geladene Floating-Gate "gelesen" oder dessen Ladungszustand in die RAM-Speicherzelle 44 als eine binäre Null kopiert werden. Während einer

1300 1 1/0815

solchen Übertragung ist der Kondensator C1 von dem Knoten N1 abgekoppelt, was dem Knoten N1 erlaubt, potentialmäßig schneller als der Knoten N2 anzusteigen, so daß eine binäre Null

2
von der E -PROM-Zelle 42 durch die RAM-Zelle 44 gelesen wird'.

Wie erläutert, entspricht eine binäre Null einem niedrigen Potential (beispielsweise etwa 0 V) am Knoten N2.

Auf ähnliche Art und Weise kann die nichtflüchtige Speicherzelle 42 "gelöscht" werden, damit sie eine binäre "Eins" repräsentiert. In bezug darauf wird, wenn der-Knoten N2 der RAM-Zelle auf hohem TTL-Spannungs-Potential (beispielsweise ungefähr +5 V) liegt, was eine binäre "Eins" repräsentiert, die Diffusionszone 52 auf Erdpotential gehalten, wenn sich der STORE-Impuls aufbaut, was außerdem das Floating-Gate 46 wegen der starken kapazitiven Kopplung in die Nähe des Erdpotentials legt. Wenn das Feld zwischen dem Speicher-/Löschgate 50 und dem Floating-Gate 46 genügend hoch aufgebaut wird, durchtunneln Elektronen die Strecke von dem Floating-Gate 46 zu dem Lösch-/Speichergate 50, und die Schwelle des Floating-Gate-Transistors T1 wandert in den negativen Bereich, wobei der Transistor hochleitend wird oder mit Rücksicht auf das Erdpotential, das der integrierten Schaltungsanordnung 10 über die Erdklemme GND zugeführt wird, in starkem Maße aufgesteuert wird. In einer ähnlichen gegenseitig wirksamen Art der kapaziriven Zuordnung zwischen der nichtflüchtigen Speicherzelle 42 und der adressierbaren statischen RAM-Zelle 44 wird während des Rückkopierens des "gelöschten" Speicherzustandes der nichtflüchtigen Speicherzelle 42 zurück zu der RAM-Zelle 44 der Kondensator C1 an den Knoten N1 gekoppelt, was dem Knoten N2 erlaubt, potentialmäßig schneller als der Knoten N1 anzusteigen, und die Flip-Flop-RAM-Zelle 44 wird in bezug auf das Rückkopieren des Zustandes, bei dem das Floating-Gate negativ geladen ist, in den entgegengesetzten Zustand im Vergleich zu vorher versetzt. Daraus ergibt sich, daß eine bi-

2
näre "Eins" aus dem E -Prom gelesen wird und daß ein relativ hohes Potential am Knoten N2, verglichen mit dem korrespondierenden Wert, der eine binäre "Null" repräsentiert, liegt.

13001 1/0815

In Übereinstimmung damit wird anzuerkennen sein, daß binäre Daten, die durch die Leitfähigkeits-Konfiguration der RAM-Zelle 44 repräsentiert sind, in die nichtflüchtige Speicherzelle 42 kopiert werden können, wo sie durch Ladungszustände" der nichtflüchtigen Speicherzelle 42 repräsentiert werden, und im Anschluß daran direkt in die RAM-Zelle 44 von der nichtflüchtigen Speicherzelle 42 zurückkopiert werden können, um die nichtflüchtige Speicherzelle 42 in ihrem ursprünglichen Zustand zu der Zeit, zu der das binäre Datum ursprünglich zu der nichtflüchtigen Speicherzelle 42 aus der RAM-Zelle 44 kopiert worden war, zurückzuversetzen. Es sei ferner angemerkt, daß der Speicherzustand der nichtflüchtigen Speicherzelle 42 oder der RAM-Zelle 44, von der das Datum kopiert oder rückkopiert worden ist, nicht durch den Kopier- oder Rückkopier-Vorgang beeinflußt wird.

Die Inhalte des statischen Speicherbereiches mit wahlfreiem Zugriff RAM erscheinen auf den Spaltenleitungen der Speichereinheit, wie in Fig. 1 und Fig. 3 gezeigt, nachdem die X-Auswahl stattgefunden hat, wie dies allgemein in statischen 6-Transistor-RAM-Zellen-Anordnüngen durchgeführt wird.

Obgleich das Datenkopieren zwischen der nichtflüchtigen Speicherzelle 42 und der flüchtigen RAM-Zelle 44 hinsichtlich einer einzigen zusammengesetzten Speicherzelle 40 der Speichereinheit 12 beschrieben worden ist, wird anzuerkennen sein, daß solche Datenübertragungsfunktionen im Hinblick auf jede der zusammengesetzten Speicherzellen 40 in der Matrix durchgeführt werden können. Das bedeutet, daß Daten in den RAM-Bereich der Speichereinheit 12 eingegeben werden können, in den nichtfluchtigen Bereich der Speichereinheit für eine im wesentlichen dauerhafte nichtflüchtige Speicherung kopiert werden können und zu dem RAM-Bereich zum Auslesen und zum wahlweisen Benutzen zurückkopiert werden können. In der Zwischenzeit kann der RAM-Speicherbereich als ein herkömmlicher, adressierbarer Speicher mit -wahlfreiem Zugriff benutzt werden. Falls gewünscht, kann die integrierte Schaltungsanordnung 10 indes-

130011/081S

son dafür ausgelegt sein, Daten entweder durch Kopieren des gesamten E²PROM-Matrix-Inhaltes in den statischen Speicher mit wahlfreiem Zugriff oder durch Kopieren eines einzigen ausgewählten Bit von dem E²PROM in eine korrespondierende statische RAM-Zelle zurückzurufen. Diese unterschiedlichen Verfahren für den Betrieb können durch Mittel bestimmt werden, durch die die Knoten N1 und N2 der zusammengesetzten Speicherzellen 4 0 innerhalb der Zellen auf Erdpotential gelegt werden. In dieser Hinsicht können die Knoten N1 und N2 auf zweierlei

Ki Arten auf Erdpotential geleyt werden. Bei dem ersten Betriebsverfahren wird die Matrix-Stromversorgungsspannung Vcca für die Speichereinheit 12 (vergl. Fig. 3) auf ERdpotential gelegt und dann schnell (im Vergleich zu den Anstiegszeiten der Knoten N1 und N2 der zusammengestzten Speicherzellen 40 in der Speichereinheit 12) wieder angehoben, um die E² PROM-Daten in alle zusammengesetzten Speicherzellen 40 in der Speichereinheit 12 zurückzurufen. Das kapazitive Ungleichgewicht zwischen den Knoten N1 und N2 wird dann den Status der statischen RAM-Zelle bestimmen. Wenn die integrierte Schaltungsanordnung 10 an die Stromversorgung gelegt wird, wird sie immer automatisch einen deratigen vollständigen Datenabruf durchführen und auf diese Weise bekannte Daten (known data) in dem statischen RAM-Bereich der Speichereinheit 12 haben, die mit den zuletzt in den E²PROM-Bereich eingeschriebenen Daten korrespondieren.

Bei einem zweiten Betreibsverfahren können die X- und Y-Decoder eine Zelle auswählen, und beide Spaltenleitungen 330, die einander auf jeder Seite der ausgewählten Zelle (vergl. Fig.3 und Fig.4) benachbart sind, können auf Erdpotential gelegt werden. Der X-Decoder an der internen X-Adreßleitung 3 70 kann dann derart gesteuert werden, daß er diese betreffende Zelle von den ihr benachbarten Spaltenleitungen 3 30 durch Ausschalten der Zellen-Schreib-/Lesegates 9 50 abtrennt, und zwar derart, daß die Knoten N1 und N2 dann auf ihre genauen Daten oder Werte ansteigen, um das E²PROM-Datum in diese Zelle zurückzu-2'ufen. Bei einem solchen Betriebsverfahren kann mit diesem

13 0 0 11/0815

übereinstiirunend nur eine ausgewählte Zelle ein Datum von deren nichtflüchtigen in deren flüchtigen Teil transportiert werden.

Die Speicherversorgungsspannungsleitung 310 und die X- und Y-Decoder werden durch zusätzliche Hilfsschaltungen in dem Baustein gesteuert, die allgemein bekannte einfache logische Schaltungen sind und die dementsprechend nicht wieter beschrieben werden müssen. Indessen werden einige neue Eigenschaften in Verbindung mit der Matrix-Stromversorgungsspannung Vcca und der Steuerschaltungstechnik mit Rücksicht auf den Zyklus der integrierten Schaltungsanordnung 10 weitergehend beschrieben.

Wie bereits erläutert, enthält die integrierte Schaltungsan-Ordnung 10 Mittel zum Erzeugen von Spannungen und zum Steuern unterschiedlicher Stromversorgungseinrichtungen einschließlich eines geseteuerten Impulses mit einer relativ hohen Spannung zum Betrieb der nichtflüchtigan Speicherzellen der Speichereinheit 12. In dieser Hinsicht bilden eine Generatorschaltung 500 und ein Zweiphasentaktgenerator 100 (gezeigt in Fig.5 und Fig.10) ein System zum ERzeugen und Steuern einer hohen Spannung, die bei dem Betrieb der nichtflüchtigen elektrisch änderbaren Speicherzellen 42 angewendet wird. Die entsprechenden integrierten Schaltungen sind in der vom Anmelder der vorliegenden ERfindung am 31. August 1979 in den USA unter der Bezeichnung "INTEGRATED RISE-TIME REGULATED VOLTAGE GENERATOR SYSTEMS" eingereichten Patentanmeldung (Serial No. 71 ,498) und in einer innerhalb der Prioritätsfrist mit gleichem Anmeldedatum wie die vorliegende Patentanmeldung eingereichten deutschen Nachanmeldung beschrieben, worauf in der vorliegenden Patentanmeldung Bezug genommen ist.

Der Schaltkreis zum Erzeugen von Impulsen hoher Spannung, der aus den Einrichtungen 500 und 100 gemäß Fig.5 und Fig.10 gegebildet ist, sieht Mittel zum Erzeugen einer anstiegszeitgeregelten und pegelgesteuerten hohen Impulsspannung vor, die

13 0 0 11/0815

auf einfache Art und Weise als Teil der integrierten Schaltungsanordnung 10 realisiert werden können. Wie in Fig.5 gezeigt, wird die hohe Impulsspannung durch eine Reihe von diodengekoppelten Stufen, nämlich einer Ladungspumpanordnung 550, die durch kapazitiv eingekoppelte Niedrigspannungstaktsignale 01,02 beeinflußt werden, erzeugt. Die maximale Ausgangsspannung wird durch eine diodengeregelte Referenzschaltung 990 festgelegt, die eine Referenzspannung unabhängig von der Bausteinversorgungsspannung GND,Vcc bereitstellt. Es ist eine Rückkopplungsschaltung 54 vorgesehen, die die Anstiegszeit der erzeugten hohen Spannung durch Modulieren der effektiven Niedrigspannung-Taktimpulsampitude steuert, die der Generatorschaltung zur Erzeugung dieser hohen Spannung zugeführt wird. Es ist außerdem eine Logikpegelanpassungsschaltung 56 vorgesehen, die erkenn kann,, daß der endgültige Pegel der hohen Spannung erreicht worden ist.

In dem gezeigten Ausführungsbeispiel für die integrierte Schaltungsanordnung 10 wird die Generatorschaltung 500 durch die ηichtüberläppenden Zweiphasen-Niedrigspannungstaktsignale 01,02 betrieben, die durch den Zweiphasentaktgenerator 100, wie in Fig.10 gezeigt, erzeugt werden. Der Zweiphasentaktgenerator 100 wird seinerseits durch zwei überlappende Taktsignale α und ß getrieben, die durch den Rückwärtsregelpot^entialerzeuger 90 gemäß Fig.y bereitgestellt werden. Die Wellenform der überlappenden Taktsignale α und ß, die als Eingangssignale dem Zweiphasentaktgenerator 100 zugeführt werden, und die Wellenform der nichtüberlappenden ausgegebenen Niedrigspannungstaktsignale 01,02 sind ebenfalls in allgemeiner Form in Fig.10 gezeigt.

Die Niedrigspannungstaktsignale 01,02 werden benutzt, um die Ladungspumpanordnung 550 der Generatorschaltung 500 zu treiben, wobei die Ladungspumpanordnung 550 eine Vielzahl von in Reihe geschalteten Diodenanordnungen hat, die kapazitiv an die Niedrigspannungstaktsignale 01,02 gekoppelt sind, um das Speichorbefehlssignal STORE mit einer relativ hohen Spannung über

130011 /081 5

die Speicherbefehlssignalleitung 320 zur Verfügung stellen zu können. In der Generatorschaltung 500 wird eine gesteuerte (gated) Diode als Bestandteil der Referenzschaltung 990 benutzt. Die Rückkopplungsschaltung 54 wird benutzt, um die Impulsanstiegszeiten zu regeln. Außerdem ist ein Glied hoher Impedanz zum Erkennen einer hohen Referenzspannung und zum Erkennen des Endes des Impulszustandes vorgesehen. Eine besondere Eigenschaft der vollständig auf dem Baustein angeordneten Generatorschaltung 500 zum Erzeugen von Impulsen hoher Spannung besteht darin, daß relativ große Zeitkonstanten (ca. 1 ms) erzielt werden können.

Die große Bedeutung der Generatorschaltung 500 besteht darin, daß es durch sie ermöglicht ist, eine über ,alles integrierte Schaltungsanordnung zu schaffen, die keine externe Stromversorgung für eine hohe Spannung benötigt. Ferner stellt sie vorteilhafterweise als Spannungsquelle für die nichtflüchtige/ flüchtige E²PROM/RAM-Kombination gemäß der integrierten Schaltungsanordnung 10 einen geformten (shaped) Impuls mit einem geregelten Pegel für das Speicherbefehlssignal STORE an der Speicherbefehlssignalleitung 320 zur Verfügung. Zusätzlich ermöglicht sie eine einfache, unkritische Erzeugeung des Impulses durch zeitgesteuerte (timed) TTL-kompatible Logiksignale zur Steuerung der nichtflüchtigen Speicherbetriebsweise.

Wie erläutert, enthält die Generatorschaltung 500 eine Ladungspumpanordnung 550. Diese Ladungspumpanordnung 550 enthält vorzugsweise 16 Stufen, die durch zwei nichtüberlappende Niedrigspannungstaktimpulse 01,02 betrieben werden. Die gezeigte Reihenschaltung der Ladungspumpanordnung 550 gemäß Fig.5 ist drei Stufen von ihrem Ende aus gesehen entfernt aufgeteilt. Dabei werden drei kleine Stufen benutzt, um ein Ausgangsspannungssteuersignal HVC mit hoher Spannung zu erzeugen, das eine gegebene Ausgangsimpedanz voreilend vor einem ebenfalls am Ende der'Ladungspumpanordnung 550 erzeugten Ausgangsspannung ssignal HV entsprechend seiner kleinen Last auflädt, bis es durch die steuerbare Diode der Referenzschaltung 9 90 in

13 0 0 11/0815

seinem Potential festgeklemmt bzw. auf dieses Potential begrenzt wird.

Die Ladungsrate der Ladungspumpanordnung 550 ist proportional der Frequenz (f) , dem effektiven Bootstrap-Verhältmis (z.B. 0.85) multipliziert mit dem Spannungshub AV der Niedrigspannungstaktsignale 01,02 und dem Verhältnis der Lastkapazität für das Ausgangssignal zu dem Kapazitätswert der Ladungspumpkondensatoren .

Es wird der Tatsache zuzustimmen sein, daß praktisch relativ hohe Spannungen (25 - 50 V) aus den Niedrigspannungstaktsignalen 01,02 mit relativ niedriger Spannung (z.B. 5 V oder weniger) erzeugt werden können. Ferner erlaubt die Anwendung einfacher nichtüberlappender Nidrigspannungstaktsignale die Benutzung einfacher Niedrigspannurigs-Schaltungselemente zum Steuern der Ladungspumpanordnung 550 und der Anstiegszeit der Ausgangsspannung der Generatorschaltung 500. DAzu wird die Anstiegszeit des Ausgangsspannungssignals HV abgetastet, und es wird eine Steuerspannung in Form eines Rückkopplungssignals Vp, für den Zweiphasentaktgenerator 100 erzeugt, das die Amplitude der Ladungspumpanordnungs-Ausgangsspannungen während der Dauer der Niedrigspannungstaktsignale 01,02 moduliert. Die gegabelte bzw. aufgespaltene Ladungspumpanordnung 550 erlaubt auf einfache Art und Weise die ERzeugung von zwei Ausgangssignalen mit erhöhter Spannung, nämlich des Ausgangsspannungssignals HV und des Ausgangsspannungssteuersignals HVC in Abhängigkeit von der unterschiedlichen Ladungsbedingungen, um die erwünschten AusgangsSpannungsbedingungen festzulegen. Es können auch andere Ausgangsspannungs-Erkennungsschaltungen verwendet werden. In diesem Zusammenhang ist in Fig.14 eine alternative Schaltungsausführung 51 gezeigt, die eine vorbestimmte kapazitive Last anstelle einer aufgespaltenen kettenförmigen Ladungspumpanordnung zur Bestimmung der gewünschten Ausgangsspannung verwendet.

130011/081 S

Obgleich die Generatorschaltung 500 dazu benutzt werden könnte, sowohl die hohen als auch die niedrigen Lastimpedanzen zu treiben, ist die Generatorgröße besonders gering gewählt, weil nur kapazitive Hochimpedanzlasten zu treiben sind. Die Generatorschaltung 500 ist daher geeignet, als Teil der integrierten Schaltungsanordnung 10 angeordnet zu werden. Wie zuvor erwähnt, enthält die integrierte Schaltungsanordnung 10 zahlreiche unterschiedliche Stromversorgungs-Abtasteinrichtungen zum Steuern der Speicheroperation. Die Daten werden in dem nichtflüchtigen E²PROM jederzeit dann gespeichert, wenn das Speicherbefehlssignal STORE intern erzeugt wird und mit seinem hohen Potential an der Speicherbefehlssignalleitung 320 auftritt. Während des Spannungsaufbaues und des Spannungsabbaues für die integrierte Schaltungsanordnung 10 oder bei Vorliegen von Stromversorgungsspannungsschwankungen kann ein Zustand eintreten, bei dem die Eingangssteuersignale und die Stromversorgungsspannungen Werte haben,die nicht unzweideutig durch die integrierte Schaltungsanordnung 10 interprtiert werden können.

Zweideutige elektrische Zustände können dann auftreten, wenn eine Anordnung unterhalb ihrer normalen Betriebsspannung betrieben wird, beispielsweise, wenn diese Anordnung gerade eingeschaltet wird oder wenn sie an die Stromversorgung angeschaltet oder von ihr abgeschaltet wird (powered up or down). In einem herkömmlichen flüchtigen Speicher treten vergleichbare Bedingungen auf, wenn die Inhalte des Speichers in einem Undefinierten Zustand sind und zunächst für einen normalen Betreibsablauf der Einrichtung initialisiert werden müssen. Es ist indessen in der integrierten Schaltungsanordung 10, die die Möglichkeit einer direkten Zusammenarbeit zwischen ihren flüchtigen und ihren nichtflüchtigen Speicherelementen vorsieht, wünschenswert, daß eine solche direkte Zusammenarbeit während der Zeit vermieden wird, in der ein Spannungsaufbau- oder ein Spannungsabbau-Zustand besteht, um das Speichern von potentiell unvollständigen Daten auszuschließen. Dazu enthält die integrierte Schaltungsanordnung 10 Schaltungsmittel zum

13 0 011/0815

Unterdrücken einer schädlichen Ingangsetzung des Speicherbefehlssignals STORE, um eine fehlerhafte Speicherung von unvollständigen Daten in dem E²PROM-Bereich des Speichers mit einem damit einhergehenden Verlust des residenten Speicherinhaltes während eines Zustandes einer Stromversorgungsspannungsschwankung zu vermeiden.

Derartige Schaltungsmittel besetehen beispielsweise aus der Stromversorgungseinrichtung 24, die ihrerseits eine logische Schaltungsanordnung enthält, die dahingehend wirkt, daß sie das Speichern von Daten in dem nichtflüchtigen E²PROM-Bereich der Schaltungsanordnung verhindert, bis die extern und/oder intern erzeugten Stromversorgungsspannungen in annehmbaren, definierten Bereichen liegen. Diese logischen Schaltungsanordnung liefert außerdem Signale, die, wenn sie mit anderen, später zu beschreibenden Signalen kombiniert werden, dahingehend wirken, daß ein automatischer Transfer von Daten aus dem nichtflüchtigen E²PROM-Bereich in den flüchtigen RAM-Bereich bei einem Einschalten der Stromversorgung (power up) oder bei einem SpannungsZusammenbruch der Stromversorgung unter den annehmbaren definierten Bereich verhindert wird.

Die spannungsüberwachende Stromversorgungseinrichtung 24 erlaubt dabei der integrierten Schaltungsanordnung 10 auf völlig willkürliche Art und Weise an ihre externe Stromversorgung anoder von dieser abgeschaltet zu werden und trotzdem dabei doch die nichtflüchtigen E²PROM-Daten zu erhalten. Ein späteres Reinitialisieren des statischen RAM kann nach jedem solcher Zyklen durch automatisches übertragen der E²PROM-Daten zu dem flüchtigen RAM-Bereich der integrierten Schaltungsanordnung 10 erfolgen.

Eine schematische Darstellung der Stromversorgungsüberwachungsschaltung 70 innerhalb der Stromversorgungseinrichtung 24 mit einer ihr zugeordneten Logikschaltung ist in Fig.7 gezeigt. Die Stromversorgungsüberwachungsschaltung 70 enthält eine Rückwärtsregelpotentialabtastung 72 zum Abtasten einer inter-

130011/0815

nen Rückwärtsregelpotentialklemme Vbb der integrierten Schaltungsanordnung 10, eine TTL-Versorgungsspannungsabtastung 74 zum Abtasten der TTL-Versorgungsspannungsklemme Vcc, an der die entsprechende Versorgungsspannung für die integrierte Schaltungsanordnung 10 zur Verfügung gestellt wird, und eine Logiksteuerung 78 zum Erzeugen von Logiksteuerausgangssignalen PUL,PUL1 und PUL2 zum Steuern des Datentransfers von dem nichtflüchtigen in den flüchtigen Bereich der Speicheranordnung. Die Logiksteuerung 78 empfängt außerdem einschnittstellenmäßig angepaßtes Speicheraufrufsignal (AR) zum Initiieren eines Datentransfers von dem E²PROM-Bereich zu dem RAM-Bereich des Speichers.

Im Betreib der Stromversorgungsuberwachungsschaltung 70 liegt, wenn die richtigen Spannungspegel für den Betrieb der Schaltungsanordnung erkannt werden, eine Logiksteuereingangsleitung 71 auf hohem Potential und veranlaßt die Logiksteuerausgangssignale PUL, PUL1 und PUL2 Pegel zu erreichen, die die integrierte Schaltungsanordnung 10 veranlassen, einen automatischen Datenaufruf auf einen Spannungsaufbau hin für die gesamten nichtflüchtigen Speicherdaten zu dem flüchtigen statischen RAM-Bereich der integrierten Schaltungsanordnung 10 durchzuführen.Indessen ignoriert die integrierte Schaltungsanordnung 10 alle Befehle zum Ausführen eines nichtflüchtigen Datenspeicherungszyklus, der die Daten in dem nichtflüchtigen E²PROM-Bereich verändern würde, wenn sich entweder die Stromversorgung für das interne Rückwärtsregelpotential Vbb oder das Potential an der TTL-Versorgungsspannungsklemme Vcc außerhalb eines vorbestimmten Bereiches, der für einen zuverlässigen Betreib der Einrichtung notwendig ist, bewegt.

Nachdem nun die Stromversorgungsüberwachungsschaltung 70 allgemein beschrieben worden ist, wird ihre Betreibsweise nunmehr ins einzelne gehend beschrieben. Wie bereits erwähnt, wird die externe TTL-Versorgungsspannungsstromversorgung

ein über die TTL-Versorgungsspannungsklemme Vcc durch die TTL-Versorgungsspannungsabtastung 74 bildendes Fünf-Transistor-Netz-

13001 1/0815

werk, das einen Ausgangsknotenpunkt 73 hat, überwacht. Wie gezeigt, enthält die TTL-Stromversorgungsspannungsabtastung 74 vier MOS-Verarmungstyp-Transistoren, die in dem gezeigten Ausführungsbeispiel nominelle Breiten/Längen-Verhältnisse von 6/13, 6/24, 10/6 und 6/20 haben, und einen Anreicherungstyp-Transistor mit einem Breiten/Längen-Verhältnis von 30/5. Der Ausgangsknotenpunkt 73 steuert den 30/5-Anreicherungstyp-Transistor und damit einen Knotenpunkt 75. Die angegebenen Schaltungsparameter können derart ausgewählt sein, daß sie ein geeignetes Abtasten der Eingangs-TTL-Versorgungsspannung Vcc für die verschiedenen Teilschaltungen und des Erdpotentials, wie angedeutet, ermöglichen. Der Knotenpunkt 75 ist über zwei Inverterstufen hinweg von der Logiksteuereingangsleitung 71 entfernt, die den Eingang der Logiksteuerung 78 darstellt.

Der Knotenpunkt 75 wird außerdem durch die Abtasteinrichtung für das Rückwärtsregelpotential Vbb, nämlich die Rückwärtsregelpotentialabtastung 72, die aus zwei Verarmungstyp-Transistoren besteht, die ein Längen/Breiten-Verhältnis von 7/5 bzw. 75/5 haben, beeinflußt. Obwohl das Rückwärtsregelpotential Vbb aus einer externen Stromversorgung gewonnen werden kann, kann es auch das Ausgangssignal einer internen Stromversorgungseinrichtung sein, wie dies in dem Ausführungsbeispiel für die integrierte Schaltungsanordnung 10 gezeigt ist. In diesem Fall handelt es sich vorzugsweise insbesondere um eine Stromversorgungseinrichtung, die eine Spannung entgegengesetzter Polarität abgibt, die auf dem Baustein durch den Rückwärtsregelpotentialerzeuger 90 , vergl. Fig. 9, erzeugt wird. Eine solche Anordnung ist allgemein als Rückwärtsregelpotential-Versorgungseinrichtung bekannt. Eine Erzeugung des Rückwärtsregelpotentials auf dem Baustein (on chip generation) macht die Verwendung einer externen Versorgungseinrichtung überflüssig. Gleichgültig, ob das Rückwärtsregelpotential Vbb nun auf dem Baustein erzeugt oder durch eine externe Versorgungeinr richtung zur Verfügung gestellt wird, wird es der Rückwärtsregelpotentialabtastung 72 zu dessen Überwachung zugeführt. Obereinstimmend damit wird der Knotenpunkt 75 durch beide Stromversorgungseinrichtungen für die Potentiale Vbb und Vcc in einer

130011/0815

in der Figur gezeigten MOR-Verknüpfungs-Konfiguration gesteuert. Die Schaltungskomponenten können ausgewählt sein, um gewünschte Potentialabtastbereiche festzulegen. Beispielsweisesind die Abmessungen der gezeigten Transistoren derart ausgesucht, daß die Logiksteuereingangsleitung 71 gesetzt wird, " wenn zwei Bedingungen , nämlich "Vcc größer als ungefähr 3.5V" und "Vbb kleiner als ungefähr -1.5V)" erfüllt sind.

Wie erläutert, ist die Logiksteuereingangsleitung 71 gesetzt, wenn die zuletzt genannten Bedingung erfüllt sind. Wenn das Rückwärtsregelpotential Vbb unter -1.5V sinkt, hebt der Potentialabsenktransistor 72a vom Verarmungstyp (75/5) der Rückwärtsregelpotentialabtastschaltung 72 und der benachbarte Verarmungstyp-Transistor 72b (7/5) das Potential zu dem 1.5V-Schaltpunkt der nächsten Stufe an. Die in Klammern gesetzten WErte repräsentieren Transistor-Breiten/Längen-Verhältnisse. Es sollte jedoch zur Kenntnis genommen werden, daß, obgleich spezifische Transistorparameter gegeben sein können, andere Abmessungen und SpannungsSteuerbereiche benutzt werden können, wie bei- . spielsweise typisch 5V, die sich nach MOS-Herstellungsprozeduren ergeben, die eine Oxid-Dicke im Bereich von 400 - 1000 A vorsehen. Aufähnliche Art und Weise verlangen die reihengeschalteten Verarmungstyp-Transistoren 74a (6/13) und 74b (6/24) der TTL-Versorgungsspannungsabtastung 74 (Vcc) eine Bedingung "Vcc größer als 3.5V", um den 1.6V-Schaltpunkt des Inverters der TTL-Versorgungsspannungsabtastung 74, die aus Transistoren 74c (10/6) und 74d (30/5) besteht, zu übersteigen. Wenn das Potential Vbb kleiner als -1.5V und das Potential Vcc größer als 3.5V ist, liegt der Knotenpunkt 75 hoch,was die Logiksteuereingangsleitung 71 über zwei Inverter hinweg, die aus Tran-, sistoren 71a (10/6), 71b (30/5) und 71c (10/6), 71d (30/5) gebildet sind, anhebt und dabei die Logiksteuerung 78 setzt, was einen automatischen Speicheraufruf-Transfer des gesamten Speicherinhaltes von den nichtflüchtigen Speicherkomponenten zu den korrespondierenden statischen RAM-Komponenten der integrierten Schaltungsanordnung 10 veranlaßt_t dem die normale

130011/0816

Operation der Speicheranordnung folgt, solange die richtigen Potentiale Vbb,Vcc erhalten bleiben. Um einen einwandfreien Betreib sicherzustellen, selbst wenn verhältnismäßig langsame Anstiegszeiten der angelegten Potentiale Vbb und Vcc auf-' treten, und um eine wesentliche Geräuschunempfindlichkeit sicherzustellen, ist bei beiden, nämlich dem Vbb- und dem Vcc-Überwachungskreis 72,74 eine Hysterese vorgesehen. In diesem Zusammenhang schiebt, wenn die Logiksteuereingangsleitung 71 der Stromversorgungsüberwachungsschaltung hochgelegt wird, einweiterer Transistor 72c (6/10) der gezeigten Rückwärtsregelpotentialabtastung 72 den Schaltpunkt von -1.5V nach -1.2V. Aufähnliche Weise schiebt der Transistor 74c (6/20) der TTL-Versorgungsspannungsabtastung 74, der mit den Transistoren 74c (30/5), 74d (10/6) und einem weiteren Transistor 74f (35/5) zusammenarbeitet und der durch einen Steuertransistorknoten 76 getrieben wird, den oberen Schaltpunkt von 1.4V nach 2.2V. Diese Hysterese verhindert ein vielfaches Ein- und Ausschalten der Überwachungsschaltung, weils die Systempotentiale Vcc und Vbb langsam durch die Abtastpunkte der Stromversorgungsüberwachungsschaltung 70 ansteigen.

Die gezeigte Logiksteuerung 78 arbeitet auch umgekehrt derart, daß, falls das Potential Vcc unter etwa 2.8V sinkt, die Logiksteuereingangsleitung 71 zurückgesetzt wird, was einen autostatischen Speicherabruf-Transfer des nichtflüchtigen Speicherinhaltes zu dem flüchtigen RAM-Speicherbereich initiiert, wenn das Potential Vcc wieder ansteigt, und einen zufälligen oder unbeabsichtigt versuchten Transfer von Daten aus dem flüchtigen statischen RAM-Bereich zu dem nichtflüchtigen Speicherbereich der Speichermatrix verhindert. In diesem Zusammenhang sei vermerkt, daß die Logiksteuerausgangssignale PÜL, PUL1 und PUL2 der Stromversorgungsüberwachungsschaltung 70 an unterschiedlichen Stellen der Schaltung als direkte oder indirekte Eingangssteuersignale zu der Steurlogik 22 (Fig.1) übertragen werden, die eine Bausteinauswahlschaltung 1200, (Fig.12), eine Abrufschaltung 1300 (Fig.13), eine Speicherlogikschaltung 60 (Fig.6) und den internen Stromversorgungsschalter 80 (Fig.8)

130011/0816

enthält.

In diesem Zusammenhang sei vermerkt, daß, bevor die Logiksteuerereingangsleitung 71 gesetzt ist, sich das dritte Logiksteuerausgangssignal PUL2 der gezeigten Logiksteuerung 78 in einem hohen logischen Signalzuständ befindet. Dieser Signalzustand des dritten Logiksteuerausgangssignals PUL2 wirkt als ein Eingangssiganl für die Bausteinauswahlschaltung 1200 (Fig.12), die eine Teil der Steuerlogik 22 (Fig.1) der integrierten Schaltungsanordnung 10 bildet. Ein anderes Eingangssignal für die Bausteinauswahlschaltung ist das externe Bausteinauswahlsignal CS, das das an einen externen Eingang der integrierten Schaltungsanordnung 10 gelegt wird. Das Anlegen des hochliegenden dritten Logiksteuerausgangssignals PUL2 aus der Logiksteuerung 78 der Stromversorgungsüberwachungsschaltung 70 an die Bausteinauswahlschaltung 1200 sperrt die Steuerung durch das externe Bausteinauswahlsignal CS. In dem Fall, in dem das Potential Vcc zu niedrig oder das Potential Vbb zu hoch ist, kann dementsprechend ein externes Abrufsignal RCL, das der integrierten Schaltungsanordnung 10 zugeführt wird, keine Auswirkung haben, weil das externe Bausteinauswahlsignal CS, dasin die Abrufschaltung 1300 eingegeben wird, hoch sein muß, womit die Abrufschaltung 1300 gesperrt ist.

Für den Fall, daß die internen und externen Stromversorgungen zur Erzeugung der Potentiale Vbb,Vcc in betriebgerechten Bereichen arbeiten, wird der Betrieb der integrierten Schaltungsanordnung 10 durch externe Signale an die Steuerlogik (Fig.1) gesteuert, und die Funktion der gezeigten integrierten Schaltungsanordnung 10 wird in Übereinstimmung mit der logischen Arbeitstabelle (Wahrheitstabelle) gemäß Fig.2 durchgeführt. Die Eingangssignale enthalten ein herkömmliches Dateneingangssignal D. , das Bausteinauswahlsignal CS und das Schreibfreigabesignal WE eines RAM-Speichers zusammen mit dem Abrufsignal RCL und dem externen Speichersignal STO, die den Abruf und Speichertransfer zwischen dem flüchtigen Bereich und dem nichtflüchtigen Bereich der Speichereinheit 12 ingangsetzen.

130011/0816

Das Dateneingangssignal D. wird der integrierten Schaltungsanordnung 10 über eine Schreibdecoderschaltung 1700 zugeführt, die eine typische TTL-Eingangssteufe verwendet. Die Schreibdecoderschaltung 1700 wird außerdem mit einem internen Schreibfreigabesignal WE aus der Schreibfreigabestufe 1800 und mit einem Abrufsignal RCL aus der Abrufschaltung 1300 beschickt.

Zwischengespeicherte Eingangssignale D,D werden direkt zu einem Schreibdecoder übertragen, um die Schreibsteuersignale W, W bereitzustellen, die außerdem durch das interne Schreibfreigabesignal WE beeinflußt werden. Das interne Schreibfreigabesignal WE muß niedrig sein, was während eines Schreibbefehls oder eines Bit-Abrufbefehls gegeben ist, um das Schreibsteuersignal K bzw. W in die Lage zu versetzen, den hohen Signalzustand anzunehmen. Während eines Bit-Aufrufzyklus für einen Datentransfer von dem nichtflüchtigen in den flüchtigen Speicherbereich (RCL=H) werden beide Eingangssignale D,D abgesenkt und beide Schreibsteuersignale W,W angehoben, um "Nullen" an beide adressierten Spalten zu legen. Das externe Schreibfreigabesignal W wird auf ähnliche Weise an die Schreibfreigabestufe 1800 (Fig.18) gelegt, die eine standardisierte TTL-kompatible Eingangsstufe aufweist und einen Schreibzyklus für den flüchtigen Speicherbereich beinhaltet. Auf gleiche Art und Weise wird das externe Bausteinauswahlsignal CS der Bausteinauswahlschaltung 1200 zugeführt, um interne Bausteinauswahlsignale CS,CS zu erzeugen. Wenn der "Baustein" 10 ausgewählt ist (mit CS=L und WE=L), gibt das gepufferte Schreibfreigabesignal KE der Schreibfreigabestufe 1800 den Schreibdecoder frei, womit außerdem ein Ausgangssignal zur Aktivierung des Ausgangssperrsignalgenerators 1900 (Fig.19) gegeben ist, um dasAusgangssignal unwirksam zu schalten. Das Abrufsignal RCL aus der Abrufschaltung 1300 liegt normalerweise niedrig. Indessen wird das Schreibfreigabesignal WE angehoben, um "Nullen" an beide adressierte Spaltenleitungen zu legen und um den Ausgang der Anordnung unwirksam zu schalten. Zusätzlich zu den typischen RAM-Baustein-Auswahl- und Schreibfreigabefunktionen ist die integreirte Schaltungsanordnung 10 bzw. deren Steuer-

13001 1/0815

logik in der Lage, den Transfer von Daten von dem nichtflüchtigen Speicherbereich aufgrund eines externen Abrufsignals RCL zu steuern.Das externe Abrufsignal RCL wird der Abrufschaltung 1300 zugeführt, die entweder ein Speicheraufrufsignal AR oder ein Abrufsignal RCL abhängig von einer bei der Fertigung der Abrufschaltung verwendeten Masken-Bedarfsverbindung erzeugt. Das Speicheraufrufsignal AR und das Abrufsignal RCL sind interne logische Signale, die entsprechend entweder den Transfer aller Daten von dem nichtflüchtigen Speicherbereich zu dem statischen RAM-Speicherbereich (Array Recall) oder den Transfer eines einzelnen ausgewählten Bit - adressiert durch die A« bis A»-Eingänge - zu einer ausgewählten adressierten RAM-Zelle von deren zugeordneter, nichtflüchtiger Speicherzelle (Bit Recall Operation) veranlaßt. In diesem Zusammenhang ist ferner, bevor die Logiksteuereingangsleitung 71 gesetzt ist,, das zweite Logiksteuerausgangssignal PUL1 hoch, welches, wenn es der Speicherlogikschaltung 60 zugeführt wird, einen Speicherschalter 62 der Speicherlogikschaltung 60 zurücksetzt, um sicherzustellen, daß die integrierte Schaltungsanordnung bzw. der "Baustein" 10 nicht in den Speichermodus übergeht, die X-Auswahlleitungen der Speichereinheit 12 über den X-Auswahlgenerator 1600 (Fig.16) auswählt und den internen Stromversorgungsschalter 80 für das Potential Vcca (Fig.8) ausschaltet.

Wenn aufgrund geeigneter abgetasteter Pegel der Potentiale Vcc und Vbb die Logiksteuereingangsleitung 71 der Stromversorgungsüberwachungsschaltung 70 (Fig.7) gesetzt ist, werden das zweite und das dritte Logiksteuerausgangssignal PUL1 bzw.PUL2 abgesenkt, wobei sie die integrierte Schaltungsanordnung 10 aktivieren. Das erste Logiksteuersignal PÜL wird entsprechend angehoben, wobei es den internen Stromversorgungsschalter 80 (Fig.8) aktiviert. Die Logiksteuerausgangssignale PÜL,PUL1 und PUL2 können nun mit anderen logischen Signalen dazu benutzt werden, andere zahlreiche Signale zu steuern oder zu sperren, bis ausreichende Spannungen zur Verfügung stehen, wie dies aus den Figuren ersichtlich ist.

130011/0815

In diesem Zusammenhang empfängt die Bausteinauswahlschaltung 1200, die in Fig.12 gezeigt ist, das dritte Logiksteuerausgangssignal PUL2. Ihre Betriebsweise macht einige der Eigenschaften der integrierten Schaltungsanordnung 10 und außerdem die Verwendungsmöglichkeiten der Ausgangssignale der Stromversorgungsüberwachungsschaltung 70 deutlich.

Wie erwähnt, liegt das dritte Logiksteuerausgangssignal PÜL2 der Stromversorgungsüberwachungsschaltung 70 während des Aufbaues der Stromversorgung hoch, bis ein Stromversorgungspotential Vcc von mehr als 3.5V und ein Rückwärtsregelpotential Vbb von weniger als -1.5V erreicht sind. Ferner empfängt in diesem Zusammenhang die Bausteinauswahlschaltung 1200 als logische Eingangssignale das externe Bausteinauswahlsignal CS, ein Speichereingangssignal STC von der Speicherlogikschaltung 60 (Fig.&) und das dritte Logiksteuerausgangssignal PÜL2, das durch die Stromversorgungsüberwachungsschaltung 70 (Fig.7) erzeugt wird. Die Bausteinauswahlschaltung 1200 gibt die internen Bausteinauswahlausgangssignale CS und CS ab, die die aktuelle Bausteinauswahl steuern. Der Baustein (chip) wird dementsprechend automatisch durch die Bausteinauswahlschaltung 1200 während des Aufbaues oder des Abbaues der Stromversorgung mittels des dritten (hohen) Logiksteuerausgangssignals PUL2 ausgewählt,wie dies bei einer genauen Betrachtung der Bausteinauswahlschaltung 1200 zu erkennen ist. Aufgleiche Weise liegt das Speichereingangssignal STC aus der Speicherlogikschaltung 60 (Fig.6) während eines Speicherzyklus ebenfalls hoch, was ebenfalls den Baustein oder die integrierte Schaltungsanordnung vollständig auswählt. 30

Wie erläutert,wird die "Auswahl" der integrierten Schaltungsanordnung 10 unter Steuerung der internen Bausteinauswahlsignale CS und CS durchgeführt, die durch die Bausteinauswahlschaltung 1200 erzeugt werden. Dabei bildet das Bausteinauswahlsignal CS, das durch die Bausteinauswahlschaltung 1200 erzeugt wird, ein Eingangssignal für die Abrufschaltung 1300, wie dies externe Abrufsignal RCL tut. Wenn der Baustein ausgewählt ist,

13001 1 /081 S

3Q32657

-SfTT-

sperrt das (hohe) externe Bausteinauswahlsignal CS die die Schreibfreigabestufe 1800 (Fig.18) und die Abrufschaltung 1300 (Fig.13) und aktiviert den Ausgangssperrsignalgeaerator 1900 (Fig.19), um die Ausgangsschlatung 1100 (Fig.11) unwirk*- sam zu schalten, d. h. in einen hochohmigen Zustandzu versetzen. Das andere interne Bausteinauswahlsignal CS, das durch die Baustexnauswahlschltung erzeugt wird, wird auf ähnliche Weise benutzt, um die Bausteinauswahl zu steuern. Dazu verhindert das interne Bausteinauswahlsignal CS (niedrig) durch eine Verbindung über verschiedene interne Anspassungsstufen das Ingangsetzen eines STORE-Zyklus_f während das hohe Bausteinauswahlsignal CS das Ingangsetzen eines STORE-Zyklus ermöglicht.

In Fig. 13 ist die Abrufschaltung 1300 gezeigt.Anhand dieser Figur wird im folgenden erklärt, wie ein Speicherabruf oder ein Bitabruf' durchgeführt wird.

Wie zuvor erläutert, kann das externe Abrufsignal RCL (Fig.1) dazu benutzt werden, entweder einen Speicherabruf-Transfer aller nichtflüchtigen Daten zu dem statischen RAM-Speicherbereich oder einen Bitabruf-Transfer eines einzelnen nichtflüchtigen Datenbit zu einer ausgewählten RAM-Zelle veranlassen. Wenn lediglich das externe Abrufsignal RCL verwendet wird, kann die^integrierte Schaltungsanordnung 10 auf einfache Art derart gefertigt werden, daß sie eine zuvor bestimmte Art von Transfer durchführt. Dies geschieht abhängig von einfachen Metallmasken-Bedarfsverbindungsstellen (options), die mit 1302 bzw. 1304 bezeichnet sind und bei denen die nicht ausgewählte Möglichkeit sich durch eine Verbindung zum Erdpotential darstellt. Die Abrufschaltung 1300 kann übereinstimmend damit dazu dienen, entweder ein internes Bit-Abrufsignal RCL . oder ein internes Speicherabrufsignal AR zu erzeugen. Es ist indessen auch möglich, beide Möglichkeiten durch einfaches Hinzufügen von zwei separaten Steuersignalen - beispielsweise über einen externen Steueranschluß für ein tveiteres Abrufsignal BRCL und über einen anderen externen Steueranschluß für

13001 1/OiIg

ein weiteres Speicherabrufsignal ARCL - vorzusehen und dafür eine geeignete zweifach vorhandene interne Logikschaltung, wie solche gemäß Fig. 13, für jeden der betreffenden externen Steuranschlüsse bereitzustellen.
5

Wenn die integrierte Schaltungsanordnung 10 ausgewählt ist, nämlich durch externe Signale CS=L und RCL=L , ist das Ausgangssignal der Abrufschaltung 1300 entweder RCL=H zum Ingangsetzen eines Bit-Abruf-Datentransfers oder AR=H zum Ingangsetzen eines Speicher-Abruf-Datentransfers. Eine metallische Brücke gegen Erde sperrt die jeweils unbenutzte Funktion der Masken-Bedarfsverbindungsstelle 1302 oder 1304.

Wie erläutert, sind das Speicheraufrufsignal AR und das Abrufsignal RCL die internen Steuersignale, die durch die Abrufschaltung 1300 erzeugt werden. Wenn es erwünscht ist, eine Bit-Abruf-Datentransferfunktion in einer integrierten Schaltungsanordnung 10 durchzuführen, die eine Abrufschaltung 1300 hat, welche wiederum ein betriebsfähiges internes Abruf-Schaltungselement hat, das durch die Masken-Bedarfsverbindungsstelle ausgewählt ist, wird das interne Bit-Abrufsignal RCL der Abrufschaltung 1300 als Eingangssignal für die Schreibdecoderschaltung 1700 (Fig.17) benutzt, um die internen Datensignale D=D=L zu setzen und die Schreibfreigabestufe 1800 (Fig.18) zu veranlassen, Schreibsteuersignale W=W=I auf beide Spaltenleitungen (z. B.die Spaltenleitungen 330 der Zelle 40 aus Fig.4) beiderseits der ausgewählten Speicherzelle zu legen, wenn das zugeführte interne Steuersignal die Bedingung "RCL=H" erfüllt.

Der X-Auswahlsignalgenerator 1600 (Fig.16) wird dann getriggert, um ein geeignetes internes X-Adreßsignal X- zu erzeugen, um damit die Wortleitungen der RAM-Speichermatrix (Fig. 3) nach ungefähr 70 ns auszuwählen, wodurch alle Zellen 40 von den Spaltenleitungeh 330 abgetrennt werden. Auf diese Weise wird das Datum auf eine ausgewählte RAM-Speicherzelle aus der ihr zugeordneten nichtflüchtigen Speicherzelle über-

13001 U081S

tragen.

Falls es erwünscht ist, einen Speicher-Abruf-Datentransfer in einer integrierten Schaltungsanordnung 10, die eine Abrufschaltung 1300 hat, welche wiederum eine betriebsfähige, ein internes Logiksignal AR bereitstellende Erzeugungsschaltung (die durch eine geeignete Masken-Bedarfsverbindungsstelle aktiviert ist) wie zuvor beschrieben hat, wird der Abrufschaltung 1300 ein externes (niedriges) Signal RCL zugeführt. Das interne Logiksignal AR das dadurch vorgesehen ist, wird als ein logisches Eingangssteuersignal der Stromversorgungsüberwachungsschaltung 70, vergl. Figl.7, zugeführt, um die interne Stromversorgungsspannung Vcca (Fig.8) auszuschalten, um die Ingangsetzung eines STORE-Zyklus zu sperren, um den Ausgang der Ausgangschaltung 1100 (Fig.11) über den Ausgangssperrsignalgenerator 1900 (Fig. 19). unwirksam zu schalten und um den X-Auswahlsignalgenerator 1600 (Fig.16)zu triggern. Nach ungefähr 100 ns liegt die gesamte Speichereinheit 12 des gezeigten Ausführungsbeispiels für die integrierte Schaltungsanordnung 10 auf Erdpotential, und das externe Abrufsignal RCL kann hohes Potential einnehmen, was das Potential Vcca veranlaßt, ebenfalls anzusteigen und einen Speicher-Abruf-Datentransfer aller nichtflüchtigen Speicherbereichsdaten zu dem korrespondierenden RAM-Speicherzellen auszuführen. Ferner erzeugt die Stromversorgungsüberwachungsschaltung 70 (Fig.7) in diesem Zusammenhang die Logiksteuerausgangssignale PUL und PUL , die von dem internen Speicheraufrufsignal AR abhängen, das in der Folge den internen Stromversorgungsschalter 80 (Fig.8) beeinflußt. Die Steuerung der Stromversorgung Vcca der Speichereinheit 12 ist ein Verfahren, mit dem sicherzu-

stellen ist, daß die nichtflüchtigen E -PROM-Daten einwandfrei in den flüchtigen statischen RAM-Speicherbereich der integrierten Schaltungsanordnung 10 übertragen werden, wenn ein Spannungsaufbauzyklus bzw. ein Speicher-Abruf-Datentransferzyklus abläuft.

13001 1/0815

Der gezeigte interne Stromversorgungsschalter 80 ist so ausgelegt, daß er die gesamte Speichereinheit 12 in weniger als ungefähr 30 ns auf ungefähr 2 V ziehen kann, wobei ein externes Stromversorgungspotential Vcc von 3.5V und ein Rückwärtsregelpotential Vbb von -1.5 V vorausgesetzt sind. Das Potential Vcca, das durch den internen Stromversorgungsschalter 80 zugeführt wird, sollte schneller als das Potential der beiden Knotenpunkte N1 und N2 in den Matrixzellen 40 (Fig.4) ansteigen, um'einen möglichst zuverlässigen, korrekten Abruf der Daten von dem nichtflüchtigen E -PROM-Bereich zu dem flüchtigen RAM-Bereich der Speichereinheit 12 der integrierten Schaltungsanordnung 10 sicherzustellen. Diese Anstiegszeit wird in dem gezeigten Ausführungsbeispiel für einen internen Stromversorgungsschalter 80 durch, ein "Bootstrapping" eines Transistor-Gate 700 mittels eines bootstrap-Kondensator 710 erreicht. Eine weitere Eigenheit dieses internen Stromversorgungsschalters 80 ist ein Umladungsschalter 82, der eine kleine Ladungspumpanordnung darstellt, die durch ein perodisches Signal mit einer Signalwellenform wie etwa der des Signals α des Generators 100 (Fig.10) getrieben wird, um eine verhältnismäßig hohe Spannung an dem Gate 700 aufrechtzuerhalten", und zwar auch nachdem sich der dynamische "bootstrap "-Vorgang abgeschwächt hat, wie wenn ein typischer Grenzschichtverlust eintritt. Das Ergebnis ist, daß der interne Stromversorgungsschalter 80 so erscheint, als ob er im wesentlichen mehr eine reine statische Betriebsweise als eine dynamLsche Betriebsweise hat, was wesentlich zum Erreichen der gewünschten, verhältnismäßig geringen Anstiegszeit im Hinblick auf die Knoten N1 und N2 der Speicherzellen 40 (Fig.4) int.

Wie zuvor angedeutet, ist eine interne Stromversorgungseinrichtung zum Erzeugen eines negativen Gegenspannungspotentials oder oder Rückwärtsregelpotentials Vbb in der integrierten Schaltungsanordnung 10 vorgesehen, obwohl die genannte Stromversorgung ebenso als eine externe Sromversorgung vorgesehen sein könnte. Das RückwärtsregelpotentLal Vbb wird dem Halblei-

13001 1/081 5

ter(Silizium)-Substrat als Gegenspannungspotential in Übereinstimmung mit der herkömmlichen Praxis zugeführt. Der Rückwärtsregelpotentialerzeuger 90 der integrierten Schaltungsanordnung 10 ist in Fig. 9 gezeigt und enthält einen Dreistufen-Ringoszillator 92, einen großen Umladekondensator 605 und zwei diodenbehaftete Verbindungswege, um einen Einweg-Ladungstransfer von Elektronen aus dem Substrat der integrierten Schaltungsanordnung 10 zu ermögliche. Es werden zwei Verzögerungselemente 650,660 benutzt, die beide eine Verzögerungszeit von etwa 100 ns haben, um die Frequenz des Dreistufen-Ringsoszillators 92 des gezeigten Rückwärtsregelpotentialerzeugers 90 auf ungefähr 5Mhz festzulegen. Eine verstärkte Potentialanhebungsstufe 600 lädt die obere Belegung des großen Umladekondensators 605 auf ein Potential von ungefähr 5 V, während die "diodenbehaftete" Anordnung 610,615 die Source-/ Drain-Diffusionszonen der Schaltung auf ungefähr 1 V festlegt. Wenn eine Ausgangsstufe 620 die obere Belegung des großen Umladekondensators 605 auf Erdpotential herunterzieht, sind die Source-/Drain-Diffusionszonen gegen -4 V verschoben. Falls das Vbb-Ausgangspotential größer als -3 V ist, schaltet sich die oben erwähnte Diodenanordnung 615 zwischen dem Substrat der integrierten Schaltung und dem Rückwärtsregelpotentialerzeuger 90 ein und erlaubt den Elektronen, in das Substrat zu fließen, um dabei das Potential auf einem negativem Wert zu halten. Der gezeigte"Rückwärtsregelpotentialerzeuger 90 drückt das Siliziumsubstrat typischerweise auf ein Potential von ungefähr -3 V und zieht einen Strom von ungefähr 0.5 niA. Die Schwingungscharakteristik (bei 5 Mhz) des Dreistufen-Ringoszillators 92 des Rückwärtsregelpotentialerzeugers 90 wird in der integrierten Schaltungsanordnung 10 außerdem für eine andere Funktion neben dem Erzeugen des Rückwärtsregelpotentials Vbb benutzt. Der gezeigte Dreistufen-Ringoszillator 92 ist mit Ausgangsleitungen versehen, die von entsprechenden Punkten zwischen den drei Oszillatorstufen ausgehen, die damit korrespondierend sich überlappende"Zweiphasentaktsignale α und ß bereitstellen, die die Frequenz des Dreistufenoszillators aufweisen. Die sich überlappenden Zwiephasentaktsignale α und ß werden dem nicht-

' 13001 1/0815

überlappenden Zweiphasen-Taktgenerator 100, der in Fig. 10 gezeigt ist, als Eingangssignale zugeführt, der wiederum die nichtüberlappenden Niedrigspannungstaktsignale 01,02 bereitstellt, die in der Generatorschaltung 500(vergl. Fig.4,14,15) zum Erzeugen des STORE-Impulses mit hoher Spannung, der für den Transfer von Daten von dem flüchtigen RAM-Speicherbereich in den nichtflüchtigen E²PROM-Speicherbereich, der diesem zugeordnet ist, benötigt wird, verwendet werden.

Der Zweiphasentaktgenerator für die Niedrigspannungstaktsignale 01, 02 benutzt die sich überlappenden Zweiphasentaktsignale α und ß aus dem Ruckwartsregelpotentialerzeuger 90 dazu, die nichtüberlappenden Niedrigspannungstaktsignale 01, 02 mit einer Phasenbeziehung, die allgemein als Diagramm in Fig. 10 gezeigt sind, zu erzeugen.

Der Zweiphasentaktgenerator 100 erihält zwei im wesentlichen identische Treiberstufen 10*02, 1004 zum jeweiligen Bereitstellen der nichtüberlappenden Niedrigspannungstaktsignale 01, 02 und zwei Inverterstufen 1006, 1008· für die sich überlappenden Zweiphasentaktsignale α bzw. ß zum Erzeugen inverser Signale A bzw. B. Das inverse Signal A wird, wie zuvor erwähnt, dazu benutzt, den Umladungsschalter 82 des internen Stromversorgungsschalters 80 (Vcc) zu treiben, vergl. Fig.8. Das gezeigte inverse Signal B wird speziell in der integrierten Schaltungsanordnung 10 gemäß Fig.1 nicht verwendet, kann jedoch anstelle des inversen Signals A oder in einer zusätzlichen Schaltungsanordnung, wo dies zweckmäßig ist, benutzt werden. Während eines Speicherzyklus zum Schreiben von RAM-Daten in das nichtflüchtige E²PROM-Speicherbereich treiben die Treiberstufen für die sich überlappenden Zweiphasentaktsignale α und ß 1002, 1004 jeweils eine Imgedanz von etwa 3.5 pF. Der totale Spannungshub der sich nicht überlappenden Zweiphasentaktsignale 01 und 02 wird durch das Rückkopplungssignal V-, aus einer Rückkopplungs-Teilschaltung für das Ausgangsspannungssignal HV mit hoher Spannung aus der Generatorschaltung 500, wie in Fig. 5 gezeigt, gesteuert. Die Wirkungs-

130011/0815

weise der Genratorschaltung 500 ist mehr ins einzelne gehend in der gleichzeitig mit der der vorliegenden Anmeldung zugrundeliegenden US-Patentanmeldung in den USA angemeldeten und gleichzeitig auch zusammen mit der vorliegenden Anmeldung als deutsche Nachanmeldung eingereichten US-Patentanmeldung, eingereicht am 31, August 1979 unter der Bezeichnung " Integrated Rise-Time Regulated Voltage Generator Systems", Serial No. 71,498 beschrieben.

Die Generatorschaltung 500 wird für das externe STO -Speichereingangssignal benötigt. Dieses Signal ist dasjenige externe Signal, das verwendet wird, um den STORE-Zyklus der integrierten Schaltungsanordnung 10 in Gang zu setzen. Das externe STO-Speichereingangssignal wird der Speicherlogikschaltung 60 zugeführt, die außerdem die Signale PUL1 und STORE HV SENSE zum Erzeugen der internen Steuersignale STL, STC,SZC zum Steuern der Generatorschaltung 500 (oder 1400 oder 1500) empfängt.

Eine besonders bevorzugte Ausführungsform für eine Ladungspumpanordnung der Generatorschaltung 500 ist in Fig. 15 gezeigt, die ähnlich der der in Fig. 5 gezeigten Genratorschaltung 500 ist, jedoch 32 Umladungsstufen 1502, eine kapazitive Spannungsabtastschaltungsanordnung gleich der in Fig. 14 gezeigten und Mittel 1504 zum Steuern der Spannung des Knotens Na der Referenzschaltung 990 enthält. Das Mittel 1504 ist eine Verhältnis-Inverterschaltung, die das "Abstimmen" des Potentials des Knotens Na der Referenzschaltung 990 übernimmt, die damit in Übereinstimmung das Potential steuert, auf dem die Dioden der Referenzschaltung 990 liegen, und damit das Speicherbefehlssignal 320. Eine Seite der Inverteranordnung 1504 hat Masken-Bedarf^verbindungsstellen 1506,1508, die die Referenzspannung (clamp voltage) einstellen. Die Referenzspannung der Masken-Variante 1506 beträgt ungefähr 31 V, während die Referenzspannung der Variante 1508 ungefähr 38 V beträgt. In der Fertigung wird eine der Varianten 1506,1508 ausgewählt, um die am meisten wünschenswerte Ausgangsspannung für die jeweils speieile Schaltungsanordnung, die gefertigt wird,

13 0 0 11/0815.

bereitzustellen.

Wie zuvor erwähnt, enthält das Ausgangsschaltungsmittel für die Spalten-Eingangs-ZAusgangsschaltungen Mittel zum Schaffan von drei Ausgangszuständen der integrierten Schaltungsanordnung 10. Dies wird in dem gezeigten Ausführugnsbeispiel mittels der Ausgangsschaltung 1100, die in Fig.11 gezeigt ist, erreicht. Die gezeigte Ausgangsschaltung 1100 sieht Mittel zum Anschalten der Einrichtung entweder auf Erdpotential, auf das Pctential der externen TTL-VersorgungsSpannungsquelle Vcc oder einen hochimpedanten Zustand cor. Die Ausgangsschaltung 1100 schafft dementsprechend drei Zustände. Die gezeigte Ausgangsschaltung 1100 nimmt den hochimpedanten Zustand ein, wenn ein Ausgangssperrsignale OD des Ausgangssperrsignalgenerators 1900 (Fig.19) den Zstand "high" annimmt. Auftretende Dateneingagnssignale 1,1 von der Spalten-Eingangs-ZAusgangsschaltung 20 (Fig.1,3) werden als Eingangssignale an die Ausgangsschaltung 1100 gelegt. Die gezeigte Ausgangsschaltung 1100 ist eine Fünfstufen-Ausgangsschaltung, wie in der Zeichnung gezeigt, un die Dateneingangssignale 1,1 werden der Stufe I der Eingangsschaltung 1100 zugeführt. Der Verbindungspunkt für die Dateneingangssignale 1,1 liegt ungefähr 100ns nach eine X-Acressenübertragung im Betrieb der integrierten Schaltungsanordnung 10 (Fig. 3) stattgefunden hat, uaf typisch 3.5 V.

Die Stufen I und II der integrierten Schaltungsanordnung 10 sind Differentialstufen, die eine typisch kleine Signalverstärkung von ungefähr 6 bei jeder Stufe und eine Pegelver-Schiebung von ungefähr 0.25 V pro Stufe aufweisen.

Die Stufe III der Ausgangschaltung 1100 drückt zunächst den Pegel auf ihrer "niedrigen" Seite typisch von 2.0 V auf 0.25 V und erhöht den Pegel ihrer "hohen" Seite typisch von 3.5 V auf 4.9 V. Die Stufen iV und V der Ausgangsschaltung werden durch Verarmungstyp-Stufen mit linear ansteigenden Impulsen gesteuert, um optimales Treiben der großen Ausgangsschaltungs-

130011/0815

anordnungen zu erzielen.

Das Datenausgangssignal D ist am Ausgang der Stufe V der Ausgangsschaltung 1100 angeordnet und kann mit einem Ausgangsstift oder einer Ausgangsklemme der integrierten Schaltungsanordnung 10 versehen sein.

Aus dem bisher Ausgeführten ist erkennbar, daß ein integriertes, adressierbares RAM-Speichersystem geschaffen worden ist, das mittels geeigneter Befehle in der Lage ist, zuverlässig und dauerhaft flüchtige Daten mit wahlfreiem Zugriff, diegespeichert wurden, in eine nichtflüchtige Speichermatrix ohne eine externe Stromversorgungsquelle mit hoher Spannung zu kopieren. Der nichtflüchtig gespeicherte Inhalt des Systems ist automatisch und zuverlässig mittels einer Anschaltung der externen Stromversorgung (power up) oder mittels geeigneter externer Befehle in den flüchtigen Speicher mit wahlfreiem Zugriff zi kopieren.

Das nichtflüchtige, elektrisch löschbare/programmierbare System ist anhand eines speziellen Ausführungsbeispiels einer integrierten Schaltungsanordnung 10, die einen 1024-Bit-Ε²PROM-statischen RAM darstellt, gezeigt. Als Beispiel könne unterschiedliche Modifikationen, Anpassungen und Änderungen des Systems aufgrund der vorliegenden ERfindung ausgeführt werden. Beispielsweise können Einrichtungen großer Kapazität bezüglich der Anzahl von Bits leicht durch Vergrößerung der Speichermatrix geschaffen werden. Ferner können, während die gezeigte Schaltungsanordnung speziell dafür ausgelegt ist, in einer n-Kanal-MOS-Ausführung gefertigt zu werden, die ein Silizium-Substrat und nominell ein 5^m-Raster hat, andere Auslegungskonfigurationen in bezug auf arbeitsfähige Anordnungen verwendet werden, din verschiedene der Möglichkeiten der vorliegenden Erfindung beinhalten. Es ist außerdem beispielsweise möglieh, Anordnungen "zu fertigen, die viele der bekannten Halbleiterprozesse, solche wie p-Kanal-SOS (Silizium auf Saphir oder Spinell)-Herstellungs- und Entwurfsparameter benutzen.

130011/0815

-Q)O-

Ferner ist es, während das gezeigte Ausführungsbeispiel eine einzige Bitadresse oder -organisation hat, klar, daß die Eingangs-/Ausgangssignale der der Schaltungsanordnung auf einfache Art und Weise auch auf beispieslweise einer Breite von* vier, oder acht Bit Breite wortorientiert organisiert sein könnten. Eine einzelne adressierbare Wort-Abruf-Datentransferfunktion zum übertragen der nichtflüchtigen Daten von den korrespondierenden nichtflüchtigen Speicherzellen zu den adressierten Wortzellen könnte auf einfache Weise anstatt oder zusätzlich zu der Bit-Abruf-Transferfunktion vorgesehen sein. Ferner können ebenso die verschiedenen erfindungsgemäßen Teilschaltungen in anderen als lediglich Einrichtungen wie das gezeigte Ausführungsbeispiel verwendet werden. Von besonderem Nutzen würde der Erfindungsgegenstand als ein Teil eines Mikrocomputer-Schaltkreises und als Teil einer fehlertoleranten Speicheranordnung sein können. Als Teil einer integrierten Mikrocomputerschaltung benutzt, präsentiert das nichtflüchtige RAM eine neuartige Komponente, die auf neuartige Art und Weise oder als Egänzung bestehender Anordnungen verwendet werden könnte. Eine Interessante Anwendungsmöglichkeit in inte-· grierten Mikrocomputerschaltungen schließt die Speicherung von Systemzuständen während eines Stromversorgungsausfalles ,.. um ein Wiederherstellen des Betriebes bei Wiederherstellung der Stromversorgung zu erlauben, und das Speichern elektrisch änderbarer Wiedereinschaltungsprograirane ein. Eine andere Anwendungsmöglichkeit der E²PROM-RAM-Schaltung besteht in einem fehlertoleranten System oder in entsprechenden Schaltungsausführungen,um Komponenten hinzuzuziehen oder zu unterdrücken oder um eine nichtflüchtige Kartei von "guten" und "schlechten" Teileinrichtungen eines Systems zu schaffen

Obgleich die ERfindung speziell aufgrund eines besonderen Schaltungs-Ausführungsbeispiels beschrieben worden ist, das selbst Anordnungsparameter einer typischen 5V-n-Kanal-MOS-Anordnung benutzt-und dafür ausgelegt ist,einen spezifizierten 25-Volt-Impuls zu erzeugen, der eine geregelte Anstiegszeit von ungefähr 1 ms hat, sind Variationen/ Anpassungen und Modifika-

130011/0815

tionen aus der vorliegenden Offenbarung naheliegend und liegen innerhalb des allgemeinen Erindungsgedankens und in dem beanspruchten Schutzumfang der vorliegenden Erfindung, der durch die Patentansprüche festgelegt ist.

Verschiedene Ausführungsformen der Erfindung und Weiterbildungen sind durch die Patentansprüche gekennzeichnet.

130011/0815

Claims (19)

1. 303265?

   Patentansprüche:

   .( Nichtflüchtige, elektrisch änderbare statische Halbleiter-Speicheranordnung mit wahlfreiem Zugriff in integrierter Schaltkreistechnik, insbesondere in Üetall-Oxid-Silizium (MOS)-Schaltkreistechnik, mit Mittel zum Anlegen und Weiterleiten einer NiederpegeL-Stromversorgungsspannung zur Versorgung der Speicheranordnung, zum Empfangen und Verarbeiten eines externen Abrufbefehlssignals und zum Empfangen und Verarbeiten eines externen Speicherbefehlssignals, dadurch gekennzeichnet , daß Speicheranordnungsbereiche vorgesehen sind, die eine Viezahl von adressierbaren, flüchtigen Speicherzellen (44) und eine Vielzahl von nichtflüchtigen Speicherzellen (42) zum Speichern binärer Daten enthalten, wobei mindest bei einem Teil der Vielzahl jeweils einer flüchtigen Speicherzelle (44) mit wahlfreiem Zugriff jeweils eine nichtflüchtige Speicherzelle (42) fest zugeordnet ist, daß die nichtflüchtigen Speicherzellen (42) dafür vorgesehen sind, Daten aus den betreffenden flüchtigen Speicherzellen (44) mittels des Speicherbefehlssignals (STORE) zu kopieren, wozu das Speicherbefehlssignal (STORE) mit einer hohen Spannung versehen ist, daß die flüchtigen Speicherzellen (44) dafür vorgesehen sind, Daten aus den betreffenden nichtflüchtigen Speicherzellen (42) mittels der Niedrigpegel-Stromversorgungsspannung zu kopieren, daß eine Generatorschaltung (500) zum Erzeugen der hohen Spannung für das Speicherbefehlssignal (STORE) und gegebenenfalls weitere Signale vorgesehen ist, die in Abhängigkeit von einem externen Befehlssignal wirksam schaltbar ist und dafür ausgelegt ist, Impulse hoher Spannung aus der Niederpegel-Stromversorgungsspannung zu erzeugen, um einen Datentransfer von den flüchtigen Speicherzellen (44) zu den nichtflüchtigen Speicherzellen (42) und gegebenenfalls weitere Funktionen zu bewirken, daß das Mittel zum Empfangen und Weiterleiten des externen Abrufsignals (RCL) in Abhängigkeit von einem weiteren externen Befehlssignals zum Kopieren von Daten von zumindest einer der nichtflüchtigen Speicherzellen (42) in zumindest eine der flüchtigen Speicherzellen (44) wirksam ge-

   130011/0815 ORIGINAL INSPECTED

   üchaltet wird und daß das Mittel /.um AnLegen urn 1 Wi> i tür Leiten der NLedrigpegel-Stroinver£;or'jung:;spanniin<) eine Spannungsabtastvorrichtung enthält, mitteLs derer ti Le Wirkung de:; ALiruf signals (RCL) und das Anschalten der LiiijiuL.se hoher Spannung aus der Generatorschaltung (T>()0) an die· betreffenden Speicheranordnungsbereiche unterdrückt werden, wenn die Miedrigpegel-Stromversorgungsspannung nicht in einem vorbestimmten Betriebsspannungsbereich liegt, und mittels welcher Spannungsabtastvorrichtung die Niedrigpegel-Stromversorgungsspannung nur dann an die betreffenden Speicheranordnungsbereiche geschaltet wird, wenn die erforderlichen Potentiale innerhalb eines vorbestimmten Betriebspotentialbereiches liegen.
2. 2. Nichtflüchtige, elektrisch änderbare statiscLie Halbleiter-Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet , daß das Mittel zum Anlegen und Weiterleiten der Niedrigpegel-Stromversorgungsspannung zur Versorgung der SpeicLieranordnung (12) ein Potential von etwa 5 V oder weniger erzeugt und daß die Generatorschaltung (500) zum Erzeugen der hohen Spannung Impulse hoLier Spannung von zumindest etwa 20 V abgibt.
3. 3. Nichtflüchtige, elektrisch änderbare statische Halbleiter-Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß Mittel zum Abrufen eines einzelnen, adressierten Bit aus einer nichtflüciitigen Speicherzelle (42) in die dieser fest zugeordnete flüchtige Speicherzelle (44) mit wahlfreiem Zugriff vorgesehen sind.
4. 4. Nichtflüchtige, elektrisch änderbare statische Halbleiter-Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet , daß eine Eingabevorrichtung zum Eingeben von Daten in die Speicheranordnung (12) und eine Ausgabevorrichtung zum Ausgeben von Daten aus der Speicheranordnung (12) vorgesehen sind.

   13001 1 /0815 BAD ORIGINAL
5. 5. Nichtflüchtige, elektrisch änderbare statische Halbleiter-Speicheranordnung nach Anspruch1, dadurch gekennzeichnet , daß das Mittel zum Anlegen und Weiterleiten der Niedrigpegel-Stromversorgungsspannung zur Versorgung der Speicheranordnung (12) eine Erdklemme (GND) zum Aufnehmen des Erdpotentials und eine Versorgungsspannungsklemme (z. B. Vcc) zum Aufnehmen eines Niedrigpegel-Spannungspotentials mit einer Potentialdifferenz zu dem Erdpotential hat.
6. 6. Nichtflüchtige, elektrisch änderbare statische Halbleiter-Speicheranordnung nach Anspruchi, dadurch gekennzeichnet , daß alle Anordnungen und Mittel in einer eintigen monolithisch aufgebauten integrierten Schaltungsanordnung zusammengefaßt sind und daß diese integrierte Schaltungsanordnung in einer n-Kanal-MOS-Technik auf einem p-leitenden Si-Halbleitersubstrat gefertigt ist.
7. 7. Nichtflüchtige, elektrisch änderbare statische Halbleiter-Speicheranordnung nach Anspruchi, dadurch g e k e η η zeichnet , daß ein Mittel zum Erzeugen eines Rückwärtsregelpotentials zum negativen Vorspannen des Substrats der integrierten Schaltungsanordnung für die Halbleiter-Speicheranordnung vorgesehen ist.
8. 8. Nichtflüchtige, elektrisch änderbare statische Halbleiter-Speicheranordnung nach Anspruch 7, dadurch gekennzeichnet , daß das Mittel zum Erzeugen eines Rückwärtsregelpotentials ein schwingendes Mehrphasen-Ausgangsdignal zum Betreiben der Generatorschaltung (500) zum Erzeugen einer hohen Spannung abgibt.
9. 9. Nichtflüchtige, elektrisch änderbare statische Halbleiter-Speicheranordnung nach Anspruch 1,dadurch gekennzeichnet , daß eine alle Anordnungen und Mittel zusammenfassende monolithische integrierte Schaltungsanordnung derart beschaffen ist, daß sie unterschiedliche Eingangssignalpegel, beispielsweise Signalpegel für die TTL-, die ECL-

   13001 1 /081 5

   -4-
   oder Hochpegel-MOS-Technik aufnehmen und verarbeiten kann.
10. 10. Nichtflüchtige, elektrisch änderbare statische Halbleiter-Speicheranordnung nach Anspruch 1, dadurch g e k e η h'-

    5zeichnet, daß die Organisation der Speicheranordnung eine adressierbare Bitbreite von 1,4,8,16 oder 32 Bits hat.
11. 11. Nichtflüchtige, elektrisch änderbare statische Halbleiter-Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Mittel zum Anlegen und Weiterleiten der Niedrigpegel-Stromversorgungsspannung einen Eingang für ein Rückwärtsregelpotential zum Anlegen eines Rückwärtsregelpotentials an das Substrat der Halbleiter-Speicheran-Ordnung hat.
12. 12. Anstiegszeitgeregelte Generatorschaltung in integrierter Schaltkreistechnik zum Erzeugen von Ausgangssignalen mit gegenüber seiner Versorgungsspannung erhöhten Signalsspannungen, insbesondere zum Erzeugen des Speicherbefehlssignals für eine nichtflüchtige, elektrisch veränderbare statische Halbleiter-Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß eine rückgekopplungsgesteuerte Takteingangsschaltung zum Erzeugen eines Mehrphasen-Ladungspumpsteuersignals vorgesehen ist, daß eine Ladungspumpanordnung (550) zum Pumpen von Ladungspaketen längs einer Vielzahl von diskreten Stufen steigenden Potentials und zum Aufbauen eines ersten Ausgangspotentials, das das Potential des Mehrphasen-Ladungspumpsteuersignal übersteigt, an einem ersten Signalausgang und zum Aufbauen eines zweiten Ausgangspotentials, das das Potential des zu- ■ geführten Mehrphasen-Ladungspumpsteuersignals übersteigt, vorgesehen ist, daß Mittel zum Begrenzen des Ausgangspotentials der Ladungspumpanordnung (550) auf ein vorbestimmtes Referenzpotential vorgesehen sind und daß Mittel zum Steuern der Anstiegszeit dieses Ausgangspotentials durch Steuern der Ladungspumprate der Ladungspumpanordnung (550) vorgesehen

    13001 1/0815

    8032657

    sind.
13. 13. Anstiegszeitgeregelte Generatorschaltung nach Anspruch

    12, dadurch gekennzeichnet, daß für die La-" dungspumpanordnung (550) eine Vielzahl von reihengeschalteten Diodenanordnungen vorgesehen ist, wobei jede Diodenanordnung kapazitiv an die rückkopplungsgesteuerte Takteingangsschaltung gekoppelt ist.
14. 14. Anstiegszeitgeregelte Generatorschaltung nach Anspruch

    13, dadurch gekennzeichnet , daß die rückkopplungsgesteuerte Takteingangsschaltung nichtüberlappende Niedrigspannungstaktsignale (01,02) erzeugt, die abwechselnd kapazitiv an die reihengeschalteten Diodenanordnungen gekoppelt sind.
15. 15. Anstiegszeitgeregelte Generatorschaltung nach Anspruch 13, dadurch gekennzeichnet , daß weitere Mittel zum Erzeugen eines Logikpegel-Steuersignals vorgesehen sind, die wirksam sind, wenn das Ausgangspotential das vorbestimmte Referenzpotential übersteigt.
16. 16. Anstiegszeitgeregelte Generatorschaltung nach Anspruch 13, dadurch gekennzeichnet , daß die Mittel.

    zum Steuern der Anstiegszeit des Ausgangspotentials der Ladungspumpanordnung (550) weitere Mittel zum Abtasten der Anstiegszeit und Mittel zum Anheben des Potentials des Mehrphasen-Ladungspumpsteuersignals durch eine Veränderung der Anstiegszeit und zum Absenken des Potentials des Mehrphasen-Ladungspumpsteuersignals durch eine entgegengesetzte Veränderung der Anstiegszeit in Beziehung auf eine vorbestimmte geforderte Anstiegszeit haben, um dei Generatorschaltung (500) so an eine veränderliche Ausgangsimpedanz an dem Signalausgang ohne eine korrespondierende Anstiegszeitänderung anpassen zu können.·
17. 17. Anstiegszeitgeregelte Generatorschaltung nach Anspruch

    130011/0815

    303265?

    13, dadurch gekennzeichnet , daß die Mittel zum Begrenzen des AusgangspotentLaIs auf ein vorbestimmtes Referenzpotential eine rückwärtsgeregelte Diode mit einem pn-übergang enthalten, die eine Gate-Elektrode, die zumindest einem Teil des pn-Überganges der Diode benachbart ist, hat und die elektrisch von ihm getrennt ist, um eine Spannungsklemmschaltung auf einem vorbestimmten Klemmpotential von zumindest 25 V zur Verfügung zu stellen, un daß Abtastmittel vorgesehen sind, die erkennen, daß das Ausgangspotential das Klemmpotential übersteigt.
18. 18. Anordnung zum Erzeugen eines Referenzpotentials zum Betreib der anstiegszextgeregelten Generatorschaltung nach einem der Ansprüche 12 - 17, dadurch g e kennzeichen e t , daß eine Diode mit einem pn-übergang vorgesehen ist, die eine Gate-Elektrode, die zumindest einem Teil des pn-Überganges der Diode benachbart ist und dielektrisch von ihm getrennt ist, hat, daß die Diode ein vorbestimmtes Rückwärts-.Durchbruchspotential im Bereich von ungefähr 20 V bis 30 V bei einem Gate-Potential von 0 V hat, daß ein Referenzpotential, das aus einer vorbestimmten Referenzspannung gewonnen wird, in Rückwärtsregel-Polarität an der Diode liegt und daß das Referenzpotential auf das RückwärtP-Durchbruchspotential durch Leitung über die Diode begrenzt wird, wenn dieses Potential"das Rückwärts-Durchbruchspotential übersteigen sollte.
19. 19. Verfahren zum Betreib der Anordnung nach Anspruch 18, dadurch gekennzeichnet , daß ein Abstimmpotential an die Gate-Elektrode gelegt wird, um das Rückwärts-Durchbruchspotential der Diode verändern zu können.

    130011/0815