-
Die vorliegende Erfindung betrifft Verfahren und Schaltungen zum Schutz vor elektrostatischer Entladung oder ESD-Schutzschaltungen. Die vorliegende Erfindung ist insbesondere auf ESD-Schutzschaltungen mit einem Hochspannungsprogrammier-Pad anwendbar.
-
Ein Lesespeicher bzw. ROM (Read only memory) umfasst im Allgemeinen einen Hochspannungsprogrammier-Pin (VPP) zur Programmierung von Speicherzellen oder um heiße Kanalelektronen (channel hot electrons; CHE) zu induzieren. Eine Vorrichtung kann z.B. einen VPP, der ein Hochspannungssignal (z.B. 7 Volt) zum Programmieren abnehmen kann, und eine ESD-Schutzschaltung umfassen, um z.B. während eines ESD-Ereignisses große ESD-Ströme zu leiten. Vom Standpunkt eines ESD-Schutzdesigns aus sollte die ESD-Schutzschaltung typischerweise ein Pad mit geringer Fläche, eine geringe Einschaltzeit (power on rise time) aufweisen und frei von Latch-up sein. Weiterhin sollte die ESD-Schutzschaltung für viele Prozessknoten im Hinblick auf Markteintritt (time to market) und Kosten leicht umsetzbar sein, beispielsweise um einen einmaligen Tape-out (one shot tape-out) zu ermöglichen und ohne Maskenrevisionen zu erfordern. Hinsichtlich der Bereitstellung von ESD-Schutzschaltungen sehen sich Hersteller mit großen Herausforderungen konfrontiert, um Design-, Markteintritt- und Kostenkriterien zu genügen.
-
Ein herkömmlicherweise eingesetztes ESD-Schutzschema verwendet einen NMOS mit geerdetem Gate (grounded-gate-NMOS; ggNMOS). Ein ggNMOS weist jedoch eine große Padfläche (beispielsweise 50 % der ROM-Chipfläche) und häufig eine Triggerspannung (beispielsweise 7 Volt) nahe einer Spannung des VPP (beispielsweise 7 Volt) auf, was oft eine fehlerhafte Triggerung des ggNMOS bewirkt und damit zu einem Fehler in der Funktionalität führt. Folglich ist ein ESD-Schutzschema mit einem ggNMOS im Allgemeinen nicht für Schaltungen mit einem Hochspannungsprogrammier-Pad geeignet.
-
Dokument
US 6 803 633 B2 zeigt eine ESD-Schutzschaltung, die in einer integrierten Halbleiterschaltung mit einer geschützten Schaltung gebildet ist. Die ESD-Schutzschaltung weist einen Thyristor auf, der mit einer geschützten Versorgungsleitung der Schaltung und mit Masse verbunden ist. Zwischen der Versorgungsleitung und einem ersten Gate des Thyristors ist eine Aktivierungsvorrichtung geschaltet. Zwischen das erste Gate und Masse ist ein erster Substratwiderstand geschaltet. Zwischen das erste Gate und Masse ist ein Shuntwiderstand mit einem Widerstand geschaltet, der kleiner ist als der erste Substratwiderstand.
-
Aus der Druckschrift
US 2004 / 0 100 745 A1 ist eine integrierte Schaltung zum Schutz vor elektrostatischer Entladung mit einem Thyristor bekannt. Der Thyristor umfasst ein Substrat mit einer Dotierung von einem ersten Leitfähigkeitstyp, eine in dem Substrat gebildete Halbleiterwanne mit einer Dotierung von einem zweiten Leitfähigkeitstyp, ein erstes Diffusionsgebiet von dem ersten Leitfähigkeitstyp, das in der Halbleiterwanne gebildet ist, und ein zweites Diffusionsgebiet von dem zweiten Leitfähigkeitstyp, das außerhalb der Halbleiterwanne gebildet ist, und eine Steuerschaltung, die mit dem Thyristor verbunden ist, um an dem Thyristor eine erste Haltespannung bereitzustellen, um zu verhindern, dass der Thyristor in einem ersten Zustand einem Latch-up unterliegt, und der an dem Thyristor eine zweite Haltespannung bereitstellt, um den Thyristor in einem zweiten Zustand im Latch-up-Zustand zu halten, wobei die erste Haltespannung von der zweiten Haltespannung verschieden ist.
-
Die Druckschrift
US 2008 / 0 297 234 A1 zeigt einen Stromspiegel, wobei ein Operationsverstärker einer Rückkopplungsschaltung ein Steuersignal zur Steuerung des Rückkopplungsschaltungstransistors erzeugt. Der Strom durch den Rückkopplungstransistor wird durch die Rückkopplungsschaltung relative konstant gehalten.
-
1 stellt schematisch eine RC-Klemme dar, die für Schaltungen mit einem Hochspannungsprogrammier-Pad eine erste übliche Lösung zur Bereitstellung eines ESD-Schutzes darstellt. Die Schaltung umfasst, wie in 1 dargestellt ist, ein VPP 101, welches mit einer Versorgungsleitung 103, z.B. einer Versorgungsschiene, verbunden ist. Die Versorgungsleitung 103 ist darüber hinaus mit einem Widerstand 105 verbunden, der wiederum über einen Kondensator 109 mit einer Masseleitung 107, z.B. einer Masseschiene, verbunden ist. Die Versorgungsleitung 103 ist auch mit den Gates von Transistoren 111 und 113 verbunden. Zusätzlich ist das Gate eines Transistors 115 mit Drain von Transistoren 111 und 113 verbunden. Der Widerstand 105 und der Kondensator 109 werden dazu verwendet, eine lange RC-Zeitkonstante zum Einschalten des Transistors 115 hervorzurufen. Beim Einschalten des Transistors 115 erzeugt dieser einen Pfad 117, so dass während eines ESD-Ereignisses, z.B. während eines ESD-Zapping, ein großer ESD-Strom geleitet wird. Das ESD-Schutzschema mit RC-Klemme aus 1 erfordert jedoch zur Bildung von Widerstand 105, Kondensator 109 und Transistor 115 eine große Padfläche, um eine stabile ESD-Leistung zu erzielen. Schaltungen mit einem einmalig programmierbaren ROM (one-time-programming ROM oder OTP-ROM) oder mehrmalig programmierbaren ROM (multi-time-programming ROM oder MTP-ROM) können die Einschaltzeit wegen der Möglichkeit, dass während Messungen falsche Triggerungen eingebracht werden, nicht reduzieren. Daher wird die Messzeit durch das ESD-Schutzschema aus 1 beschränkt.
-
2 stellt schematisch eine übliche ESD-Schutzschaltung unter Verwendung eines herkömmlichen LVTSCR dar. Die in 2 gezeigte Schaltung umfasst einen bei niedrigen Spannungen (beispielsweise 8 bis 8,5 Volt) triggerbaren siliziumgesteuerten Gleichrichter (low voltage triggered silicon controlled rectifier; LVTSCR) mit einer ersten N-artigen Schicht, einer ersten P-artigen Schicht, einer zweiten N-artigen Schicht und einer zweiten P-artigen Schicht. Die erste N-artige Schicht weist eine mit einer Masseleitung verbundene Kathodenverbindung 203 auf. Die zweite N-artige Schicht weist eine Steuerverbindung 205 auf, die mit einer Triggerkomponente 207 verbunden ist. Die zweite P-artige Schicht weist eine mit einer Versorgungsleitung verbundene Anodenverbindung 209 auf. Der ESD-Schutz mit LVTSCR erfordert nur eine kleine Padfläche. Bei Triggerung dieser Vorrichtung wird jedoch ein Rückschnapp-Effekt oder snap-back induziert und die Betriebsspannung zwischen dem VPP-Pad und Masse wird auf einer sehr niedrigen Spannung (Haltespannung Vh) gehalten. Eine niedrige Vh ergibt eine gute ESD-Leistung. Während eines normalen Betriebs (z.B. bei einer Betriebsspannung von 1,8 Volt, 3,3 Volt etc) ist die Haltespannung Vh jedoch kleiner als die Normalbetriebsspannung. Dies ruft einen Latch-up des LVTSCR hervor, was einen Fehler in der Chipfunktion ergibt.
-
Demzufolge besteht ein Bedarf an einer Methodik, die einen ESD-Schutz für Schaltungen mit einem Hochspannungsprogrammier-Ppad ermöglicht, die eine kleine Padfläche und eine geringe Einschaltzeit aufweist und frei von Latch-up ist.
-
Die vorangehenden Aufgaben und Probleme werden gelöst durch ein Verfahren gemäß Anspruch 1, ein Verfahren gemäß Anspruch 8 und eine Vorrichtung gemäß Anspruch 15. Weitere vorteilhafte Ausgestaltungen sind jeweils in den anhängigen Ansprüchen 2bis 7, 9 bis 14 und 16-18 definiert.
-
In einem Aspekt der vorliegenden Erfindung wird eine Schaltung bereitgestellt, in der eine ESD-Schutzvorrichtung mit abstimmbarer Haltespannung gebildet ist.
-
In einem anderen Aspekt der vorliegenden Erfindung wird ein Verfahren zur Umsetzung einer ESD-Schutzvorrichtung mit einer abstimmbaren Haltespannung bereitgestellt.
-
Einige technische Effekte können wenigstens teilweise unter einem Aspekt der Erfindung mittels einer Schaltung erreicht werden, die einen siliziumgesteuerten Gleichrichter (SCR) mit einer ersten N-artigen Schicht, einer ersten P-artigen Schicht, einer zweiten N-artigen Schicht und einer zweiten P-artigen Schicht umfasst. Dabei weist die erste N-artige Schicht eine Kathodenverbindung, die erste P-artige Schicht eine erste Steuerverbindung, die zweite N-artige Schicht eine zweite Steuerverbindung und die zweite P-artige Schicht eine Anodenverbindung auf. Die Anodenverbindung ist hierbei mit einer Versorgungsleitung verbunden. Die Kathodenverbindung ist mit einer Masseleitung verbunden. Die Schaltung umfasst ferner eine Steuereinheit zum Abstimmen der Haltespannung (tunable holding voltage control unit), die einen ersten NMOS mit einem ersten Gate, einem ersten Drain und einem ersten Source umfasst, wobei das erste Drain mit der ersten Steuerverbindung verbunden ist, das erste Source mit der Masseleitung verbunden ist und das erste Gate mit einer Programmierschaltung verbunden ist. Während eines ESD-Ereignisses ist hierbei der erste NMOS ausgeschaltet und eine Haltespannung des SCR ist niedrig. Die Steuereinheit umfasst zum Abstimmen der Haltespannung ferner einen zweiten NMOS mit einem zweiten Gate, einem zweiten Drain und einem zweiten Source, wobei das zweite Drain mit der ersten Steuerverbindung verbunden ist, das zweite Source mit der Masseleitung verbunden ist und das zweite Gate mit der Programmierschaltung verbunden ist.
-
Gemäß einer Ausführungsform wird eine Schaltung bereitgestellt, wobei der erste NMOS im Normalbetrieb eingeschaltet ist. Gemäß einiger anschaulicher Ausführungsformen der Schaltung sind der erste NMOS und der zweite NMOS hierbei während eines ESD-Ereignisses ausgeschaltet und die Haltespannung des SCR ist niedrig. Gemäß anderer anschaulicher Ausführungsformen der Schaltung ist der erste NMOS im Normalbetrieb eingeschaltet und der zweite NMOS wird eingeschaltet, wenn die Haltespannung des SCR bei eingeschaltetem ersten NMOS geringer ist als eine Betriebsspannung der Versorgungsleitung. Gemäß weiterer anschaulicher Ausführungsformen der Schaltung umfasst die Steuereinheit zum Abstimmen der Haltespannung mehrere NMOS (Anzahl von NMOS = n > 2), wobei jeder NMOS ein Gate, ein Drain und ein Source aufweist. Jedes Drain kann mit der ersten Steuerverbindung verbunden sein, jedes Source kann mit der Masseleitung verbunden sein und jedes Gate kann mit der Programmierschaltung verbunden sein. Während eines ESD-Ereignisses sind hierbei alle n (n = natürliche Zahl von 3 bis 10) NMOS ausgeschaltet und die Haltespannung des SCR ist niedrig. In weiteren anschaulichen Ausführungsformen der Schaltung kann der erste NMOS im Normalbetrieb eingeschaltet sein und es können m der n NMOS eingeschaltet sein, wobei ein Einschalten der m NMOS eine Haltespannung des SCR ergibt, die größer ist als eine Betriebsspannung der Versorgungsleitung. In einigen anschaulichen Ausführungsformen der Schaltung kann ferner eine Triggerkomponente mit einer Steuerverbindung vorgesehen sein, die mit der zweiten Steuerverbindung verbunden ist. In weiteren anschaulichen Ausführungsformen der Schaltung kann eine Programmierschaltung, die eine einmalig programmierbare oder mehrmalig programmierbare Schaltung mit einer ersten Ausgabe-Steuerverbindung aufweist, vorgesehen sein, wobei die erste Ausgabe-Steuerverbindung mit dem ersten Gate verbunden ist.
-
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren bereitgestellt, wobei das Verfahren ein Bereitstellen eines siliziumgesteuerten Gleichrichters (SCR) mit einer ersten N-artigen Schicht mit einer Kathodenverbindung, einer ersten P-artigen Schicht mit einer ersten Steuerverbindung, einer zweiten N-artigen Schicht mit einer zweiten Steuerverbindung und einer zweiten P-artigen Schicht mit einer Anodenverbindung, ein Verbinden der Anodenverbindung mit einer Versorgungsleitung, ein Verbinden der Kathodenverbindung mit einer Masseleitung, ein Bereitstellen einer Steuereinheit zum Abstimmen der Haltespannung mit einem ersten NMOS, wobei der erste NMOS ein erstes Drain, ein erstes Gate und ein erstes Source aufweist, ein Verbinden des ersten Drain mit der ersten Steuerverbindung, ein Verbinden des ersten Source mit der Masseleitung und ein Verbinden des ersten Gate mit einer Programmierschaltung umfasst. Während eines ESD-Ereignisses ist der erste NMOS ausgeschaltet und eine Haltespannung des SCR ist niedrig. Die Steuereinheit umfasst zum Abstimmen der Haltespannung ferner einen zweiten NMOS mit einem zweiten Gate, einem zweiten Drain und einem zweiten Source. Das Verfahren umfasst hierbei ferner ein Verbinden des zweiten Drain mit der ersten Steuerverbindung, ein Verbinden des zweiten Source mit der Masseleitung und ein Verbinden des zweiten Gate mit der Programmierschaltung.
-
In einer anschaulichen Ausführungsform ist der erste NMOS im Normalbetrieb ausgeschaltet. Gemäß anschaulichen Ausführungsformen sind der erste NMOS und der zweite NMOS während eines ESD-Ereignisses ausgeschaltet und die Haltespannung des SCR ist niedrig. In weiteren Ausführungsformen kann der erste NMOS im Normalbetrieb eingeschaltet sein und der zweite NMOS wird eingeschaltet, wenn die Haltespannung des SCR bei eingeschaltetem ersten NMOS geringer ist als eine Betriebsspannung der Versorgungsleitung. In zusätzlichen anschaulichen Ausführungsformen kann die Steuereinheit zum Abstimmen der Haltespannung mehrere NMOS, z.B. n NMOS (n kann aus einer Menge von 3 bis 10 sein), jeweils mit einem Gate, einem Drain und einem Source umfassen. Während eines ESD-Ereignisses können alle n NMOS ausgeschaltet sein und die Haltespannung des SCR ist niedrig. Das Verfahren kann hierbei ferner ein Verbinden von jedem Drain mit der ersten Steuerverbindung, ein Verbinden von jedem Source mit der Masseleitung und ein Verbinden von jedem Gate mit der Programmierschaltung umfassen. In weiteren Ausführungsformen können der erste NMOS und m aus den n NMOS im Normalbetrieb eingeschaltet sein, wobei aufgrund der m NMOS eine Haltespannung erreicht wird, die größer ist als eine Betriebsspannung der Versorgungsleitung. In einigen anschaulichen Ausführungsformen ist ferner ein Bereitstellen einer Triggerkomponente mit einer Steuerverbindung und ein Verbinden der Steuerverbindung der Triggerkomponente mit der zweiten Steuerverbindung vorgesehen. In zusätzlichen anschaulichen Ausführungsformen ist ein Bereitstellen einer Programmierschaltung mit einer einmalig programmierbaren oder mehrmalig programmierbaren Schaltung mit einer ersten Ausgabe-Steuerverbindung und ein Verbinden der ersten Ausgabe-Steuerverbindung mit dem ersten Gate vorgesehen.
-
In einem weiteren Aspekt der vorliegenden Erfindung wird eine Schaltung mit einem siliziumgesteuerten Gleichrichter (SCR) bereitgestellt. Der SCR weist eine ersten N-artige Schicht, eine erste P-artige Schicht, eine zweite N-artige Schicht und eine zweite P-artige Schicht auf. Die erste N-artige Schicht weist eine Kathodenverbindung, die erste P-artige Schicht weist eine erste Steuerverbindung, die zweite N-artige Schicht weist eine zweite Steuerverbindung und die zweite P-artige Schicht weist eine Anodenverbindung auf. Die Anodenverbindung ist hierbei mit einer Versorgungsleitung verbunden und die Kathodenverbindung ist hierbei mit einer Masseleitung verbunden. Der SCR umfasst weiter eine einmalig programmierbare Schaltung oder eine mehrmalig programmierbare Schaltung und eine Steuereinheit zum Abstimmen der Haltespannung. Die Steuereinheit zum Abstimmen der Haltespannung umfasst n (n ist aus einer Menge von 2 bis 10) NMOS mit jeweils einem Gate, einem Drain und einem Source, wobei jedes Drain mit der ersten Steuerverbindung verbunden ist, jedes Source mit der Masseleitung verbunden ist und jedes Gate mit der Programmierschaltung verbunden ist. Während eines ESD-Ereignisses ist die Programmierschaltung zum Abschalten aller n NMOS konfiguriert und eine Haltespannung des SCR ist niedriger als eine Betriebsspannung der Versorgungsleitung.
-
In einigen anschaulichen Ausführungsformen der Schaltung schaltet die Programmierschaltung im Normalbetrieb m der n NMOS ein, wobei die m NMOS die Haltespannung des SCR auf einen Wert größer als die Betriebsspannung der Versorgungsleitung erhöhen. In einigen anschaulichen Ausführungsformen ist ferner eine Triggerkomponente mit einer Steuerverbindung vorgesehen, wobei die Steuerverbindung der Triggerkomponente mit der zweiten Steuerverbindung verbunden ist. In anderen anschaulichen Ausführungsformen kann die Programmierschaltung eine Vielzahl von Ausgabe-Steuerverbindungen umfassen, wobei jedes Gate der n NMOS mit einem der Vielzahl von Ausgangs-Steuerverbindungen verbunden sein kann.
-
Weitere Einzelheiten der Erfindung werden in den Figuren anhand von schematisch dargestellten Ausführungsbeispielen beschrieben. Hierbei zeigt:
- 1 eine schematische Darstellung einer Schaltung mit einem herkömmlichen ESD-Schutzschema mit RC-Klemme;
- 2 eine schematische Darstellung einer üblichen ESD-Schutzschaltung mit einem herkömmlichen LVTSCR;
- 3 eine schematische Darstellung einer Schaltung, in der eine ESD-Schutzvorrichtung mit einer abstimmbaren Haltespannung gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung bereitgestellt wird; und
- 4 einen Betrieb einer Schaltung, die eine ESD-Schutzvorrichtung mit einer abstimmbaren Haltespannung gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung bereitstellt.
-
Die vorliegende Erfindung stellt auf aktuelle Probleme der großen Padflächen, großen Einschaltzeiten und des Latch-up ab, die mit gegenwärtigem ESD-Schutz einhergehenden, z.B. in einer Schaltung mit einem Hochspannungsprogrammier-Pad. Die vorliegende Erfindung löst solche Probleme unter anderem z.B. durch Bereitstellen eines LVTSCR mit einer abstimmbaren Haltespannung, so dass die sich ergebende ESD-Schutzschaltung während eines ESD-Ereignisses eine niedrige abstimmbare Haltespannung und im Normalbetrieb eine hohe abstimmbare Haltespannung aufweist.
-
3 stellt schematisch eine Schaltung dar, in der ein LVTSCR mit einer abstimmbaren Haltespannung gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung gebildet ist. Die in 3 dargestellte Schaltung umfasst z.B. eine Triggerkomponente 207, VPP und VSS (ähnlich den entsprechenden Komponenten aus 2 angeordnet) und bildetet einen LVTSCR 301, ähnlich dem LVTSCR 201 in 2, mit einer ersten Steuerverbindung 303, die mit der ersten P-artigen Schicht verbunden ist, eine Steuereinheit 305 zum Abstimmen der Haltespannung und eine Programmierschaltung 307 (beispielsweise eine OTP- oder MTP-ROM-Schaltung). Die Steuerschaltung 305 für eine abstimmbare Haltespannung umfasst einen oder mehrere Transistoren 309 (z.B. NMOS), die jeweils ein Gate, ein Drain und ein Source aufweisen, wobei jedes Drain mit der ersten Steuerverbindung 303 verbunden ist, jedes Source mit der Kathodenverbindung 203 verbunden ist und jedes Gate mit wenigstens einer Latch-Schaltung 311 verbunden ist, die von der Programmierschaltung 307 umfasst wird. Während eines ESD-Ereignisses kann die Programmierschaltung 307 eine Ausgabe von Signalen über die Latch-Schaltungen 311a bis 311n bewirken, um das Gate der entsprechenden Transistoren 309a bis 309n auszuschalten Demzufolge kann die LVTSCR 301 eine niedrige Haltespannung aufweisen, was zu einer geringen Einschaltzeit führt.
-
Im Normalbetrieb kann die Programmierschaltung 307 eine Ausgabe eines Signals durch die Latch-Schaltung 311a bewirken, um das Gate des Transistors 309a einzuschalten. Da der Transistor 309a im Normalbetrieb eingeschaltet ist, ist auch ein Pfad verfügbar, der die erste Steuerverbindung 303 mit der Kathodenverbindung 203 verbindendet. Darüber hinaus fließt ein Teil des Stroms durch die LVTSCR 301 zu der Steuereinheit 305 zum Abstimmen der Haltespannung über den Transistor 309a, um die Haltespannung des LVTSCR 301 zu erhöhen. Die Haltespannung der LVTSCR 301 steigt mit der Anzahl an eingeschalteten Gates der Transistoren 309a bis 309n. Folglich kann eine Programmierung der Programmierschaltung 307, zur Änderung von Gatezuständen der Transistoren 309a bis 309n, der in 3 dargestellten Schaltung eine Haltespannung aufweisen, die größer ist als eine normale Betriebsspannung, um einen Latch freien ESD-Schutz zu erreichen.
-
Die in 4 dargestellten Ergebnisse zeigen, wie die in 3 dargestellte Schaltung eine einzuschaltene Anzahl von Transistoren 309a bis 309n auszuwählt, um die Haltespannung des LVTSCRs 301 über eine normale Betriebsspannung zu erhöhen. In einem ersten Modus 401 des Normalbetriebs wird der Transistor 309a eingeschaltet, wie in 4 dargestellt ist. Ein Teil des Stroms durch den LVTSCR 301 fließt zu der Steuereinheit 305 zum Abstimmen der Haltespannung über den Transistor 309a, so dass die Haltespannung des LVTSCR 301 z.B. auf eine erste Haltespannung 403 erhöht wird. Die Programmierschaltung 307 kann darüber hinaus programmiert sein, so dass Zustände anschließender Transistoren (z.B. Transistoren 309b, 309n) geändert werden, um die Haltespannung des LVTSCR 301 zu ändern. Da z.B. auch der Transistor 309b in einem zweiten Modus 405 des Normalbetriebs eingeschaltet sein kann, fließt ein größerer Strom durch den LVTCSR 301 zu der Steuereinheit 305 zum Abstimmen der Haltespannung über den Transistor 309b, um die Haltespannung des LVTSCR 301 z.B. auf eine zweite Haltespannung 407 zu erhöhen. Folglich kann die Programmierschaltung 307 programmiert werden, um die Haltespannung des LVTSCR 301 über eine normale Betriebsspannung 409 zu erhöhen.
-
Zusätzlich zum Bereitstellen eines ESD-Schutzes für Schaltungen mit einem Hochspannungsprogrammier-Pad, die eine geringe Einschaltzeit und einen Betrieb ohne Latch-up aufweisen, kann das ESD-Schutzschema aus 3 leicht für viele Prozessknoten gebildet werden. Dies ermöglich einen einmaligen Tape-out und erfordert keine Überarbeitung von Masken.
-
Zusätzlich dazu erfordert das Schutzschema aus 3 nur eine kleine Padfläche.
-
Die Ausführungsformen der vorliegenden Erfindung können viele technische Effekte erreichen, beispielsweise kann ein ESD-Schutz für Schaltungen mit einem Hochspannungsprogrammier-Pad bereitgestellt werden, das eine kleine Padfläche und eine geringe Einschaltzeit aufweist und frei von Latch-up ist. Die vorliegende Erfindung kann in allen möglichen Arten von Logikvorrichtungen eingesetzt werden, insbesondere in Vorrichtungen mit einem Hochspannungsprogrammier-Pad, wie z.B. einem LCD-Betriebsgerät, eine Mikrosteuereinheit (MCU; micro controller unit), einem OTP-ROM, einem MTP-ROM und einem Leistungsmanagementprodukt.
-
Im Rahmen der vorliegenden Beschreibung wird eine ESD-Schutzvorrichtung mit einer abstimmbaren Haltespannung bereitgestellt. Ausführungsformen umfassen ein Bereitstellen eines siliziumgesteuerten Gleichrichters mit einer ersten N-artigen Schicht, einer ersten P-artigen Schicht, einer zweiten N-artigen Schicht und einer zweiten P-artigen Schicht, wobei die erste N-artige Schicht mit einer Kathodenverbindung verbunden ist, die erste P-artige Schicht mit einer ersten Steuerverbindung verbunden ist, die zweite N-artige Schicht mit einer zweiten Steuerverbindung verbunden ist und die zweite P-artige Schicht mit einer Anodenverbindung verbunden ist; ein Verbinden der Anodenverbindung mit einer Versorgungsleitung; ein Verbinden der Kathodenverbindung mit einer Masseleitung; ein Bereitstellen einer Steuereinheit zum Abstimmen der Haltespannung mit einem ersten NMOS, der ein erstes Gate, ein erstes Drain und ein erstes Source aufweist, wobei der erste NMOS während eines ESD-Ereignisses ausgeschaltet ist und eine Haltespannung des siliziumgesteuerten Gleichrichters niedrig ist; ein Verbinden des ersten Drain mit der ersten Steuerverbindung; Verbinden des ersten Source mit der Masseleitung; und ein Verbinden des ersten Gate mit einer Programmierschaltung.
