CN111525533B - 具有过冲及下冲电压保护及esd保护功能的驱动器电路 - Google Patents

Abstract

本发明公开了一种具有过冲及下冲电压保护及ESD保护功能的驱动器电路，包括芯片的电源、地和驱动输出管脚，第一PMOS管和第一NMOS管的栅驱动输入，输出驱动和ESD保护，第一PMOS管和第一NMOS管的栅驱动输入用于控制输出驱动中的第一PMOS管和第一NMOS管的工作状态，输出驱动用于检测过冲电压或者下冲电压，进而输出到ESD保护电路，再经由ESD保护电路卸放电流，从而达到过冲及下冲电压保护功能和ESD保护功能，减弱了过冲电压和下冲电压带来的影响。通过本驱动器电路，可以减弱过冲电压和下冲电压对器件的影响，同时具有ESD保护的作用，因此达到了保护电路器件的作用。

Description

具有过冲及下冲电压保护及ESD保护功能的驱动器电路

技术领域

本发明涉及模拟集成电路领域，具体是涉及具有过冲及下冲电压保护及ESD保护功能的驱动器电路。

背景技术

随着半导体技术的发展，混合集成电路以及SOC（System on Chip，系统级芯片）发展迅速，往往一个芯片中需要多个LDO供电，以满足数字电路的低功耗，以及某些模拟电路与射频电路对电源的高性能要求或低功耗要求。然而，传统的LDO在上电过程中常常会有较大的电流流入输出端，从而导致输出电压Vout有过冲过程，输出电压Vout过冲会对电路产生损害，如果输出电压Vout过冲过高时，连接的低压器件则有被击穿的危险；不仅降低产品的使用寿命，还有极大的安全隐患。

随着器件特征尺寸持续缩减，金属栅极与掺杂半导体的沟道区之间的栅极绝缘层厚度、金属栅极侧壁的间隔侧墙的厚度、以及相邻器件之间浅沟槽隔离的深度也相应的减小，如果输入电压的波动、诸如信号上升边沿的过冲电压、下降边沿的下冲电压超过一定的临界值，将使得局部电场过大而击穿绝缘介质层，造成本应该相互绝缘的导体或半导体之间短路。即便后续电压恢复额定范围，击穿短路带来的大电压、大电流将改变半导体区域载流子的分布、绝缘区域存储电荷的分布，器件也无法重新恢复正常工作状态。因此这种过冲电压和下冲电压带来的影响是破坏性的。

例如申请为201811324858 .8，图1和图2所示的一种防过冲保护电路，包括第一开关管、栅极驱动电路、输入过冲检测电路和栅极箝位电路，栅极驱动电路用于驱动第一开关管的导通或关断，栅极箝位电路用于控制第一开关管的导通或关断，当防过冲保护电路的输入端接收到的输入电源存在向上的跳变信号时，输入过冲检测电路检测到跳变信号，并发出信号给栅极箝位电路，将第一开关管的栅极电位进行箝位，使输出电源不跟随输入电源向上过冲，保护输出端所连接器件的安全。通过本发明提供的防过冲保护电路，可以使第一开关管的源极受漏极电压过冲影响减小，从而保护源极所连接器件的电压处于安全范围内，避免损坏输出端所连接器件的风险；没有解决如果输入电压的波动、诸如信号上升边沿的过冲电压、下降边沿的下冲电压超过一定的临界值，将使得局部电场过大而击穿绝缘介质层，造成本应该相互绝缘的导体或半导体之间短路。

发明内容

针对现有技术存在的不足，本发明实施例的目的在于提供具有过冲及下冲电压保护及ESD保护功能的驱动器电路，以解决上述背景技术中的问题。

为实现上述目的，本发明提供如下技术方案：

具有过冲及下冲电压保护及ESD保护功能的驱动器电路，包括

输出驱动电路、ESD保护电路、栅驱动输入PGATE1和栅驱动输入NGATE1；所述输出驱动电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管；

所述第一PMOS管的栅极与栅驱动输入PGATE1连接，所述第一PMOS管的漏极、第二PMOS管的源极耦合，与所述ESD保护电路的输入端连接，用于卸放电流的输入；

所述第二PMOS管的栅极、漏极与所述第二NMOS管的栅极、漏极耦合，用于输出驱动电路的输出OUT；

所述第二NMOS管的源极与第一NMOS管的漏极相连；第一NMOS管的栅极接栅驱动输入NGATE1，所述第一NMOS管的源极、ESD保护电路的输出端接地GND。

作为本发明进一步的方案，所述ESD保护电路包括二极管、电阻R1和第三NMOS管，所述二极管的负端接ESD保护电路的输入端，正端接第三NMOS管的栅极和电阻R1的一端，第三NMOS管的漏极与二极管的负端连接，源极与电阻R1的另一端连接，公共点接地GND。

作为本发明进一步的方案，过冲电压是高于正的预定阈值的电压，下冲电压是低于负的预定阈值电压。

作为本发明进一步的方案，所述第二PMOS管的栅级、源级连接，用于提供上拉驱动能力，所述第二NMOS管的栅级和源级连接，且其漏级已所述的第一NMOS管的漏级相接，用于提供上拉驱动能力。

作为本发明进一步的方案，还包括电源VDD，所述电源VDD用于第一PMOS管的源极的电源输入，其中芯片的地GND连接第一NMOS管的源极。

综上所述，经由上述的技术方案可知，与现有技术相比，本发明公开了一种具有过冲及下冲电压保护功能和ESD保护功能的驱动器电路，包括芯片的电源、地和驱动输出管脚，第一PMOS管和第一NMOS管的栅驱动输入，输出驱动和ESD保护，第一PMOS管和第一NMOS管的栅驱动输入用于控制输出驱动中的第一PMOS管和第一NMOS管的工作状态，输出驱动用于检测过冲电压或者下冲电压，进而输出到ESD保护电路，再经由ESD保护电路卸放电流，从而达到过冲及下冲电压保护功能和ESD保护功能，减弱了过冲电压和下冲电压带来的影响。通过本驱动器电路，可以减弱过冲电压和下冲电压对器件的影响，同时具有ESD保护的作用，因此达到了保护电路器件的作用。

为更清楚地阐述本发明的结构特征和功效，下面结合附图与具体实施例来对本发明进行详细说明。

附图说明：

图1和图2为现有技术的一种过冲保护电路。

图3为本发明的过冲及下冲电压保护功能和ESD保护功能的驱动器电路。

具体实施方式：

术语解释：

集成电路(Integrated Circuit)是一种微型电子器件或部件，采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连在一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构，也称为芯片或IC。

MOSFET：金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(英文全拼：Metal-Oxide-Semiconductor Field-Effect Transistor)是一种可以广泛使用在模拟电路与数字电路的场效晶体管(Field-Effect Transistor)。MOSFET依照其“通道”(工作载流子)的极性不同，可分为“N型”与“P型”的两种类型，通常又称为NMOSFET与PMOSFET，其简称包括NMOS、PMOS。

下面将结合附图和有关知识对本发明作出进一步的说明，进行清楚、完整地描述，显然，所描述的电路图应用仅仅是本发明的一部分实施例，而不是全部的实施例。

参见图3所示，具有过冲及下冲电压保护及ESD保护功能的驱动器电路，包括芯片的电源VDD、地GND和驱动输出管脚OUT，输出驱动电路中的晶体管的栅驱动输入，ESD保护电路200，

在本发明中，其中过冲电压是高于正的预定阈值的电压，下冲电压是低于负的预定阈值电压；

其中，驱动电路100包括第一PMOS管（PM1)，第二PMOS管（PM2)，第一NMOS晶体管（NM1)和第二NMOS晶体管（NM2)，并且芯片的栅驱动输入在第一PMOS晶体管的栅极端子和第一NMOS晶体管（NM1)的栅极端子提供输入，用于晶体管工作在指定的状态。

其中，第二PMOS晶体管（PM2)的漏极端子与第二NMOS晶体管（NM2)的漏极端子耦合，从而产生驱动器电路的输出；第二PMOS晶体管（PM2)的栅级和源级连接，用于提供上拉驱动能力，第二NMOS晶体管（NM2)的栅级和源级连接，且其漏级已第一NMOS管（NM1)的漏级相接，用于提供上拉驱动能力；第一PMOS晶体管（PM1)的漏极端子与第二PMOS晶体管（PM2)的源极端子耦合，从而产生的ESD保护电路的输出；芯片的电源VDD作为驱动电路中的第一PMOS晶体管（PM1)的源极的电源输入，其中芯片的地GND连接驱动电路中的第一NMOS晶体管（NM1)的源极。

在本发明中，ESD保护电路200由反向击穿连接的二极管D1，电阻R1以及ESD卸放第三NMOS管(NM3)组成，参照图3所示，反向击穿连接的二极管D1的反向端连接ESD保护电路中的输入端，正向端作为第三NMOS管(NM3)的栅极输入，电阻R1一端连接芯片的地，另一端连接第三NMOS管(NM3)的栅极，在本发明中，当输出OUT管脚过冲高于芯片电源VDD二极管电压时，第二PMOS管PMOS PM2衬底寄生二极管导通，并开启ESD保护模块，此时过冲产生的大电流通过ESD保护电路卸放；当输出OUT管脚下冲低于芯片地GND二极管电压时，第二NMOS管NMOS NM2具有反向断路功能，此时第一NMOS晶体管、第二NMOS晶体管通路不会产生反向电流，下冲电流通过正向导通的第二PMOS晶体管，其产生的大电流由ESD保护电路的第三NMOS管反向寄生二极管导通卸放，从而达到过冲及下冲电压保护功能和ESD保护功能，减弱了过冲电压和下冲电压带来的影响。通过本驱动器电路，可以减弱过冲电压和下冲电压对器件的影响，同时具有ESD保护的作用，因此达到了保护电路器件的作用。

以下提供本发明的一具体的实施例

实施例1

参照3所示，具有过冲及下冲电压保护及ESD保护功能的驱动器电路，包括：芯片的电源VDD、地GND和驱动输出管脚OUT。电源连接输出驱动部分的第一PMOS晶体管D1的源极，电源作为电路中的最高电位；地连接输出驱动部分的第一NMOS晶体管（NM1)的源极和ESD保护电路200中的第三NMOS晶体管(NM3)的源极与ESD保护电路中的电阻R1的一端，地作为电路中的零电位；第二PMOS晶体管（PM2)的漏极端子与第二NMOS晶体管（NM2)的漏极端子耦合，形成第一公共点11，用于输出驱动电路的输出OUT，从而产生驱动器电路的输出。

第一PMOS管（PM1)和第一NMOS管（NM1)的栅驱动输入。栅驱动输入在第一PMOS晶体管的栅极端子和第一NMOS晶体管的栅极端子提供输入，从而保证PMOS晶体管与NMOS晶体管在指定状态工作。

驱动电路100具体包括：第一PMOS晶体管（PM1)和第二PMOS晶体管（PM2)，第一NMOS晶体管（NM1)和第二NMOS晶体管，在电源、地、第一PMOS管和第一NMOS管的栅驱动输入的控制下，产生输出驱动电路的输出；

参照图3所示，第一PMOS管（PM1)的源极连接电源；第一PMOS管（PM1)的漏极与第二PMOS管（PM2)的源极连接，输出到ESD电路；第二PMOS管（PM2)的栅极与漏极连接，提高上拉驱动能力；第一NMOS管（NM1)的栅极与漏极连接，提高上拉驱动能力，并且与第二NMOS管（NM2)的漏极栅极相连，连接点处作为输出驱动电路的输出；第一NMOS管（NM1)的漏极与第二NMOS管（NM2)的源极连接；第一NMOS管的源极与地连接。

ESD保护电路200，包括反向击穿连接的二极管D1，电阻R1以及ESD卸放第三NMOS管(NM3)。具体为：ESD保护电路200的输入由输出驱动电路100的第一PMOS晶体管的漏极端子与第二PMOS晶体管的源极端子耦合；

输入端连接反向击穿连接的二极管的负极和ESD卸放NMOS管的漏极；

反向击穿连接的二极管的正极和ESD卸放第三NMOS管的栅极相连，交叉点处连接ESD保护电路中电阻的一端；ESD保护电路中的电阻的另一端与ESD卸放第三NMOS管的源极相连，并且与地相连；从而形成具有过冲及下冲电压保护功能和ESD保护功能的驱动器电路。

实施例2

参照图3所示，具有过冲及下冲电压保护及ESD保护功能的驱动器电路，包括：芯片的电源VDD、地GND和驱动输出管脚OUT，输出驱动电路中的晶体管的栅驱动输入，输出驱动电路100，ESD保护电路200，其中：

输出驱动电路中的第一PMOS管（PM1)的源极和第一BUCK端13共同接电源VDD；第一PMOS管（PM1)的栅极接输出驱动电路中的晶体管的栅驱动输入PGATE1，栅驱动输入用来保证晶体管工作在指定的状态；第一PMOS管（PM1)的漏极接输出驱动电路中的第二PMOS管（PM2)的源极和第二BUCK端14，形成第一公共点12，该公共点处接ESD保护电路200，用于卸放电流的输入。

第二PMOS管（PM2)的栅极与漏极相连，并与第二NMOS管（NM1)的栅极、漏极、第三BUCK端15相连，形成第一公共点11，公共点处作为该输出驱动电路的输出OUT。

第二NMOS管（NM2)的源极与第一NMOS管（NM1)的漏极相连；第一NMOS管（NM1)的栅极接晶体管的栅驱动输入NGATE1，栅驱动输入用来保证晶体管工作在指定的状态；以及第一NMOS管（NM1)的源极和第四BUCK端16接地GND。

在本发明中，当输出OUT管脚过冲高于芯片电源VDD二极管电压时，输出驱动部分电路中的第二PMOS管（PM2)衬底寄生二极管导通，并开启ESD保护模块，此时过冲产生的大电流通过ESD保护电路卸放；当输出OUT管脚下冲低于芯片地GND二极管电压时，由于输出驱动部分电路中的第二NMOS管（NM2)具有反向断路功能，此时NMOS管中的第一NMOS管、第二NMOS管通路不会产生反向电流，下冲电流通过正向导通的PMOS晶体管第二PMOS管，其产生的大电流由ESD保护电路的NMOS管第三NMOS反向寄生二极管导通卸放。

ESD保护电路200包括反向击穿连接的二极管D1，电阻R1以及ESD卸放第三NMOS管(NM3)。反向击穿连接的二极管D1的负端接ESD保护电路的输入，正端接ESD保护电路中的第三NMOS管(NM3)的栅极和电阻R1的一端。第三NMOS管(NM3)的漏极与反向击穿连接的二极管的负端连接，作为ESD保护电路的输入端，ESD保护电路中的第三NMOS管(NM3)的源极与R1的另一端相连，公共点接地GND。

在ESD保护电路中，当过冲电压超过反向击穿连接的二极管的反向击穿电压时，二极管反向击穿导通，从而给ESD保护电路中的第三NMOS管(NM3)的栅极供电，第三NMOS管(NM3)导通，产生对地的电流卸放路径，达到过冲电流的卸放，保护电路；当输出OUT管脚下冲低于芯片地GND 2个二极管电压时，二极管D1处于正向导通状态，第三NMOS管(NM3)的栅极电压拉低，第三NMOS管(NM3)关断，此时负压电流由第三NMOS管(NM3)反向寄生二极管导通卸放，达到下冲电流的卸放，保护电路。

本发明中的具有过冲及下冲电压保护功能和ESD保护功能的输出驱动电路，可以使输出端OUT处受漏极电压产生的过冲及下冲电压影响减小，从而保护所连接器件的电压处于安全范围内，避免损坏输出端所连接器件的风险。

以上结合具体实施例描述了本发明的技术原理，仅是本发明的优选实施方式。本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (5)

1.具有过冲及下冲电压保护及ESD保护功能的驱动器电路，其特征在于，包括

输出驱动电路、ESD保护电路、栅驱动输入PGATE1和栅驱动输入NGATE1；所述输出驱动电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管；

所述第一PMOS管的栅极与栅驱动输入PGATE1连接，所述第一PMOS管的漏极、第二PMOS管的源极耦合，与所述ESD保护电路的输入端连接，用于卸放电流的输入；

所述第二PMOS管的栅极、漏极与所述第二NMOS管的栅极、漏极耦合，用于输出驱动电路的输出OUT；

所述第二NMOS管的源极与第一NMOS管的漏极相连；第一NMOS管的栅极接栅驱动输入NGATE1，所述第一NMOS管的源极、ESD保护电路的输出端接地GND。

2.如权利要求1所述的具有过冲及下冲电压保护及ESD保护功能的驱动器电路，其特征在于，所述ESD保护电路包括二极管、电阻R1和第三NMOS管，所述二极管的负端接ESD保护电路的输入端，正端接第三NMOS管的栅极和电阻R1的一端，第三NMOS管的漏极与二极管的负端连接，源极与电阻R1的另一端连接，公共点接地GND。

3.如权利要求2所述的具有过冲及下冲电压保护及ESD保护功能的驱动器电路，其特征在于，过冲电压是高于正的预定阈值的电压，下冲电压是低于负的预定阈值电压。

4.如权利要求3所述的具有过冲及下冲电压保护及ESD保护功能的驱动器电路，其特征在于，所述第二PMOS管的栅级和源级连接，用于提供上拉驱动能力，所述第二NMOS管的栅级和源级连接，且其漏级已所述的第一NMOS管的漏级相接，用于提供上拉驱动能力。

5.如权利要求4所述的具有过冲及下冲电压保护及ESD保护功能的驱动器电路，其特征在于，还包括电源VDD，所述电源VDD用于第一PMOS管的源极的电源输入，其中芯片的地GND连接第一NMOS管的源极。

Images