CN1681123A - 集成电路 - Google Patents

Abstract

本发明涉及一个具有一个可分离的线路结构(LS)的集成电路(IC)，该线路结构在一个被分离的状态中阻止对集成电路(IC)的至少一个电路部分(SB)的访问，还涉及包含一个这样的集成电路的晶片。根据本发明，该线路结构(LS)被这样定位，使得它在该集电路(IC)从一个晶片(WF)中被切割时被分离。本发明还涉及对于应答器的应用。

Description

集成电路

技术领域

本发明涉及一种具有可分离的线路结构的集成电路，该线路结构在被分离的状态中阻止对于该集成电路的至少一个电路部分的访问。

背景技术

集成电路可作为电路部分地包含一个或多个数据存储器，这些存储器例如以二进制形式存储数据。这些数据存储器例如可以实施为ROM、EPROM或者EEPROM。通常，这里确定的数据在制造过程期间被写入及被编入集成电路的数据存储器或电路部分，这些数据在该集成电路的制造之后或在确定的应用中不允许被改变。在确定的情况下，甚至这些数据的读出也是不被希望的。

为了阻止对于相应的电路部分或对其中包含的数据的这种不希望的写和/或读访问，已经有不同的工艺及方法被公开。

一个广为人知的可能性是通过使用密码的访问保护。但是当集成电路内部不能存储一个被尝试的、无效的访问时，该密码可一直被改变，直到一个访问最终可能被实现。当输入一个正确的密码后该访问允许被作为位值存入一个动态的存储单元、例如一个触发器中时，通过集成电路的工作电压的有目的的改变还存在泄漏存储单元的存储内容的可能性，并由此使得不被允许的访问成为可能。

当使用EEPROM作为数据存储器时，通常通过所谓的锁定位或Lock位来防止该编程访问。为此，EEPROM的一个所属的存储单元被编程。当对集成电路的访问成功时，该单元的值首先被读出并被评估。该值例如为“1”时，该访问被阻止或者被禁止。这里，访问允许通常也被作为位值存储在一个动态存储单元中，由此，如上所述地，一个不被允许的访问通过有目的地改变集成电路的工作电压也成为可能。

特别是在所谓的芯片卡的应用中、例如在银行卡中，使用单面及双面鉴权机制，它们基于所谓的Krypto算法。但是其前提是，在集成电路上必须存在支持这种Krypto算法的相应的电路部分。由此所需的芯片面积和必需的能量需求增加。当鉴权过程的结果被保持在动态存储单元中的时候，这里也存在改变工作电压来进行不被允许的访问的危险。

在2003年2月1日ISO WD 18000-6 WD Mode 3中描述了一种方法，其中数据被加密地存储在集成电路上。这些数据的解密仅在使用外部的解密信息的条件下才是可能的，这些信息例如被存储在可能通过网络被更安全地访问的计算机中。

访问保护的另一中可能性是使用一种所谓的熔丝(Fuse)结构，用于仅可一次写入的存储区的存储。这里，为一个待存储的数据的每一个位分配结构的一个熔丝，该熔丝在编程时根据待编程的位的位值被破坏及分离或者保持完好。但是为此前提条件是可提供这样的熔丝的半导体工序。此外，随着待存储的数据的量的增长，位置需求也强烈增长。

除了借助熔丝结构的位值存储，也可借助熔丝结构或线路结构来进行访问控制，其中在熔丝或线路被分离或破坏的状态下阻止访问。通常这种分离在一个专为此而设置的工艺步骤中、在晶片级上进行。

发明内容

本发明的任务在于提供一种具有可分离的线路结构的集成电路，它在一个被分离的状态中阻止对于集成电路至少一个部分的访问，以及提供一种晶片，它们使得简单的、可靠的访问控制成为可能，它们可被简单地实现并尽可能地不需附加的、在晶片层上的制造步骤。

本发明通过提供具有下述特征的集成电路及晶片来解决该问题。

根据本发明，提出了一种集成电路、尤其是集成RFID电路，具有可分离的线路结构，它在一个被分离的状态中阻止对该集成电路的至少一个电路部分的访问，其中，该线路结构被这样定位，使得它在该集成电路被从一个晶片中切割出时被分离。

根据本发明，该线路结构被这样定位，即它在集成电路被从一个晶片中切割出时被分离。由此，在进行在晶片层上的切割步骤的同时，对一个或多个电路部分的访问也被阻断了。一个在其中线路结构或熔丝被破坏或被分离的分开的制造步骤可以取消。通过该分离，读和/或写访问可被阻止。对于确定的操作或命令、例如确定的仅仅允许在晶片层上运行的测试例行程序的阻断也是可能的。由于线路结构的破坏，在分离之后事实上不可能在后来使这些剩余的线路部分触点接通(kontaktieren)，来使得一个未经允许、例如通过施加电位的访问成为可能。

在该集成电路的进一步构型中，该线路结构被定位在晶片的一个划痕框内。当线路结构被这样定位时，通过它在集成电路的具有高集成密度的功能区域中不需要附加的空间。这使得成本廉价及简单的制造成为可能。

在该集成电路的进一步构型中，至少一个电路部分包括一个存储器，尤其是EEPROM。以这种方式，EEPROM简单及有效地防止了未经允许的访问。

在该集成电路的又一进一步构型中，该可分离的线路结构将输出节点与集成电路的输入电路节点连接。以这种方式，可实施综合的、动态的保护机制，该保护机制通过在输入电路节点上静态地施加电位阻止未经允许的访问。有利的是，输入电路节点带有一个上拉电阻或一个下拉电阻，和/或输出电路节点被实施为一个漏极开路端子(Open-Drain-Anschluss)。因此，在切割之后输入电路节点位于一个确定的电位上。输入端的状态可一次地、例如在电路初始化期间或者多次被读入或采样。多次的采样例如可以以时钟频率来进行，该时钟频率由一个内部振荡器时钟导出，或者通过一个外部的时钟信号来驱动。当输出电路节点被实施为漏极开路端子时，在晶片层上存在这种可能性，即外部校验装置附加地与该电路节点触点接通。

在该集成电路的又一进一步构型中，该集成电路附加地包括一个信号产生单元，该信号产生单元被构成用于在输出电路端子上产生一个输出信号；包括一个信号检测单元，该信号检测单元被构成用于检测输入电路节点上的输入信号；及包括一个与信号产生单元和信号检测单元耦合的分析处理单元，它被构成用于将输出信号与输入信号进行比较并产生一个访问允许信号，其中当该输出信号与该输入信号一致时，该访问允许信号被置位。当输入信号与输出信号相比相反时，也可存在一致。当通过操作在输入电路节点施加一个静态信号时，对这些处于输入电路节点上的状态的动态检测阻止未经允许的访问。有利的是，该信号产生单元根据由集成电路所接收的信息产生一个输出信号。变换地或组合地，该信号产生单元根据位于集成电路中的存储单元的状态产生一个输出信号。引起一个“允许”的、施加在输入电路节点的信号的预测或仿真因此被强烈地变难。

根据该集成电路的一个进一步构型，该可分离的线路结构具有至少一个焊盘或者接触面，其被构成用于与编程装置触点接通，其中在集成电路被从晶片中切割时，该焊盘被破坏。这使得集成电路在晶片层上简单的电接触成为可能，因为该焊盘提供了一个足够大的接触面。在切割之后触点接通实际上被防止了。

根据本发明的晶片包括具有至少一个具有上述特征的集成电路。

附图说明

本发明的实施例被表示在附图中及在以下的说明中详细地描述。

图1：概要地表示一个晶片的一个片断的俯视图

具体实施方式

图1概要地示出一个晶片WF的一个片断的俯视图，在该晶片上设置了一些集成电路IC，及用于在晶片层上的集成电路IC的初始化和编程的编程装置PV。当然在晶片WF上设置了多个、同类的集成电路IC，但是为了更简单的表述在其中只示出了两个集成电路IC。

该集成电路IC是一个应答器、即一个所谓的射频识别(RFID)电路。它包括一个被实施为EEPROM的存储区SB形式的电路部分，一个连接输出电路节点AS与一个输入电路节点ES的、可分离的线路结构LS，一个用于在输出电路节点AS上产生输出信号的信号产生单元SG，一个用于检测在输入电路节点ES上的输入信号的信号检测单元SE，以及一个与该信号产生单元SG和该信号检测单元SE耦合的分析处理单元AE，它用于将输出信号与输入信号进行比较并产生一个访问允许信号。

输入电路节点ES连接有一个未示出的下拉电阻，并且输出电路节点AS被实施为一个漏极开路端子。这些电路节点AS及ES在集成电路IC的批量生产中完成而不作为可由使用者接触的端子被实施。

该可分离的线路结构LS在输出电路节点AS和输入电路节点ES之间的大致中部具有一个焊盘PD，它用于与编程装置PV触点接通。为了与编程装置PV触点接通还设有一个参考电压端子BA，它也被作为焊盘构成。

编程装置PV主要用于初始化存储区SB或对其进行编程。其前提条件是，在应答器中相应的编程访问被允许。当编程访问被允许或者可能的话，在存储区SB中存储的、编程装置的数据以传统的、未示出的方式在存储区SB中被编程。

当非活动的输出电路节点AS的情况下它存在一个高阻抗状态，因为它被实施为漏极开路端子。由于在输入电路节点ES上的下拉电阻，该输入端被拉到参考电位、即地电位上。这相应于在被分离的线路结构LS中的情况。对存储区SB的编程和/或读出被阻断。以这种方式，已经可以在晶片级上校验，集成电路IC在线路结构LS分离的情况下实际上是否阻止访问。

为了“允许”，编程装置PV的两个测试头PS1和PS2与线路结构LS的焊盘PD或参考电位端子BA触点接通。第一测试头PS1将编程装置PV的一个端子A1与线路结构LS的焊盘PD连接，第二测试头PS2将集成电路IC的参考电位端子BA与编程装置PV的一个参考电位端子A2连接。端子A1内部地与一个上拉电阻连接，该上拉电阻被这样来选择参数，即在非活动的输出电路节点AS的情况下它将输入电路节点ES的电位拉到电源电压电平，即它比输入电路节点ES的下拉电阻的欧姆值低。只有当输出电路节点AS活动时，其未被示出的输出晶体管将输入电路节点ES的电位又拉到地电位。

当输入电路节点ES电位静态地位于电源电压水平时，现在可在一个最简单的情况下实现一个“允许”。但是更好的防止未经允许的访问的保护可通过动态产生位于输入电路ES上的信号来实现。为此，通过一个信号产生单元SG来产生一个在输出电路端子AS上的动态信号，该信号在线路结构LS完好及编程装置PV触点接通的情况下在输入电路节点AS上引起一个相应的信号，并通过信号检测单元SE来检测。分析处理单元AE对这两个信号进行比较并产生一个访问允许信号、即当输出信号与输入信号一致时，使得访问成为可能。

输出信号例如可以借助由集成电路IC或应答器接收的信息来产生。变换地或附加地，信号产生单元可根据在集成电路IC中存在的存储单元的状态来产生输出信号。

一种另外的可能性是在多级例如两级中的访问控制。在此，一个未被示出的、专为此而设置的储存单元的内容确定了一个访问级，其中该存储单元的内容还可由使用者按晶片层一次地改变。在晶片层上，在保持完好的线路结构LS的情况下，该存储单元的内容例如被设置为状态“1”或被编程。在线路结构LS的分离后，还可进行读访问但不能进行写访问。在是EEPROM的情况下，使用者通过用UV光有目的地照射，存储单元中的内容现在只可被从状态“1”转变为状态“0”。由于线路结构LS的断开，在状态“1”中的新的转变不再可能。如果存储单元中的状态为“0”，则既不可写又不可读。

当该晶片的这些集成电路IC被切割时，这通过沿着晶片WF的划痕区域RR进行一个划或锯步骤来实现。通过该切割步骤，线路结构LS包括焊盘PD及参考端子BA被破坏。输入电路节点ES的电位现在在工作情况下通过下拉电阻被静态地拉到地电位上，如上所述由此访问被完全地或部分地阻断。

因为焊盘PD及参考端子BA通过切割步骤也被去除，强烈地使得后来的、为了对存储区未经允许的访问的触点接通的可能性变得困难，因为为“允许”所必须的触点接通现在仅仅在线路结构LS的、剩余的自由线路端部才可能，这些线路端部具有很小的截面，并实际上不再能被找得到。

所示的实施例使得一个简单的、可靠的访问控制成为可能，这种访问控制可简单的被实现，并不需要晶片面上的附加的制造步骤。

Claims (10)

1.集成电路(IC)、尤其是集成RFID电路，具有

-一个可分离的线路结构(LS)，它在一个被分离的状态中阻止对该集成电路(IC)的至少一个电路部分(SB)的访问，

其特征在于，

-该线路结构(LS)被这样定位，使得它在该集成电路(IC)被从一个晶片(WF)中切割出时被分离。

2.根据权利要求1的集成电路(IC)，其特征在于：该线路结构(LS)被定位在该晶片(WF)的一个划痕框(RR)内。

3.根据权利要求1或2的集成电路(IC)，其特征在于：所述至少一个电路部分(SB)包括一个存储器、尤其是一个EEPROM。

4.根据上述权利要求中一项的集成电路(IC)，其特征在于：该可分离的线路结构(LS)将一个输出电路节点(AS)与该集成电路(IC)的一个输入电路节点(ES)相连接。

5.根据权利要求4的集成电路(IC)，其特征在于：该输入电路节点(ES)带有一个上拉电阻或一个下拉电阻，和/或该输出电路节点(AS)被实施为漏极开路端子。

6.根据权利要求4或5的集成电路(IC)，其特征在于：具有

-一个信号产生单元(SG)，它被构成用于在该输出电路节点(AS)上产生一个输出信号，

-一个信号检测单元(SE)，它被构成用于检测在该输入电路节点(ES)上的输入信号，及

-一个与该信号产生单元(SG)和该信号检测单元(SE)耦合的分析处理单元(AE)，它被构成用于将该输出信号与该输入信号进行比较并产生一个访问允许信号，其中当该输出信号与该输入信号一致时该访问允许信号被置位。

7.根据权利要求6的集成电路(IC)，其特征在于，该信号产生单元(SG)根据由该集成电路(IC)所接收的信息产生该输出信号。

8.根据权利要求6或7的集成电路(IC)，其特征在于：该信号产生单元(SG)根据位于该集成电路中的存储单元的状态产生该输出信号。

9.根据以上权利要求中一项的集成电路(IC)，其特征在于：该可分离的线路结构(LS)具有至少一个焊盘(PD)，它被构成用于与一个编程装置(PV)触点接通，其中该焊盘(PD)在该集成电路(IC)被从该晶片中切割出时被破坏。

10.晶片(WF)，其特征在于，它包括至少一个根据权利要求1至9中一项的集成电路(IC)。