JP3184228B2 - チップカード - Google Patents
チップカードInfo
- Publication number
- JP3184228B2 JP3184228B2 JP53217897A JP53217897A JP3184228B2 JP 3184228 B2 JP3184228 B2 JP 3184228B2 JP 53217897 A JP53217897 A JP 53217897A JP 53217897 A JP53217897 A JP 53217897A JP 3184228 B2 JP3184228 B2 JP 3184228B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control circuit
- clock
- supply
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0813—Specific details related to card security
- G07F7/082—Features insuring the integrity of the data on or in the card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
Description
【発明の詳細な説明】 本発明は、カード本体と、カード本体のなかに設けら
れている半導体チップとを有しており、半導体チップの
上に、制御回路と、制御回路と電気的に結合された半導
体メモリ装置とが集積して構成されており、制御回路
に、電圧供給回路から発生する供給電圧と、制御回路と
は別個に配置されているクロック供給回路から発生する
クロックとが供給されるチップカードに関する。供給電
圧は前もって決められた作動電圧限界内にある作動電圧
値を有しており、供給クロックは前もって決められた作
動クロック限界内にある作動クロック周波数を有する。
れている半導体チップとを有しており、半導体チップの
上に、制御回路と、制御回路と電気的に結合された半導
体メモリ装置とが集積して構成されており、制御回路
に、電圧供給回路から発生する供給電圧と、制御回路と
は別個に配置されているクロック供給回路から発生する
クロックとが供給されるチップカードに関する。供給電
圧は前もって決められた作動電圧限界内にある作動電圧
値を有しており、供給クロックは前もって決められた作
動クロック限界内にある作動クロック周波数を有する。
一般にキャッシュカードフォーマットのなかに構成さ
れているチップカードの用途は、高い機能的フレキシビ
リティのために極めて多方面にわたっており、更にこの
ような用途は、有効な集積回路の計算能力及びメモリ容
量の増大に伴って増加している。疾病保険カード、タイ
ムカード、テレフォンカードなどの形式のチップカード
の現在の典型的な利用分野のほかに、将来、コンピュー
タへのアクセスコントロールの際に、またはデータメモ
リが保護される場合などに、電子支払取引における有利
な用途が生ずる。チップカード上においてマイクロコン
トローラを用いる際に、たいていの場合、チップカード
所有者の機密データへの不当なアクセスを防止したり、
金額の操作を有効に防止するために、非常に高いセキュ
リティ要求が守られなければならない。従って、既知の
チップカードでは、機能的に受動保護機構と能動保護機
構とに区分することの出来る保護素子が組み込まれてお
り、そのような保護素子は例えば、Carl Hanser Verl
ag社のハンドブック“Chipkarten"（1995年、第208〜21
3頁）に記載されている。
れているチップカードの用途は、高い機能的フレキシビ
リティのために極めて多方面にわたっており、更にこの
ような用途は、有効な集積回路の計算能力及びメモリ容
量の増大に伴って増加している。疾病保険カード、タイ
ムカード、テレフォンカードなどの形式のチップカード
の現在の典型的な利用分野のほかに、将来、コンピュー
タへのアクセスコントロールの際に、またはデータメモ
リが保護される場合などに、電子支払取引における有利
な用途が生ずる。チップカード上においてマイクロコン
トローラを用いる際に、たいていの場合、チップカード
所有者の機密データへの不当なアクセスを防止したり、
金額の操作を有効に防止するために、非常に高いセキュ
リティ要求が守られなければならない。従って、既知の
チップカードでは、機能的に受動保護機構と能動保護機
構とに区分することの出来る保護素子が組み込まれてお
り、そのような保護素子は例えば、Carl Hanser Verl
ag社のハンドブック“Chipkarten"（1995年、第208〜21
3頁）に記載されている。
受動保護機構は、本質的に半導体製造技術を直接基礎
としている。例えば、半導体製造中のチップの検査のた
めに、および内部テストプログラムを実施するために、
全てのマイクロコントローラは所謂テストモードを有し
ており、このテストモードでは半導体回路は更にウエハ
上で、又はモジュールにおいて製造者によって検査可能
である。このようなテストモードは、後で厳密に禁止さ
れているメモリへのアクセスモードが許容されており、
従って、テストモードからユーザモードへの切換えは非
可逆的に実施されなければならない。このことは一般に
チップ上における多結晶シリコンヒューズにより実現さ
れる。さらに、プロセッサを３つの異なるメモリタイプ
のROM,EEPROM,RAMと接続する、つまり外部に接続せず、
このことにより非常にコストのかかる方法を用いてコン
タクトできないチップ上の内部バスを、複雑な多重の相
互の交換位置に個別のバス線を暗号化した配置により設
けることが公知である。このようにして、不当な侵入者
が、マイクロコントローラのアドレスバス、データバス
または制御バスを盗聴したり、それらに影響を与えた
り、このことによりメモリの内容を読み出したりする可
能性がなくなる。
としている。例えば、半導体製造中のチップの検査のた
めに、および内部テストプログラムを実施するために、
全てのマイクロコントローラは所謂テストモードを有し
ており、このテストモードでは半導体回路は更にウエハ
上で、又はモジュールにおいて製造者によって検査可能
である。このようなテストモードは、後で厳密に禁止さ
れているメモリへのアクセスモードが許容されており、
従って、テストモードからユーザモードへの切換えは非
可逆的に実施されなければならない。このことは一般に
チップ上における多結晶シリコンヒューズにより実現さ
れる。さらに、プロセッサを３つの異なるメモリタイプ
のROM,EEPROM,RAMと接続する、つまり外部に接続せず、
このことにより非常にコストのかかる方法を用いてコン
タクトできないチップ上の内部バスを、複雑な多重の相
互の交換位置に個別のバス線を暗号化した配置により設
けることが公知である。このようにして、不当な侵入者
が、マイクロコントローラのアドレスバス、データバス
または制御バスを盗聴したり、それらに影響を与えた
り、このことによりメモリの内容を読み出したりする可
能性がなくなる。
さらに半導体メモリを、最上方の層すなわち最も容易
に到達できる層ではなく、下方のシリコン層に設けるこ
とにより、光学顕微鏡を用いてROMの内容をビット毎に
読出すことを阻止または防止することができる。別の危
険は作動中のチップ上の電位の解析である。十分高い標
本化周波数の場合、非常に小さい結晶領域の上でチャー
ジ電位つまり電圧を測定し、このようにして作動中ラン
ダムアクセスタイプの半導体メモリ（RAM）のデータ内
容を推論し、ひいてはチップカード所有者の機密データ
へアクセスされる可能性がある。このことはある程度、
相応するメモリセル上に付加的に金属化層を設けること
により防止できる。このような金属層が例えば化学的方
法で除去されると、チップはもはや機能しない。なぜな
ら金属化層は電圧供給導体としてチップを正常に機能さ
せるために必要であるからである。
に到達できる層ではなく、下方のシリコン層に設けるこ
とにより、光学顕微鏡を用いてROMの内容をビット毎に
読出すことを阻止または防止することができる。別の危
険は作動中のチップ上の電位の解析である。十分高い標
本化周波数の場合、非常に小さい結晶領域の上でチャー
ジ電位つまり電圧を測定し、このようにして作動中ラン
ダムアクセスタイプの半導体メモリ（RAM）のデータ内
容を推論し、ひいてはチップカード所有者の機密データ
へアクセスされる可能性がある。このことはある程度、
相応するメモリセル上に付加的に金属化層を設けること
により防止できる。このような金属層が例えば化学的方
法で除去されると、チップはもはや機能しない。なぜな
ら金属化層は電圧供給導体としてチップを正常に機能さ
せるために必要であるからである。
また、チップカードにおいて、データ内容への不当な
アクセスを防止するべき能動保護機構が公知である。例
えばセンサ回路を設けることが可能であり、このセンサ
回路は、抵抗測定または容量測定を介して、チップ表面
上の酸化を防止するためにシリコンチップ上に被着され
る、チップ上の操作を行う際には除去しなければならな
いパッシベーション層を有しているかどうかを検出す
る。このようなパッシベーション層をもはや有していな
いまたはパッシベーション層が損傷されていると、チッ
プソフトウェアにおいて割込みがトリガされたり、又は
ハードウェアのチップ全体が遮断され、その結果全ての
ダイナミック解析は高信頼度で阻止される。さらに、チ
ップカードマイクロコントローラの上に、作動電圧の上
限を上回るまたは下限を下回ると、回路素子の所定の遮
断を行う電圧監視回路を設けることが公知である。この
ようにしてソフトウェアは、チップがもはや十分に機能
しないような限界領域での動作が生じ得ないようにして
保護される。
アクセスを防止するべき能動保護機構が公知である。例
えばセンサ回路を設けることが可能であり、このセンサ
回路は、抵抗測定または容量測定を介して、チップ表面
上の酸化を防止するためにシリコンチップ上に被着され
る、チップ上の操作を行う際には除去しなければならな
いパッシベーション層を有しているかどうかを検出す
る。このようなパッシベーション層をもはや有していな
いまたはパッシベーション層が損傷されていると、チッ
プソフトウェアにおいて割込みがトリガされたり、又は
ハードウェアのチップ全体が遮断され、その結果全ての
ダイナミック解析は高信頼度で阻止される。さらに、チ
ップカードマイクロコントローラの上に、作動電圧の上
限を上回るまたは下限を下回ると、回路素子の所定の遮
断を行う電圧監視回路を設けることが公知である。この
ようにしてソフトウェアは、チップがもはや十分に機能
しないような限界領域での動作が生じ得ないようにして
保護される。
部分的に電圧検出に基づいている別の公知のセンサ
は、所謂パワーオン識別器（Power−On−Erkennung）を
形成する。チップのなかに存在する、リセット信号と無
関係なパワーオンの検出部は、チップがスイッチオンの
際に常に所定領域にセットされるようにしている。さら
にチップ上に、不足周波を検出するための回路素子を集
積して構成することが公知である。このことにより、印
加されるクロックの周波数が許容できないくらい低下す
ることが防止される。チップカードのクロック供給は一
般に外部から行われ、従って内部計算速度は完全に外部
から定められる。従って理論的に、外部からマイクロコ
ントローラを個別ステップ動作にて作動させることが可
能である。このため、特にチップ上の電流検出と電位の
測定に関して不当な解析が可能になることもある。
は、所謂パワーオン識別器（Power−On−Erkennung）を
形成する。チップのなかに存在する、リセット信号と無
関係なパワーオンの検出部は、チップがスイッチオンの
際に常に所定領域にセットされるようにしている。さら
にチップ上に、不足周波を検出するための回路素子を集
積して構成することが公知である。このことにより、印
加されるクロックの周波数が許容できないくらい低下す
ることが防止される。チップカードのクロック供給は一
般に外部から行われ、従って内部計算速度は完全に外部
から定められる。従って理論的に、外部からマイクロコ
ントローラを個別ステップ動作にて作動させることが可
能である。このため、特にチップ上の電流検出と電位の
測定に関して不当な解析が可能になることもある。
請求項１の上位概念に記載のチップカードは、例えば
ドイツ特許出願公開第4328753号公報から公知である。
秘密符号への不正なアクセスを防止するために保護手段
としてカウンタが設けられており、このカウンタは、秘
密符号への不正なアクセスの数を検出し、限界値を上回
るとチップカードを完全に遮断する。
ドイツ特許出願公開第4328753号公報から公知である。
秘密符号への不正なアクセスを防止するために保護手段
としてカウンタが設けられており、このカウンタは、秘
密符号への不正なアクセスの数を検出し、限界値を上回
るとチップカードを完全に遮断する。
ヨーロッパ特許出願公開第481881号公報から、EEPROM
とCPUとを有するチップカードが公知であり、当該EEPRO
MとCPUに対応してセキュリティ検出器が、正常でない作
動状態または環境状態を検出するために設けられてい
る。検出器はレジスタRSに接続されており、レジスタRS
のデータ内容が１の場合、CPUを遮断するCPUのサブルー
チンへのジャンプを制御する。
とCPUとを有するチップカードが公知であり、当該EEPRO
MとCPUに対応してセキュリティ検出器が、正常でない作
動状態または環境状態を検出するために設けられてい
る。検出器はレジスタRSに接続されており、レジスタRS
のデータ内容が１の場合、CPUを遮断するCPUのサブルー
チンへのジャンプを制御する。
オランダ特許出願公開第8903111号公報から、ROMと検
出器とを有するプロセッサチップカードが公知であり、
検出器を用いてプロセッサカードは、プロセッサカード
によってROMへの正当な権限のないアクセスの試みに対
するリアクションとして使用できないようにする。ROM
は、揮発性メモリ（SRAM）を形成している。プロセッサ
チップカードは第１の位置と第２の位置を有するスイッ
チを有しており、正当な権限のないアクセスの試みを検
出すると、検出器は、プロセッサチップカードを使用で
きないようにするために、スイッチを第１の位置から第
２の位置に切り換える。
出器とを有するプロセッサチップカードが公知であり、
検出器を用いてプロセッサカードは、プロセッサカード
によってROMへの正当な権限のないアクセスの試みに対
するリアクションとして使用できないようにする。ROM
は、揮発性メモリ（SRAM）を形成している。プロセッサ
チップカードは第１の位置と第２の位置を有するスイッ
チを有しており、正当な権限のないアクセスの試みを検
出すると、検出器は、プロセッサチップカードを使用で
きないようにするために、スイッチを第１の位置から第
２の位置に切り換える。
チップカードにおいて機密データ内容への不正なアク
セスを防止するための全ての公知の保護手段に共通な点
は、当該の保護手段がトリガされた後にチップカード全
体がもはや機能しなくすることである。
セスを防止するための全ての公知の保護手段に共通な点
は、当該の保護手段がトリガされた後にチップカード全
体がもはや機能しなくすることである。
本発明の課題は、請求項１の上位概念に記載の形式の
チップカードに対して能動保護装置を使用出来るよう
に、次のように改善する、つまりチップカードのなかに
取付けられたランダムアクセスタイプの半導体メモリの
メモリセルのデータ内容への不正なアクセスの危険性が
効果的に防止可能であり、同時に不正なアクセスに関与
していないチップカードの回路素子が機能し続けるよう
にすることにある。
チップカードに対して能動保護装置を使用出来るよう
に、次のように改善する、つまりチップカードのなかに
取付けられたランダムアクセスタイプの半導体メモリの
メモリセルのデータ内容への不正なアクセスの危険性が
効果的に防止可能であり、同時に不正なアクセスに関与
していないチップカードの回路素子が機能し続けるよう
にすることにある。
上記課題は、請求項１に記載のチップカードにより解
決される。
決される。
本発明では、カード本体のなかに設けられている半導
体チップの制御回路に関連してセンサ回路が設けられて
おり、センサ回路は、制御回路および／または半導体チ
ップの別の回路素子の許容可能な作動状態からのずれを
検出し、かつ許容できない作動状態が生ずると、センサ
回路に後置接続されており、半導体メモリ装置に関連し
て設けられているトリガ回路に供給されるトリガ信号を
発生し、トリガ回路は、トリガ信号に応答して半導体メ
モリ装置のデータ内容の少なくとも領域的消去を制御す
る構成を有している。従って本発明では実質的に、チッ
プカードのなかに取付けられている制御回路および／ま
たは別の回路素子の許容可能な作動状態からの任意の偏
差が生じた場合、セキュリティに関して重要なまたはプ
ライバシーに関するデータ内容の迅速な消去を自動的に
制御するように構成されている。制御回路の許容可能な
作動状態からの偏差は、例えば機密データを不正な操作
によって読み出そうするような例えば不正なアクセスま
たはチップカードの回路素子における不正な操作の際に
生ずる。許容可能な作動状態からの偏差により、そのよ
うな操作の試みは自動的に検知され、有利には全ての機
密データ内容の自動的な消去のためにトリガされる。そ
のようなデータ内容は、例えば制御回路と電気的に結合
されたランダムアクセスタイプの半導体メモリのなか
に、さらにはまた例えば所謂特別機能レジスタのよう
な、制御回路に付属して設けられているメモリレジスタ
のなかに、またはアキュムレータのなかに一時的に記憶
されている。従って、許容可能な作動状態からの偏差が
生ずるとセンサ回路から発生されるトリガ信号は、ラン
ダムアクセスタイプの半導体メモリ（RAM）から重要な
データ内容を消去することだけでなく、機密情報の推論
が導き出されるようなデータが少なくとも一時的に記憶
される全ての別のメモリ装置またはレジスタ装置からデ
ータ内容を消去することも制御する。
体チップの制御回路に関連してセンサ回路が設けられて
おり、センサ回路は、制御回路および／または半導体チ
ップの別の回路素子の許容可能な作動状態からのずれを
検出し、かつ許容できない作動状態が生ずると、センサ
回路に後置接続されており、半導体メモリ装置に関連し
て設けられているトリガ回路に供給されるトリガ信号を
発生し、トリガ回路は、トリガ信号に応答して半導体メ
モリ装置のデータ内容の少なくとも領域的消去を制御す
る構成を有している。従って本発明では実質的に、チッ
プカードのなかに取付けられている制御回路および／ま
たは別の回路素子の許容可能な作動状態からの任意の偏
差が生じた場合、セキュリティに関して重要なまたはプ
ライバシーに関するデータ内容の迅速な消去を自動的に
制御するように構成されている。制御回路の許容可能な
作動状態からの偏差は、例えば機密データを不正な操作
によって読み出そうするような例えば不正なアクセスま
たはチップカードの回路素子における不正な操作の際に
生ずる。許容可能な作動状態からの偏差により、そのよ
うな操作の試みは自動的に検知され、有利には全ての機
密データ内容の自動的な消去のためにトリガされる。そ
のようなデータ内容は、例えば制御回路と電気的に結合
されたランダムアクセスタイプの半導体メモリのなか
に、さらにはまた例えば所謂特別機能レジスタのよう
な、制御回路に付属して設けられているメモリレジスタ
のなかに、またはアキュムレータのなかに一時的に記憶
されている。従って、許容可能な作動状態からの偏差が
生ずるとセンサ回路から発生されるトリガ信号は、ラン
ダムアクセスタイプの半導体メモリ（RAM）から重要な
データ内容を消去することだけでなく、機密情報の推論
が導き出されるようなデータが少なくとも一時的に記憶
される全ての別のメモリ装置またはレジスタ装置からデ
ータ内容を消去することも制御する。
本発明の主要な利点は、許容できない作動状態が生じ
た場合に、操作の試みに関連しない回路素子の機能たと
えば制御回路自体が変化しないで動作し続けることにあ
る。このようにして、操作の試みが生じた後も有効にデ
ータ信号が処理される。例えば、チップカードに接続さ
れているターミナルへのデータの伝送が行われ、所属の
個人データの場合には相応してチップカードを遮断する
ことができる。
た場合に、操作の試みに関連しない回路素子の機能たと
えば制御回路自体が変化しないで動作し続けることにあ
る。このようにして、操作の試みが生じた後も有効にデ
ータ信号が処理される。例えば、チップカードに接続さ
れているターミナルへのデータの伝送が行われ、所属の
個人データの場合には相応してチップカードを遮断する
ことができる。
特に簡単に実現できる装置では、許容できない作動状
態の検出後に自動的にデータ内容の完全な消去が行われ
るように構成されている。このことは有利には、全ての
関係する半導体メモリ装置のメモリレジスタまたはレジ
スタにリセット信号を送出することによって実現され
る。
態の検出後に自動的にデータ内容の完全な消去が行われ
るように構成されている。このことは有利には、全ての
関係する半導体メモリ装置のメモリレジスタまたはレジ
スタにリセット信号を送出することによって実現され
る。
本発明の有利な構成では、センサ回路が制御回路のク
ロック供給部および／または電圧供給部に対応して設け
られており、センサ回路は、供給電圧の作動電圧からの
偏差および／または供給クロックの作動クロックからの
偏差を検出し、センサ回路は、作動電圧および／または
作動クロックとの偏差が生ずると、センサ回路に後置接
続されており半導体メモリ装置に対応して設けられてい
るトリガ回路に供給されるトリガ信号を発生し、トリガ
回路は、トリガ信号への応答として半導体メモリ装置の
データ内容の少なくとも領域的消去を制御する構成を有
している。
ロック供給部および／または電圧供給部に対応して設け
られており、センサ回路は、供給電圧の作動電圧からの
偏差および／または供給クロックの作動クロックからの
偏差を検出し、センサ回路は、作動電圧および／または
作動クロックとの偏差が生ずると、センサ回路に後置接
続されており半導体メモリ装置に対応して設けられてい
るトリガ回路に供給されるトリガ信号を発生し、トリガ
回路は、トリガ信号への応答として半導体メモリ装置の
データ内容の少なくとも領域的消去を制御する構成を有
している。
特にチップカードのなかに設けられており、プライバ
シーに関するデータを一時的に記憶するために用いられ
るランダムアクセスタイプの半導体メモリ（RAM）は、
半導体チップ上に形成されているマイクロコントローラ
のある弱点を有している。なぜなら半導体メモリのメモ
リセルは、不正なアクセスの際に比較的簡単に実現され
る手段によって読み出すことの出来る整理された形で機
密データを含んでいるからである。本発明により、作動
電圧操作あるいは周波数操作を介してデータ内容を読出
す不正な試みが生ずると、自動的にメモリセルの迅速な
消去が行われる。この方法により、動作中に一時的に機
密データ内容あるいは鍵データが記憶される半導体メモ
リの不正な読出しは、少なくとも著しく困難になる。従
って有利には、半導体チップに許容できない作動状態を
もたらして、作動電圧が供給されている間は半導体メモ
リが保持しているデータ内容を、引き続き平静に“準ス
タティック”に読出すことはもはや不可能である。
シーに関するデータを一時的に記憶するために用いられ
るランダムアクセスタイプの半導体メモリ（RAM）は、
半導体チップ上に形成されているマイクロコントローラ
のある弱点を有している。なぜなら半導体メモリのメモ
リセルは、不正なアクセスの際に比較的簡単に実現され
る手段によって読み出すことの出来る整理された形で機
密データを含んでいるからである。本発明により、作動
電圧操作あるいは周波数操作を介してデータ内容を読出
す不正な試みが生ずると、自動的にメモリセルの迅速な
消去が行われる。この方法により、動作中に一時的に機
密データ内容あるいは鍵データが記憶される半導体メモ
リの不正な読出しは、少なくとも著しく困難になる。従
って有利には、半導体チップに許容できない作動状態を
もたらして、作動電圧が供給されている間は半導体メモ
リが保持しているデータ内容を、引き続き平静に“準ス
タティック”に読出すことはもはや不可能である。
本発明の原理に基づき、センサ回路が、供給電圧が作
動電圧の前もって決められた上限値または下限値を上回
っているか或いは下回っているかを検出する電圧検出回
路を含む構成を有している。さらに、センサ回路が、供
給クロックの周波数が作動クロック周波数の上限値また
は下限値を上回っているか或いは下回っているかを検出
する周波数検出回路を含む構成を有している。
動電圧の前もって決められた上限値または下限値を上回
っているか或いは下回っているかを検出する電圧検出回
路を含む構成を有している。さらに、センサ回路が、供
給クロックの周波数が作動クロック周波数の上限値また
は下限値を上回っているか或いは下回っているかを検出
する周波数検出回路を含む構成を有している。
本発明の有利な構成では、センサ回路に後置接続され
ているトリガ回路が、ランダムアクセスタイプの半導体
メモリの全てのメモリセルからデータ内容を消去するた
めにリセット信号を半導体メモリに送出する構成を有し
ている。この場合有利には、ランダムアクセスタイプの
半導体メモリのメモリセルからデータ内容を少なくとも
領域的に消去することを、センサ回路に後置接続されて
いるトリガ回路によって、制御回路に対するクロック供
給とは無関係に制御する構成を有している。このとき、
センサ回路がトリガ信号を発生する４つの全ての考えら
れる場合において、制御回路へのクロックの印加とは無
関係に非同期で行われるランダムアクセスタイプの半導
体メモリ全体の消去が惹起され、センサ回路とトリガ回
路が、クロックが完全に遮断される際にも正常に機能す
ることが保証される。
ているトリガ回路が、ランダムアクセスタイプの半導体
メモリの全てのメモリセルからデータ内容を消去するた
めにリセット信号を半導体メモリに送出する構成を有し
ている。この場合有利には、ランダムアクセスタイプの
半導体メモリのメモリセルからデータ内容を少なくとも
領域的に消去することを、センサ回路に後置接続されて
いるトリガ回路によって、制御回路に対するクロック供
給とは無関係に制御する構成を有している。このとき、
センサ回路がトリガ信号を発生する４つの全ての考えら
れる場合において、制御回路へのクロックの印加とは無
関係に非同期で行われるランダムアクセスタイプの半導
体メモリ全体の消去が惹起され、センサ回路とトリガ回
路が、クロックが完全に遮断される際にも正常に機能す
ることが保証される。
次に本発明を有利な実施の形態につき図を用いて詳細
に説明する。
に説明する。
図１は、チップカードを上から見た平面略図である。
図２は、カード本体に取付けられている半導体チップ
上に設けられている電気回路素子の略線図である。
上に設けられている電気回路素子の略線図である。
図１に、カード本体２とカード本体２内に取付けられ
ている半導体チップ３とを有するチップカード１が示さ
れており、半導体チップ３は前もって製造されたチップ
モジュール４の構成部分として形成されており、このチ
ップモジュール４の表面上に、エネルギー供給および外
部へのデータ伝送のために金属コンタクト部材５が設け
られている。本発明のチップカードは接触型チップカー
ドの代わりに非接触型カードであってもよい。
ている半導体チップ３とを有するチップカード１が示さ
れており、半導体チップ３は前もって製造されたチップ
モジュール４の構成部分として形成されており、このチ
ップモジュール４の表面上に、エネルギー供給および外
部へのデータ伝送のために金属コンタクト部材５が設け
られている。本発明のチップカードは接触型チップカー
ドの代わりに非接触型カードであってもよい。
図２に、チップカード１の中央構成部分を形成する、
半導体チップ３の上に構成されているマイクロコントロ
ーラ回路６の重要な機能を有する回路素子が示されてい
る。制御回路つまりマイクロプロセッサ回路７と、３つ
の異なる半導体メモリ、たとえばランダムアクセスタイ
プの半導体メモリRAM8、読取り専用メモリROM9および電
気的にプログラミング可能であり消去可能なEEPROM10と
が示されている。チップカード１のROMメモリ９に、大
多数の作動システムルーチンおよび種々のテスト機能、
診断機能の情報が含まれている。これらのプログラムは
半導体チップ３の製造の際に半導体製造者によって書込
まれる。チップカード１には、ROMやRAMと比して技術的
にコストのかかるメモリEEPROM10が、任意の時点で変更
または消去できることが望ましい全てのデータ及びプロ
グラムのために用いられている。機能に応じてEEPROMは
パーソナルコンピュータのハードディスクに相当する。
なぜなら、データは電流供給がなくとも保持されてお
り、必要な場合には変更できるからである。
半導体チップ３の上に構成されているマイクロコントロ
ーラ回路６の重要な機能を有する回路素子が示されてい
る。制御回路つまりマイクロプロセッサ回路７と、３つ
の異なる半導体メモリ、たとえばランダムアクセスタイ
プの半導体メモリRAM8、読取り専用メモリROM9および電
気的にプログラミング可能であり消去可能なEEPROM10と
が示されている。チップカード１のROMメモリ９に、大
多数の作動システムルーチンおよび種々のテスト機能、
診断機能の情報が含まれている。これらのプログラムは
半導体チップ３の製造の際に半導体製造者によって書込
まれる。チップカード１には、ROMやRAMと比して技術的
にコストのかかるメモリEEPROM10が、任意の時点で変更
または消去できることが望ましい全てのデータ及びプロ
グラムのために用いられている。機能に応じてEEPROMは
パーソナルコンピュータのハードディスクに相当する。
なぜなら、データは電流供給がなくとも保持されてお
り、必要な場合には変更できるからである。
RAMメモリ８はチップカード１のメモリを形成してお
り、RAMメモリ８においてデータはセション期間中に任
意にしばしば記憶および変更可能である。実現可能なア
クセスの数に関して、RAMメモリ８はEEPROMメモリ10の
ように制限を受けない。データ保存のためにRAMメモリ
８は電圧供給を必要とする。作動電圧がもはや加わって
いない場合、または作動電圧に瞬時に電圧降下が生じた
場合、RAMメモリ８の内容は規定されない。RAMメモリ８
は、双安定マルチバイブレータとして機能するように接
続された複数のトランジスタから構成されている。この
場合、スイッチ状態はRAMメモリ８において１ビットの
メモリ内容をとる。チップカード１のなかに用いられる
RAMメモリ８はスタティックタイプである。つまり、メ
モリ内容のために周期的なリフレッシュを必要としな
い。このためRAMメモリ８は、ダイナミックRAMメモリと
異なり、外部クロックにも無関係である。また、スタテ
ィックRAMメモリ８を用いることは次のことからも重要
である。つまり、所謂スリープモード（Sleep Mode）
においてチップカードのクロック供給を停止することが
可能でなければならず、このことはダイナミックRAMメ
モリでは不可能である。
り、RAMメモリ８においてデータはセション期間中に任
意にしばしば記憶および変更可能である。実現可能なア
クセスの数に関して、RAMメモリ８はEEPROMメモリ10の
ように制限を受けない。データ保存のためにRAMメモリ
８は電圧供給を必要とする。作動電圧がもはや加わって
いない場合、または作動電圧に瞬時に電圧降下が生じた
場合、RAMメモリ８の内容は規定されない。RAMメモリ８
は、双安定マルチバイブレータとして機能するように接
続された複数のトランジスタから構成されている。この
場合、スイッチ状態はRAMメモリ８において１ビットの
メモリ内容をとる。チップカード１のなかに用いられる
RAMメモリ８はスタティックタイプである。つまり、メ
モリ内容のために周期的なリフレッシュを必要としな
い。このためRAMメモリ８は、ダイナミックRAMメモリと
異なり、外部クロックにも無関係である。また、スタテ
ィックRAMメモリ８を用いることは次のことからも重要
である。つまり、所謂スリープモード（Sleep Mode）
においてチップカードのクロック供給を停止することが
可能でなければならず、このことはダイナミックRAMメ
モリでは不可能である。
チップカード１のなかで用いられるマイクロプロセッ
サ７は、それ自体公知のタイプのプロセッサを形成して
おり、該プロセッサのコマンドセンテンスは例えばInte
l8051アーキテクチャに適合しており、一部別のコマン
ドによって補足することもできる。マイクロコントロー
ラ回路６の回路素子に電圧供給するために、チップカー
ド１のコンタクト５の端子GND（アース）及びVcc（給電
電圧）を介して外部から給電される電圧供給回路12が設
けられており、電圧供給回路12は前もって与えられた作
動電圧限界内にある作動電圧値、例えば約３〜5V（±10
％）を供給する。
サ７は、それ自体公知のタイプのプロセッサを形成して
おり、該プロセッサのコマンドセンテンスは例えばInte
l8051アーキテクチャに適合しており、一部別のコマン
ドによって補足することもできる。マイクロコントロー
ラ回路６の回路素子に電圧供給するために、チップカー
ド１のコンタクト５の端子GND（アース）及びVcc（給電
電圧）を介して外部から給電される電圧供給回路12が設
けられており、電圧供給回路12は前もって与えられた作
動電圧限界内にある作動電圧値、例えば約３〜5V（±10
％）を供給する。
さらに、端子Clk（Clock＝クロック）によって略線的
に示すクロック供給回路13が設けられており、クロック
供給回路13はマイクロプロセッサ７に、時間的に決めら
れたコマンド処理の順番に必要であり、マイクロコント
ローラ回路６の計算速度を決定する供給クロックを供給
し、前記供給クロックは、前もって決められた作動クロ
ック限界内にある、例えば約１〜5MHzを有し、将来の用
途では7,5MHz、10MHzの作動クロック周波数を有する。
マイクロプロセッサ回路７に対して、クロック供給は、
マイクロプロセッサ回路７とは別個に略線的に示したク
ロック供給回路13に基づいて予め設定されており、従っ
て内部計算速度は完全に外部から決められる。このこと
により理論的に、外部からマイクロコントローラ回路６
を個別ステップ動作にて作動させることが可能である。
このことにより、特に半導体チップ３上の電流検出と電
位の測定に関して不当な解析が可能になることもある。
に示すクロック供給回路13が設けられており、クロック
供給回路13はマイクロプロセッサ７に、時間的に決めら
れたコマンド処理の順番に必要であり、マイクロコント
ローラ回路６の計算速度を決定する供給クロックを供給
し、前記供給クロックは、前もって決められた作動クロ
ック限界内にある、例えば約１〜5MHzを有し、将来の用
途では7,5MHz、10MHzの作動クロック周波数を有する。
マイクロプロセッサ回路７に対して、クロック供給は、
マイクロプロセッサ回路７とは別個に略線的に示したク
ロック供給回路13に基づいて予め設定されており、従っ
て内部計算速度は完全に外部から決められる。このこと
により理論的に、外部からマイクロコントローラ回路６
を個別ステップ動作にて作動させることが可能である。
このことにより、特に半導体チップ３上の電流検出と電
位の測定に関して不当な解析が可能になることもある。
本発明では、制御回路７へのクロック供給および／ま
たは電圧供給に対応してセンサ回路14が設けられてお
り、センサ回路14は、入力側で導線15、16を介して直接
制御回路７に対応する供給クロックおよび／または供給
電圧を検出し、作動電圧および／または作動クロックか
らの偏差が生ずると、導線17を介して、センサ回路14に
後置接続されており半導体メモリ８に関連して設けられ
ているトリガ回路18に供給されるトリガ信号を発生す
る。このトリガ回路18は、再びトリガ信号への応答とし
て半導体メモリ８のメモリセル19からデータ内容を少な
くとも領域的に消去することを制御する。この場合、一
方ではセンサ回路14は、供給電圧が作動電圧の前もって
決められた上限値または下限値を上回っているか或いは
下回っているかを検出する電圧検出回路20を含んでお
り、他方ではセンサ回路14は、供給クロックが作動クロ
ック周波数の上限値または下限値を上回っているか或い
は下回っているかを検出する周波数検出回路21を含んで
いる。
たは電圧供給に対応してセンサ回路14が設けられてお
り、センサ回路14は、入力側で導線15、16を介して直接
制御回路７に対応する供給クロックおよび／または供給
電圧を検出し、作動電圧および／または作動クロックか
らの偏差が生ずると、導線17を介して、センサ回路14に
後置接続されており半導体メモリ８に関連して設けられ
ているトリガ回路18に供給されるトリガ信号を発生す
る。このトリガ回路18は、再びトリガ信号への応答とし
て半導体メモリ８のメモリセル19からデータ内容を少な
くとも領域的に消去することを制御する。この場合、一
方ではセンサ回路14は、供給電圧が作動電圧の前もって
決められた上限値または下限値を上回っているか或いは
下回っているかを検出する電圧検出回路20を含んでお
り、他方ではセンサ回路14は、供給クロックが作動クロ
ック周波数の上限値または下限値を上回っているか或い
は下回っているかを検出する周波数検出回路21を含んで
いる。
有利には、導線22を介して半導体メモリ８に接続され
ているトリガ回路18は、センサ回路14から供給されるト
リガ信号に応答してリセット信号を発生し、このリセッ
ト信号に基づいて、半導体メモリ８の全てのメモリセル
19からデータ内容が消去される。このリセット信号は、
コンタクト５の端子23を介して供給される外部RST信号
と無関係に発生される。本発明では、ランダムアクセス
タイプの半導体メモリのメモリセルのデータ内容を消去
すると同時に、制御回路に付属して設けられており、図
２に略線的に示したレジスタまたはアキュムレータ11の
データ内容を消去することも出来る。
ているトリガ回路18は、センサ回路14から供給されるト
リガ信号に応答してリセット信号を発生し、このリセッ
ト信号に基づいて、半導体メモリ８の全てのメモリセル
19からデータ内容が消去される。このリセット信号は、
コンタクト５の端子23を介して供給される外部RST信号
と無関係に発生される。本発明では、ランダムアクセス
タイプの半導体メモリのメモリセルのデータ内容を消去
すると同時に、制御回路に付属して設けられており、図
２に略線的に示したレジスタまたはアキュムレータ11の
データ内容を消去することも出来る。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−264643（ＪＰ，Ａ) 特開 平６−325223（ＪＰ，Ａ) 特開 平６−76135（ＪＰ，Ａ) 特開 平１−299090（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06K 19/07 - 19/077
Claims (6)
- 【請求項１】カード本体（２）と、該カード本体（２）
のなかに設けられている半導体チップ（３）とを有して
おり、 前記半導体チップ（３）の上に、制御回路（７）と、該
制御回路（７）と電気的に結合された半導体メモリ装置
とが集積して構成されており、 前記制御回路（７）に、電圧供給回路（12）から発生す
る供給電圧と、前記制御回路（７）とは別個に配置され
ているクロック供給回路（13）から発生するクロックと
が供給され、 制御回路（７）に付属してセンサ回路（14）が設けられ
ており、前記センサ回路（14）が、制御回路（７）およ
び／または半導体チップの別の回路素子の許容可能な作
動状態からのずれを検出するチップカードにおいて、 センサ回路（14）に後置接続されているトリガ回路（1
8）が設けられており、該トリガ回路（18）は、制御回
路（７）および／または別の回路素子に許容できない作
動状態が生じるとリセット信号を発生し、前記トリガ回
路（18）は、前記制御回路（７）に対するクロック供給
と無関係に、半導体メモリ装置（８）の全てのメモリセ
ルからデータ内容を消去するためにリセット信号を前記
半導体メモリ装置（８）に送出することを特徴とするチ
ップカード。 - 【請求項２】センサ回路（14）が制御回路（７）のクロ
ック供給部および／または電圧供給部に関連して設けら
れており、前記センサ回路（14）は、供給電圧の作動電
圧からの偏差および／または供給クロックの作動クロッ
クからの偏差を検出し、作動電圧および／または作動ク
ロックとの偏差が生ずるとリセット信号を発生すること
を特徴とする請求項１に記載のチップカード。 - 【請求項３】センサ回路（14）が、供給電圧が作動電圧
の前もって決められた上限値または下限値を上回ってい
るか或いは下回っているかを検出する電圧検出回路（2
0）を有することを特徴とする請求項１又は２に記載の
チップカード。 - 【請求項４】センサ回路（14）が、供給クロックの周波
数が作動クロック周波数の上限値または下限値を上回っ
ているか或いは下回っているかを検出する周波数検出回
路（21）を有することを特徴とする請求項１から３まで
のいずれか１項記載のチップカード。 - 【請求項５】制御回路（７）は半導体チップ（３）上に
集積して構成されたマイクコントローラ回路（６）のマ
イクロプロセッサ回路を形成しており、前記マイクロコ
ントローラ回路（６）は、ランダムアクセスタイプの半
導体メモリ（８）のほかに、別の機能装置として例えば
半導体ROMメモリ（９）および／または電気的に消去可
能な半導体メモリ（10）を含んでいることを特徴とする
請求項１から４までのいずれか１項記載のチップカー
ド。 - 【請求項６】ランダムアクセスタイプの半導体メモリの
メモリセルのデータ内容を消去すると同時に、制御回路
に付属して設けられているレジスタまたはアキュムレー
タのデータ内容も消去可能であることを特徴とする請求
項１から５までのいずれか１項記載のチップカード。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19610070.4 | 1996-03-14 | ||
| DE19610070A DE19610070A1 (de) | 1996-03-14 | 1996-03-14 | Chipkarte |
| PCT/DE1997/000407 WO1997034254A1 (de) | 1996-03-14 | 1997-03-04 | Chipkarte |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11507460A JPH11507460A (ja) | 1999-06-29 |
| JP3184228B2 true JP3184228B2 (ja) | 2001-07-09 |
Family
ID=7788292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53217897A Expired - Fee Related JP3184228B2 (ja) | 1996-03-14 | 1997-03-04 | チップカード |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US6059191A (ja) |
| EP (1) | EP0891601B1 (ja) |
| JP (1) | JP3184228B2 (ja) |
| KR (1) | KR19990087767A (ja) |
| CN (1) | CN1150471C (ja) |
| AT (1) | ATE185636T1 (ja) |
| BR (1) | BR9708317A (ja) |
| DE (2) | DE19610070A1 (ja) |
| ES (1) | ES2138865T3 (ja) |
| IN (1) | IN189470B (ja) |
| RU (1) | RU2154859C2 (ja) |
| UA (1) | UA46095C2 (ja) |
| WO (1) | WO1997034254A1 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19832772A1 (de) * | 1998-06-12 | 2000-03-09 | Kreft Hans Diedrich | Chipkarte mit elektronischer Sicherheitsschaltung |
| DE19836045C2 (de) * | 1998-06-12 | 2001-06-07 | Kreft Hans Diedrich | Chipkarte |
| DE19826151C2 (de) * | 1998-06-12 | 2000-05-11 | Kreft Hans Diedrich | Chipkarte mit elektronischer Sicherheitsschaltung |
| EP1046125B1 (de) * | 1998-09-30 | 2008-12-24 | Nxp B.V. | Datenträger |
| DE19912781A1 (de) * | 1999-03-12 | 2000-11-23 | Francotyp Postalia Gmbh | Verfahren zum Schutz eines Sicherheitsmoduls und Anordnung zur Durchführung des Verfahrens |
| EP1035518B1 (de) | 1999-03-12 | 2008-06-25 | Francotyp-Postalia GmbH | Anordnung zum Schutz eines Sicherheitsmoduls |
| DE19923231C1 (de) * | 1999-05-20 | 2001-01-11 | Beta Res Gmbh | Digitale Analysierung von Frequenzen bei Chipkarten |
| DE50001723D1 (de) | 1999-05-21 | 2003-05-15 | Infineon Technologies Ag | Verfahren zur verhinderung widerrechtlicher benutzung von chipkarten |
| US6634561B1 (en) | 1999-06-24 | 2003-10-21 | Sandisk Corporation | Memory card electrical contact structure |
| DE19938890C2 (de) * | 1999-08-17 | 2001-08-09 | Infineon Technologies Ag | Integrierter Schaltkreis und Schaltungsanordnung zur Stromversorgung eines integrierten Schaltkreises |
| WO2001082222A1 (en) * | 2000-04-20 | 2001-11-01 | Koninklijke Philips Electronics N.V. | Frequency sensor for each interface of a data carrier |
| FR2814264B1 (fr) * | 2000-09-20 | 2002-10-25 | Commissariat Energie Atomique | Dispositif electronique integre securise |
| DE10105987A1 (de) * | 2001-02-09 | 2002-08-29 | Infineon Technologies Ag | Datenverarbeitungsvorrichtung |
| US6792489B2 (en) * | 2001-03-30 | 2004-09-14 | Intel Corporation | Multistage configuration and power setting |
| DE10129469A1 (de) * | 2001-06-21 | 2003-01-02 | Scm Microsystems Gmbh | Chipkartenleser und Verfahren zum sicheren Austausch von Daten zwischen einer Chipkarte und einem Chipkartenleser |
| JP4240851B2 (ja) * | 2001-06-27 | 2009-03-18 | ソニー株式会社 | 暗証コード識別装置及び暗証コード識別方法 |
| KR100471147B1 (ko) * | 2002-02-05 | 2005-03-08 | 삼성전자주식회사 | 보안 기능을 갖는 반도체 집적 회로 |
| DE102004008180A1 (de) * | 2004-02-19 | 2005-09-01 | Giesecke & Devrient Gmbh | Verfahren zum sicheren Betrieb eines tragbaren Datenträgers |
| DE102004041626B4 (de) * | 2004-08-27 | 2008-06-05 | Qimonda Ag | Chipkarte, und Chipkarten-Sicherungs-Einrichtung |
| WO2006116501A1 (en) * | 2005-04-27 | 2006-11-02 | Scientific Games International, Inc. | Game apparatus |
| KR100714872B1 (ko) * | 2005-08-26 | 2007-05-07 | 삼성전자주식회사 | 주파수 검출 회로, 주파수 검출 방법 및 상기 주파수검출회로를 포함하는 반도체 장치 |
| DE102005056940B4 (de) * | 2005-11-29 | 2016-06-30 | Infineon Technologies Ag | Vorrichtung und Verfahren zum nicht-flüchtigen Speichern eines Statuswertes |
| DE602006016443D1 (de) | 2006-09-06 | 2010-10-07 | Saab Ab | Anordnung, Verfahren und Computerprogramm für erweiterte Prognosen |
| DE102006045906A1 (de) * | 2006-09-28 | 2008-04-17 | Infineon Technologies Ag | Modul mit einem Controller für eine Chipkarte |
| DE102007044941A1 (de) * | 2007-09-20 | 2009-04-02 | Infineon Technologies Ag | Sicherheitskontroller mit Sensor zur Erkennung von Angriffen |
| DE102010033455B4 (de) | 2010-08-05 | 2019-06-13 | Castles Technology Co., Ltd. | Eine Verbund-Chip-Karte mit Sicherheitsschutz-Schnittstelle und ein Verfahren zur Steuerung dieser Karte |
| CN105824727B (zh) * | 2015-01-09 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 芯片运行状态监测系统及监测方法 |
| DE102017223509A1 (de) | 2017-12-21 | 2019-06-27 | Bundesdruckerei Gmbh | Prozessorchipkarte und ein Verfahren zu deren Betrieb |
| DE102017223687A1 (de) | 2017-12-22 | 2019-06-27 | Bundesdruckerei Gmbh | Prozessorchipkarte und Verfahren zum Betrieb einer Prozessorchipkarte |
| DE102018202357A1 (de) | 2018-02-15 | 2019-08-22 | Bundesdruckerei Gmbh | Verfahren zum Verarbeiten eines kryptographischen Schlüssels und Prozessorchipkarte |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3699311A (en) * | 1971-01-25 | 1972-10-17 | Remvac Systems Corp | Coded card and reader therefor |
| FR2311360A1 (fr) * | 1975-05-13 | 1976-12-10 | Innovation Ste Int | Systeme pour memoriser des donnees de maniere confidentielle au moyen d'objets portatifs electroniques comportant un circuit de memorisation des erreurs de code confidentiel |
| FR2606199B1 (fr) * | 1986-11-04 | 1988-12-09 | Eurotechnique Sa | Circuit integre du type circuit logique comportant une memoire non volatile programmable electriquement |
| NL8903111A (nl) * | 1989-12-20 | 1991-07-16 | Philips Nv | Geheugenkaart met vluchtig datageheugen. |
| FR2668274B1 (fr) * | 1990-10-19 | 1992-12-31 | Gemplus Card Int | Circuit integre a securite d'acces amelioree. |
| JP2746801B2 (ja) * | 1992-08-27 | 1998-05-06 | 三菱電機株式会社 | Ｉｃカード及びｉｃカードの暗証番号照合方法 |
| US5475205A (en) * | 1994-06-22 | 1995-12-12 | Scientific Games Inc. | Document verification system |
| US5471039A (en) * | 1994-06-22 | 1995-11-28 | Panda Eng. Inc. | Electronic validation machine for documents |
-
1996
- 1996-03-14 DE DE19610070A patent/DE19610070A1/de not_active Withdrawn
-
1997
- 1997-03-04 KR KR1019980707241A patent/KR19990087767A/ko active IP Right Grant
- 1997-03-04 JP JP53217897A patent/JP3184228B2/ja not_active Expired - Fee Related
- 1997-03-04 ES ES97916323T patent/ES2138865T3/es not_active Expired - Lifetime
- 1997-03-04 WO PCT/DE1997/000407 patent/WO1997034254A1/de active IP Right Grant
- 1997-03-04 EP EP97916323A patent/EP0891601B1/de not_active Expired - Lifetime
- 1997-03-04 UA UA98094797A patent/UA46095C2/uk unknown
- 1997-03-04 US US09/142,753 patent/US6059191A/en not_active Expired - Lifetime
- 1997-03-04 AT AT97916323T patent/ATE185636T1/de not_active IP Right Cessation
- 1997-03-04 DE DE59700559T patent/DE59700559D1/de not_active Expired - Lifetime
- 1997-03-04 CN CNB971930503A patent/CN1150471C/zh not_active Expired - Lifetime
- 1997-03-04 BR BR9708317A patent/BR9708317A/pt not_active IP Right Cessation
- 1997-03-04 RU RU98118928/09A patent/RU2154859C2/ru not_active IP Right Cessation
- 1997-03-10 IN IN419CA1997 patent/IN189470B/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| RU2154859C2 (ru) | 2000-08-20 |
| EP0891601A1 (de) | 1999-01-20 |
| CN1213447A (zh) | 1999-04-07 |
| BR9708317A (pt) | 1999-08-03 |
| WO1997034254A1 (de) | 1997-09-18 |
| ES2138865T3 (es) | 2000-01-16 |
| DE59700559D1 (de) | 1999-11-18 |
| KR19990087767A (ko) | 1999-12-27 |
| CN1150471C (zh) | 2004-05-19 |
| EP0891601B1 (de) | 1999-10-13 |
| ATE185636T1 (de) | 1999-10-15 |
| JPH11507460A (ja) | 1999-06-29 |
| DE19610070A1 (de) | 1997-09-18 |
| IN189470B (ja) | 2003-03-01 |
| US6059191A (en) | 2000-05-09 |
| UA46095C2 (uk) | 2002-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3184228B2 (ja) | チップカード | |
| US6264108B1 (en) | Protection of sensitive information contained in integrated circuit cards | |
| US7873853B2 (en) | Data storage apparatus, power control, method, and communication apparatus | |
| US7751263B2 (en) | Data retention kill function | |
| US7821841B2 (en) | Method of detecting a light attack against a memory device and memory device employing a method of detecting a light attack | |
| KR100837275B1 (ko) | 빛을 감지하는 스마트 카드 | |
| US20080028168A1 (en) | Data storage apparatus, data protection method, and communication apparatus | |
| US8316242B2 (en) | Cryptoprocessor with improved data protection | |
| JP2003519852A (ja) | 集積回路の改ざん防止カプセル化 | |
| JP2002517868A (ja) | 集積回路カードの自動回復 | |
| KR20030066858A (ko) | 보안 기능을 갖는 반도체 집적 회로 | |
| JPH0719231B2 (ja) | 改良されたアクセス安全装置を備える集積回路 | |
| JP5041980B2 (ja) | データ処理回路及び通信携帯端末装置 | |
| US7454629B2 (en) | Electronic data processing device | |
| US6359338B1 (en) | Semiconductor apparatus with self-security function | |
| JP3920973B2 (ja) | 内部情報保護回路付きｉｃ | |
| US5991207A (en) | Circuit configuration having a number of electronic circuit components | |
| US20030133241A1 (en) | Method and arrangement for protecting digital parts of circuits | |
| US20090013415A1 (en) | Semiconductor device and method for detecting abnormal operation | |
| JP3720878B2 (ja) | Ｉｃカード | |
| JP2002269523A (ja) | Ｉｃカード | |
| MXPA98007461A (en) | Smart card | |
| JP2006172384A (ja) | 半導体装置 | |
| JP2002229856A (ja) | 高セキュリティｉｃチップ | |
| JP2005242650A (ja) | Ｉｃカード用ケース |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |