KR100837275B1 - 빛을 감지하는 스마트 카드 - Google Patents

빛을 감지하는 스마트 카드 Download PDF

Info

Publication number
KR100837275B1
KR100837275B1 KR1020060123219A KR20060123219A KR100837275B1 KR 100837275 B1 KR100837275 B1 KR 100837275B1 KR 1020060123219 A KR1020060123219 A KR 1020060123219A KR 20060123219 A KR20060123219 A KR 20060123219A KR 100837275 B1 KR100837275 B1 KR 100837275B1
Authority
KR
South Korea
Prior art keywords
sensing
light
cell
bit line
memory
Prior art date
Application number
KR1020060123219A
Other languages
English (en)
Inventor
김민규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060123219A priority Critical patent/KR100837275B1/ko
Priority to US11/945,502 priority patent/US7813175B2/en
Priority to DE102007059923.6A priority patent/DE102007059923B4/de
Priority to FR0759605A priority patent/FR2909788B1/fr
Application granted granted Critical
Publication of KR100837275B1 publication Critical patent/KR100837275B1/ko
Priority to US12/877,539 priority patent/US8254169B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명에 따른 스마트 카드는: 외부의 빛을 감지하는 광센싱 셀을 가지고, 상기 광센싱 셀에 의해 감지된 빛에 따라 검출신호를 생성하는 메모리; 및 상기 검출신호에 따라 리셋 신호를 생성하여 상기 스마트 카드를 리셋시키는 리셋 제어 회로를 포함한다.
Figure R1020060123219
광센싱, 리셋, 스마트 카드

Description

빛을 감지하는 스마트 카드{SMART CARD BEING CAPABLE OF SENSING LIGHT}
도 1은 본 발명에 따른 스마트 카드에 대한 블록도이다.
도 2는 본 발명에 따른 메모리에 대한 실시예이다.
도 3은 본 발명에 메모리 셀로 이용되는 메모리 셀들을 보여주고 있다.
도 4는 본 발명에 광센싱 셀로 이용되는 메모리 셀들을 보여주고 있다.
도 5은 본 발명의 메모리의 또 다른 실시예를 보여주고 있다.
도 6은 도 5의 광센싱 셀로 이용되는 메모리 셀들을 보여주고 있다.
도 7은 센싱 비트라인들을 제어할 수 있는 메모리에 대한 실시예이다.
*도면의 주요부분에 대한 부호의 설명*
100: 스마트 카드 110: 중앙처리장치(CPU)
120: ROM 130: RAM
140: 직렬입출력장치 150: 메모리
151: 정상 셀
152: 광센싱 셀 160: 리셋 제어 회로
152a,152b,152c,152d,152e,152f: 광센싱 셀 어레이
154,158: 감지 증폭기 156: 멀티플라이어
본 발명은 스마트 카드에 관한 것으로, 좀 더 구체적으로 빛에 대한 공격을 감지하는 스마트 카드에 관한 것이다.
스마트 카드(Smart Card)는 마이크로프로세서, 카드운영체제, 보안 모듈, 메모리 등을 갖춤으로써 특정 업무를 처리하는 집적회로 칩(IC Chip)을 내장하고 있다. 스마트 카드는 연산능력, 암호화 기능, 쌍방향 통신 기능을 갖추고 있고, 보안성이 뛰어나며 휴대가 간편하다.
스마트 카드는 단순히 메모리만 내장된 메모리 카드에서와는 달리 정보의 저장과 처리를 할 수 있다. 스마트 카드내에 저장된 데이터 및 프로그램들에 대한 읽기, 쓰기 작업, 지우기 작업, 그리고 스마트 카드와 그 외부 간의 통신은 스마트 카드 자체의 물리적인 보안과 정교한 암호 기법을 통해서 엄격히 통제,보호된다. 이와 같은 특성들로 인해, 예컨대, 휴대전화 사용료의 지불, 인터넷 은행에 접속할 때의 신원 확인, 주차비나 지하철, 기차, 버스 등의 운임의 지불, 별도의 양식에 기재하지 않고서도 병원이나 의사에게 직접적인 개인정보 제공, 인터넷 전자상점에서의 물품 구입, 주유소에서의 주유 등 여러 분야에서 사용된다.
이상과 같은 기능을 하기 위해서는 스마트 카드 내부에 탑재된 집적회로 칩에 현금을 충전하거나 신용카드의 정보나 번호, 개인의 신상명세 등이 저장되어야 한다. 따라서 스마트 카드의 안전한 사용을 위해서는 스마트 카드 내부 칩에 저장된 정보에 대한 보안이 필수적이다.
근래에 스마트 카드의 사용이 증가하면서 스마트 카드 IC에 대한 보안기술이 많이 등장하고 있지만, 그에 반하여 보안기술을 깨뜨려 금전적 이익 등을 얻으려는 어택(attack) 기술 또한 매우 다양하게 등장하고 있다.
스마트 카드의 승인되지 않은 접근은 '부정조작(tampering)'이라 불리며, 스마트카드에 대한 부정조작은 일반적으로 행해지고 있다. 부정조작 기술은 크게 4가지 중요한 어택 기술들 즉, 마이크로프로브 기술(microprobing technique), 소프트 웨어 어택 기술(software attack technique), 도청 기술(eavesdropping technique), 그리고 오류 생성 기술(fault generation technique)로 구분될 수 있다.
마이크로프로브 기술은 칩 표면을 직접 액세스하기 위해 사용될 수 있다. 소프트웨어 어택 기술은 프로세서의 일반적인 통신 인터페이스를 이용하며 프로토콜에서 발생되는 보안 취약점(security vulnerability), 암호 알고리즘, 또는 알고리즘 실행을 활용한다. 도청 기술은 모든 공급 및 인터페이스 접속들의 아날로그 특성들과 정상적인 동작 동안 프로세서에 의해서 생성되는 전자기 방사를 측정한다. 오류 생성 기술은 비정상적인 환경 조건을 이용하여 추가적인 접근을 제공하는 프로세서의 오동작을 생성한다. 마이크로프로브 기술은 직접적인 어택(invasive attack technique)이며, 이 기술은 많은 시간을 필요로 한다. 나머지 기술들은 간접적인 어택 기술(non-invasive attack technique)이다.
간접적인 어택 기술로서, 글리치 어택(glitch attach) 기술은 스마트 카드가 예측 불가능하게 동작되도록 외부로부터 인가되는 신호 또는 전원에 이상한 신호를 가함으로써 스마트 카드를 마음대로 해킹하는 것을 말한다.
최근에 국부적으로 빛을 조사할 수 있는 레이저를 이용하여 스마트 카드내의 메모리의 데이터를 변경을 시도하는 공격이 이루어지고 있다. 이러한 공격은 종래의 광센서를 이용하여 스마트카드를 완벽하게 보호하는 것이 어렵게 만들고 있다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 국부적으로 빛을 조사하여 데이터 변경을 시도하는 것을 감지하는 스마트 카드를 제공하는데 있다.
본 발명에 따른 스마트 카드는: 외부의 빛을 감지하는 광센싱 셀을 가지고, 상기 광센싱 셀에 의해 감지된 빛에 따라 검출신호를 생성하는 메모리; 및 상기 검출신호에 따라 리셋 신호를 생성하여 상기 스마트 카드를 리셋시키는 리셋 제어 회로를 포함한다.
실시예에 있어서, 상기 광센싱 셀은 외부의 빛에 의해 누설 전류를 발생시키는 정션을 포함한다.
실시예에 있어서, 상기 광센싱 셀은 메모리 셀 어레이 사이에 복수의 어레이 구조로 배치되어 있다.
실시예에 있어서, 상기 광센싱 셀 어레이는 상기 메모리 셀 어레이의 오프 셀 상태이다.
실시예에 있어서, 상기 메모리는, 비트라인에 연결된 드레인, 공통접지에 연결된 소스 및 워드라인에 연결된 게이트를 가지는 상기 정상 셀들을 포함하는 복수의 메모리 셀 어레이; 센싱 비트라인에 연결된 드레인, 상기 워드라인에 연결된 게이트 및 플로팅되어 있는 소스를 가지는 상기 광센싱 셀을 포함하는 복수의 광센싱 셀 어레이; 및 상기 센싱 비트라인에 연결되고, 외부로부터 빛이 조사되었을 때 상기 광센싱 셀에 발생하여 상기 센싱 비트라인에 흐르는 누설전류를 감지하여 상기 검출신호를 생성하는 감지 증폭기를 포함한다.
실시예에 있어서, 상기 정상 셀은 노아 구조의 셀이다.
실시예에 있어서, 상기 정상 셀은 스택 게이트 셀(staked gate cell), 스프릿 게이트 셀(split gate cell) 및 소스 사이드 인젝션 셀(Source side injection cell) 중에 어느 하나이다.
실시예에 있어서, 상기 메모리는, 비트라인에 연결된 드레인, 공통접지에 연결된 소스 및 워드라인에 연결된 게이트를 가지는 상기 정상 셀들을 포함하는 복수의 메모리 셀 어레이; 센싱 비트라인에 연결된 드레인, 상기 공통접지에 연결된 소스 및 플로팅 되어 있는 게이트를 가지는 상기 광센싱 셀을 포함하는 복수의 광센싱 셀 어레이; 및 상기 센싱 비트라인에 연결되고, 외부로부터 빛이 조사되었을 때 상기 광센싱 셀에 발생하여 상기 센싱 비트라인에 흐르는 누설전류를 감지하여 상기 검출신호를 생성한다.
실시예에 있어서, 상기 메모리는, 비트라인에 연결된 드레인, 공통접지에 연결된 소스 및 워드라인에 연결된 게이트를 가지는 상기 정상 셀들을 포함하는 복수의 메모리 셀 어레이; 센싱 비트라인에 연결된 드레인, 상기 공통접지에 연결된 소스 및 접지되어 있는 게이트를 가지는 상기 광센싱 셀을 포함하는 복수의 광센싱 셀 어레이; 및 상기 센싱 비트라인에 연결되고, 외부로부터 빛이 조사되었을 때 상기 광센싱 셀에 발생하여 상기 센싱 비트라인에 흐르는 누설전류를 감지하여 상기 검출신호를 생성하는 감지 증폭기를 포함한다.
실시예에 있어서, 상기 메모리는, 비트라인에 연결된 드레인, 공통접지에 연결된 소스 및 워드라인에 연결된 게이트를 가지는 상기 정상 셀들을 포함하는 복수의 메모리 셀 어레이; 센싱 비트라인에 연결된 드레인, 상기 워드라인에 연결된 게이트 및 플로팅되어 있는 소스를 가지는 상기 광센싱 셀을 포함하는 복수의 광센싱 셀 어레이; 외부로부터 빛이 조사되었을 때 상기 광센싱 셀에 발생하여 상기 센싱 비트라인에 흐르는 누설전류를 감지하여 상기 검출신호를 생성하는 감지 증폭기; 및 복수의 센싱 비트라인에 연결되어 있으며, 선택신호에 응답하여 상기 복수의 센싱 비트라인을 선택적으로 활성화시켜 상기 감지 증폭기에 연결되도록 하는 멀티플라이어를 포함한다.
실시예에 있어서, 상기 멀티플라이어는 복수의 엔모스 트랜지스터를 포함하되, 상기 엔모스 트랜지스터는 각각 상기 센싱 비트라인에 연결된 드레인, 상기 감지 증폭기에 연결된 소스 및 상기 선택신호를 입력받는 게이트를 포함한다.
실시예에 있어서, 상기 메모리는, 비트라인에 연결된 드레인, 공통접지에 연결된 소스 및 워드라인에 연결된 게이트를 가지는 상기 정상 셀들을 포함하는 복수의 메모리 셀 어레이; 센싱 비트라인에 연결된 드레인, 상기 공통접지에 연결된 소스 및 플로팅 되어 있는 게이트를 가지는 상기 광센싱 셀을 포함하는 복수의 광센싱 셀 어레이; 외부로부터 빛이 조사되었을 때 상기 광센싱 셀에 발생하여 상기 센싱 비트라인에 흐르는 누설전류를 감지하여 상기 검출신호를 생성하는 감지 증폭기; 및 복수의 센싱 비트라인에 연결되어 있으며, 선택신호에 응답하여 상기 복수의 센싱 비트라인을 선택적으로 활성화시켜 상기 감지 증폭기에 연결되도록 하는 멀티플라이어를 포함한다.
실시예에 있어서, 상기 멀티플라이어는 복수의 엔모스 트랜지스터를 포함하되, 상기 엔모스 트랜지스터는 각각 상기 센싱 비트라인에 연결된 드레인, 상기 감지 증폭기에 연결된 소스 및 상기 선택신호를 입력받는 게이트를 포함한다.
실시예에 있어서, 상기 메모리는 불휘발성 메모리이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명에 따른 스마트 카드(100)에 대한 블록도이다. 도 1을 참조하면, 스마트 카드(100)는 CPU(Central Processing Unit;110), ROM(Read Only Memory;120), RAM(Random Access Memory;130), SOI(Serial Input/Output Interface;140), 메모리(150) 및 리셋 제어 회로(160)을 포함하고 있다.
CPU(110)은 스마트 카드(100)의 전체적인 동작을 제어한다. ROM(120)은 집적회로 칩을 운영해주는 카드운영체제(COS)와 기본 명령어가 프로그램되어 있다. RAM(130)은 임시 데이터를 관리하고 중간 계산 결과를 저장하기 위해 사용되는 메모리이다. SIO(140)는 스마트 카드(100)와 외부의 단말기 사이에 데이터를 송수신하기 위한 인터페이스이다.
메모리(150)는 CPU(110) 및 카드운영체제에 의해 외부의 접근에 대해 보호되어지는 사용자 데이터, 예컨대, 카드 발행자 데이터, 사용자 데이터등을 가지고 있는 데이터 세트, 각종 어플리케이션에서 실현 가능한 함수가 저장되어 있다. 메모리(150)은 정상적인 메모리 셀(도시되지 않음)와 광센싱 셀(152)를 포함하고 있다. 여기서 광센싱 셀(152)은 국부적으로 조사되는 빛을 감지하여 검출신호(DE)을 생성한다. 본 발명의 광센싱 셀(152)은 조사된 빛에 따라 누설 전류를 발생할 수 있는 정션을 포함하고 있다.
리셋 제어 회로(160)는 스마트 카드(100)의 동작환경을 검출하여 그 검출결과에 따라 CPU(110)을 리셋하기 위한 리셋 신호(RST)를 생성한다. 리셋 제어 회로(160)는 스마트 카드(100)의 비정상 상태를 감지하면 리셋 신호(RST) 생성하여 스마트 카드(100)의 손상을 방지한다.
리셋 제어 회로(160)는 일반적으로 스마트 카드(100)의 비정상적인 상태 및 외부 침입자의 공격을 검출하기 위한 다양한 검출기를 포함하고 있다. 도시되어 있지는 않지만, 이러한 검출기에는 빛 노출 검출기, 패시베이션 제거 검출기, 주파수 검출기, 전압 검출기 및 온도 검출기 등이 있다. 빛 노출 검출기는 칩 표면의 보호막으로서 사용되는 실리콘 산화막이 제거되어서 외부 빛에 노출되었을 때 리셋 신호(RST)를 출력하게 된다. 주파수 검출기는 메인 클럭 신호의 주파수를 검출하고 검출된 주파수가 규정 범위를 벗어났을 때 리셋 신호(RST)을 출력하게 된다. 전압 검출기는 외부(예를 들어, 판독기)로부터 공급되는 전압의 레벨을 검출하고, 검출된 전압이 정격 범위를 벗어났을 때 리셋 신호(RST)을 출력하게 된다. 온도 검출기는 스마트 카드(100) 주변의 온도를 검출하고 검출된 온도가 미리 설정된 범위보다 높거나 낮을 때 리셋 신호(RST)을 출력하게 된다. 한편, 본 발명의 리셋 제어 회로(160)는 메모리(150)에서 국부적으로 조사된 빛을 감지하여 생성된 검출신호(DE)에 응답하여 리셋 신호(RST)를 출력하게 된다.
본 발명에 따른 스마트 카드(100)의 메모리(150)는 복수의 광센싱 셀(152) 어레이를 포함하고 있다. 메모리(150)의 광센싱 셀(152)은 이 조사된 빛을 감지하여 검출신호(DE)을 생성하여 리셋 제어 회로(160)에 전달한다. 리셋 제어 회로(160)는 검출신호(DE)에 응답하여 리셋 신호(RST)을 생성하여 스마트 카드(100)의 리셋(Reset)을 제어한다.
도 2는 본 발명에 따른 메모리(140)에 대한 실시예이다. 도 2를 참조하면, 메모리(140)은 정상적인 메모리 셀 어레이들 사이에 복수의 광센싱 셀 어레이(152a,152b)를 포함하고 있다. 설명의 편의를 위하여 도 2에서는 두개의 광센싱 셀 어레이(152a,152b)만 도시하고 있다. 광센싱 셀 어레이(152a,152b)의 간격은 국부적으로 빛을 조사하는 레이저의 스팟 크기(Spot Size)와 같거나 혹은 작도록 배치된다.
메모리(140)의 광센싱 셀 어레이(152a,152b)들은 국부적으로 조사되는 빛을 감지한다. 해킹 공격자가 메모리(140) 어레이에 빛을 조사하면, 조사된 빛에 의해광센싱 셀(152)에 누설 전류(leakage current)가 발생하게 된다. 발생된 누설 전류는 센싱 비트라인을 따라 감지 증폭기(154)에 전달된다. 감지 증폭기(154)는 누설 전류를 감지 증폭하여 검출신호(DE)을 생성하여 리셋 제어 회로(160)로 출력한다.
일반적인 정상적인 메모리 셀들은 각각 워드라인(WLn), 비트라인(BLi) 및 공통접지(CS)에 연결되어 있다. 반면, 광센싱 셀(152)은 정상적인 메모리 셀과 비교하여 공통접지만 연결되지 않은 상태이다. 광센싱 셀(152)은 정상적인 메모리 셀의 오프(off) 셀 상태이다.
도 2의 광센싱 셀(152)은 실시예에 불과하다. 광센싱 셀(152)은 빛을 감지하여 누설 전류를 발생하게 하는 졍선을 포함한 다양한 구조를 가질 수 있다. 만약, 메모리(150)이 플래시(flash) 메모리라면, 광센싱 셀(152)은 일반적인 노아(NOR) 셀, 스택 게이트(staked gate cell), 스프릿 게이트 셀(split gate cell) 및 소스 사이드 인젝션 셀(Source side injection cell) 등 다양한 구조의 셀들이 될 수 있다.
스택 게이트 셀은 플로팅 게이트(floating gate)와 제어 게이트(control gate)가 순차적으로 적층되어 있는 형태이다. 스택 게이트 셀은 오버 이레이즈(over-erase) 문제가 있다. 오버 이레이즈 문제는 스택 게이트 셀에서 소거 동작 중 플로팅 게이트가 과도하게 디스챠지되는 것이다. 과도하게 디스챠지된 셀의 문턱전압(threshold volages)은 음의 값을 나타내고, 따라서 선택되지 않은 상태에서도 전류가 흐르는 문제가 발생한다. 이 문제를 해결하기 위하여 스프릿 게이트 셀의 제안되었다.
스프릿 게이트 셀은 제어 게이트 하부에 위치한 선택 게이트 채널(a select gate potion of a channel)을 이용하여 오버 이레이즈 문제를 해결한다. 과도하게 디스챠지된 플로팅 게이트 하부에 위치한 플로팅 게이트 채널(a floating gate portion of channel)로부터 누설 전류를 선택 게이트 영역(a select gate portion)에 의해 방지한다. 이때 제어 게이트는 턴오프 되어 있다. 스프릿 게이트 셀은 프로그래밍 효율이 낮다. 스프릿 게이트 셀은 불필요한 전력을 소비하고 프로그랭밍 속도가 느리다. 프로그랭밍 효율을 개선하기 위하여 소스 인사이드 인젝션 셀이 제안되었다.
소스 인사이드 인젝션 셀은 소스와 드레인을 가지는 기판 상에 형성된다. 종래의 스택 게이트 구조의 소스측 측벽에 측벽 게이트(side well gate)라고도 불리는 선택 게이트가 형성되어 있다. 따라서, 제어 게이트에 높은 전압이 인가되면, 소스로부터 플로팅 게이트로의 HEI(Hot Electron Injection)이 일어난다. 소스 인사이드 인젝션 셀은 종래의 방식보다 프로그래밍 효율이 1000~10000 배 개선된다.
도 3은 본 발명에 메모리 셀로 이용되는 메모리 셀들을 보여주고 있다. 도 3을 참조하면, 도 3a는 일반적인 노아 셀구조이다. 노아 셀은 비트라인(BLi)에 연결된 드레인, 공통접지(CS)에 연결되어 소스 및 워드라인(WLn)에 연결된 게이트를 포함하고 있다. 노아 셀은 게이트에 인가된 워드라인(WLn)에 의해 데이터를 프로그램하거나 소거한다. 도 3b는 EEPROM 셀 구조이다. EEPROM 셀은 제어 신호(CGn)을 입력받는 제어 게이트 셀을 포함하고 있다.
도 4는 본 발명에 광센싱 셀(152)로 이용되는 메모리 셀들을 보여주고 있다. 도 4a는 노아 셀구조이고, 도 4b는 EEPROM 셀 구조이다. 본 발명의 광센싱 셀(152)은 센싱 비트라인에 연결된 드레인, 워드라인(WLn)에 연결된 게이트 및 플로팅되어 있는 소스를 포함하고 있다. 도4을 참조하면, 광센싱 셀(152)은 도 3에 도시된 정상적인 메모리 셀들과 비교하여 공통접지에 연결되지 않은 오프 셀 상태이다. 따라서, 정상적인 상태에서 광센싱 셀(152)은 전류를 흐를 수 없게 된다. 하지만, 외부의 공격자에 의해 해당 광센싱 셀(152)에 빛이 조사되면, 광센싱 셀(152)은 정션(Junction)에서 누설 전류를 발생시킨다. 발생된 누설 전류는 센싱 비트라인(SBLj)을 통해 감지 증폭기(154)로 흘러간다.
본 발명의 광센싱 셀(152)은 정상적인 메모리 셀과 공정적으로 유사한 구조이다. 광센싱 셀(152)은 인접한 메모리의 정상적인 셀과 유사하나 공통접지가 절단된 구조이다.
본 발명의 광센싱 셀(152)은 반드시 공통접지만을 절단하는 구조일 필요는 없다. 광센싱 셀(152)은 국부적으로 조사된 빛에 따라 누설 전류를 발생시키는 졍선을 가지고 있으며, 정상적인 상태에서 오프 셀이 되기만 하면 된다.
도 5은 본 발명의 메모리(150)의 또 다른 실시예를 보여주고 있다. 도 5을 참조하면, 메모리(150)는 게이트가 워드라인(WLn)에 연결되지 않는 광센싱 셀 어레이들(152c,152d)을 포함하고 있다. 도 5에서 정상적인 메모리 셀을 일반적인 노아 셀로 사용한다면, 광센싱 셀(152)은 도6과 같다. 도 6을 참조하면, 광센싱 셀(152)는 센싱 비트라인(SBLj)에 연결된 드레인 및 공통접지(CS)에 연결된 소스를 포함하고 있다. 도 6을 참조하면, 도 6a는 광센싱 셀(152)의 게이트가 플로팅된 상태이고, 도 6b 및 도 6c는 광센싱 셀(152)의 게이트가 접지된 상태이다. 여기서, 도 6b는 노아 셀 구조이고, 도 6c는 EEPROM 셀 구조이다. 따라서 광센싱 셀(152)은 정상상태에서 오프 셀 상태이다. 그러나 빛이 조사되면, 광센싱 셀(152)은 누설 전류를 발생시킨다. 발생된 누설 전류는 센싱 비트라인(SBLj)을 통하여 감지 증폭기(154)로 흘러간다. 감지 증폭기(154)는 센싱 비트라인(SBLj)에 흐르는 전류를 감지하여 검출신호(DE)을 생성하여 리셋 제어 회로(160)로 출력한다.
본 발명에 따른 스마트 카드(100)는 광센싱 셀 어레이가 연결된 센싱 비트라인들(SBL0~SBLm)을 포함하고 있다. 센싱 비트라인들(SBL0~SBLm)은 정상 상태의 메모리 셀 어레이를 동작할 때 자동으로 활성화되는 것을 특징으로 한다. 그러나 반드시 이럴 필요는 없다. 본 발명의 메모리(150)는 센싱 비트라인들(SBL0~SBLm)의 활성 상태를 제어할 수도 있다.
도 7은 센싱 비트라인들(SBL0~SBLm)을 제어할 수 있는 메모리(150)에 대한 실시예이다. 도 7을 참조하면, 본 발명의 메모리(150)는 광센싱 셀 어레이들(152e,152f)를 포함하는 메모리 셀 어레이(151), 광센싱 셀 어레이들(152e,152f)의 동작을 선택하는 멀티플라이어(156) 및 감지 증폭기(158)을 포함하고 있다. 메모리(150)는 제어신호(CSBL)에 응답하여 빛을 감지하고자 하는 광센싱 셀 어레이를 선택하게 된다. 즉, 광센싱 셀 어레이가 연결된 센싱 비트라인들(SBL0~SBLm) 중에서 필요한 부분만 빛을 감지하는데 이용할 수 있다.
멀티플라이어(156)는 간단하게 각각의 센싱 비트라인(SBL0~SBLm)에 연결된 스위치 트랜지스터들(도시되어 있지 않음)로 구성할 수 있다. 제어신호(CSBL)은 각각의 스위치 트랜지스터들을 제어하여 원하는 센싱 비트라인을 선택할 수 있게 된다.
도 7을 참조하면, 메모리(150)의 빛을 감지하는 과정은 다음과 같다. 메모리(150)는 제어신호(CSBL)에 응답하여 공격이 예상되는 센싱 비트라인(SBLm)을 선택하게 된다. 선택된 센싱 비트라인(SBLj)에 연결된 광센싱 셀 어레이는 빛이 조사되면 누설 전류를 발생시킨다. 발생된 누설 전류는 선택된 센싱 비트라인(SBLj)을 통하여 감지 증폭기(158)로 흘러간다. 감지 증폭기(158)는 누설 전류에 따라 검출신호(DE)을 생성하여 리셋 제어 회로(160)로 출력한다.
도 2, 도 5 및 도 7을 참조하면 본 발명의 스마트 카드(100)의 메모리(150)는 광센싱 셀 어레이 구조를 취하고 있다. 그러나 반드시 그럴 필요는 없다. 본 발명의 스마트 카드(100)는 메모리 셀 어레이에 다양한 구조로 광센싱 셀(152)을 포함시킬 수 있다.
본 발명의 광센싱 셀(152)은 메모리 셀 어레이의 정상적인 셀과 공정상 구조가 유사하여 제작 과정이 용이하게 된다.
또한, 메모리 셀 어레이에 레이저 스팟 크기보다 작게 광센싱 셀들을 배치하여 국부적으로 빛을 조사하는 공격을 감지할 수 있게 된다. 이로써 본 발명의 스마트 카드(100)은 보안성을 높이게 된다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 국부적으로 조사되는 빛을 감지하는 광센싱 셀을 가지는 메모리를 구비하여 스마트 카드의 보안성을 향상시키게 된다.

Claims (14)

  1. 외부의 빛을 감지하는 광센싱 셀을 갖고, 상기 광센싱 셀에 의해 감지된 빛에 따라 검출신호를 생성하는 메모리; 및
    상기 검출신호에 응답하여 리셋 신호를 생성하는 리셋 제어 회로를 포함하되,
    상기 광센싱 셀은 상기 외부의 빛에 의해 누설 전류를 발생하는 정션을 포함하는 스마트 카드.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 광센싱 셀은 메모리 셀 어레이 사이에 복수의 어레이 구조로 배치되어 있는 스마트 카드.
  4. 제 3 항에 있어서,
    상기 광센싱 셀은 오프 셀 상태인 스마트 카드.
  5. 제 4 항에 있어서,
    상기 메모리는,
    비트라인에 연결된 드레인, 공통접지에 연결된 소스 및 워드라인에 연결된 게이트를 가지는 정상 셀들을 포함하는 복수의 메모리 셀 어레이;
    센싱 비트라인에 연결된 드레인, 상기 워드라인에 연결된 게이트 및 플로팅되어 있는 소스를 가지는 상기 광센싱 셀을 포함하는 복수의 광센싱 셀 어레이; 및
    상기 센싱 비트라인에 연결되고, 외부로부터 빛이 조사되었을 때 상기 광센싱 셀에 발생하여 상기 센싱 비트라인에 흐르는 누설전류를 감지하여 상기 검출신호를 생성하는 감지 증폭기를 포함하는 스마트 카드.
  6. 제 5 항에 있어서,
    상기 정상 셀은 노아 구조의 셀인 스마트 카드.
  7. 제 6 항에 있어서,
    상기 정상 셀은 스택 게이트 셀(staked gate cell), 스프릿 게이트 셀(split gate cell) 및 소스 사이드 인젝션 셀(Source side injection cell) 중에 어느 하나인 스마트 카드.
  8. 제 4 항에 있어서,
    상기 메모리는,
    비트라인에 연결된 드레인, 공통접지에 연결된 소스 및 워드라인에 연결된 게이트를 가지는 정상 셀들을 포함하는 복수의 메모리 셀 어레이;
    센싱 비트라인에 연결된 드레인, 상기 공통접지에 연결된 소스 및 플로팅 되어 있는 게이트를 가지는 상기 광센싱 셀을 포함하는 복수의 광센싱 셀 어레이; 및
    상기 센싱 비트라인에 연결되고, 외부로부터 빛이 조사되었을 때 상기 광센싱 셀에 발생하여 상기 센싱 비트라인에 흐르는 누설전류를 감지하여 상기 검출신호를 생성하는 감지 증폭기를 포함하는 스마트 카드.
  9. 제 4 항에 있어서,
    상기 메모리는,
    비트라인에 연결된 드레인, 공통접지에 연결된 소스 및 워드라인에 연결된 게이트를 가지는 정상 셀들을 포함하는 복수의 메모리 셀 어레이;
    센싱 비트라인에 연결된 드레인, 상기 공통접지에 연결된 소스 및 접지되어 있는 게이트를 가지는 상기 광센싱 셀을 포함하는 복수의 광센싱 셀 어레이; 및
    상기 센싱 비트라인에 연결되고, 외부로부터 빛이 조사되었을 때 상기 광센싱 셀에 발생하여 상기 센싱 비트라인에 흐르는 누설전류를 감지하여 상기 검출신호를 생성하는 감지 증폭기를 포함하는 스마트 카드.
  10. 제 4 항에 있어서,
    상기 메모리는,
    비트라인에 연결된 드레인, 공통접지에 연결된 소스 및 워드라인에 연결된 게이트를 가지는 정상 셀들을 포함하는 복수의 메모리 셀 어레이;
    센싱 비트라인에 연결된 드레인, 상기 워드라인에 연결된 게이트 및 플로팅되어 있는 소스를 가지는 상기 광센싱 셀을 포함하는 복수의 광센싱 셀 어레이;
    선택신호에 응답하여 복수의 센싱 비트라인을 선택적으로 활성화시키는 멀티플라이어; 및
    외부로부터 빛이 조사되었을 때 상기 광센싱 셀에 발생하여 활성화된 센싱 비트라인에 흐르는 누설전류를 감지하여 상기 검출신호를 생성하는 감지 증폭기를 포함하는 스마트 카드.
  11. 제 10 항에 있어서,
    상기 멀티플라이어는 복수의 엔모스 트랜지스터를 포함하되,
    상기 엔모스 트랜지스터는 각각 상기 센싱 비트라인에 연결된 드레인, 상기 감지 증폭기에 연결된 소스 및 상기 선택신호를 입력받는 게이트를 포함하는 스마트 카드.
  12. 제 4 항에 있어서,
    상기 메모리는,
    비트라인에 연결된 드레인, 공통접지에 연결된 소스 및 워드라인에 연결된 게이트를 가지는 정상 셀들을 포함하는 복수의 메모리 셀 어레이;
    센싱 비트라인에 연결된 드레인, 상기 공통접지에 연결된 소스 및 플로팅 되어 있는 게이트를 가지는 상기 광센싱 셀을 포함하는 복수의 광센싱 셀 어레이;
    선택신호에 응답하여 복수의 센싱 비트라인을 선택적으로 활성화시키는 멀티플라이어; 및
    외부로부터 빛이 조사되었을 때 상기 광센싱 셀에 발생하여 활성화된 센싱 비트라인에 흐르는 누설전류를 감지하여 상기 검출신호를 생성하는 감지 증폭기를 포함하는 스마트 카드.
  13. 제 12 항에 있어서,
    상기 멀티플라이어는 복수의 엔모스 트랜지스터를 포함하되,
    상기 엔모스 트랜지스터는 각각 상기 센싱 비트라인에 연결된 드레인, 상기 감지 증폭기에 연결된 소스 및 상기 선택신호를 입력받는 게이트를 포함하는 스마트 카드.
  14. 제 1 항에 있어서,
    상기 메모리는 불휘발성 메모리인 스마트 카드.
KR1020060123219A 2006-12-06 2006-12-06 빛을 감지하는 스마트 카드 KR100837275B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060123219A KR100837275B1 (ko) 2006-12-06 2006-12-06 빛을 감지하는 스마트 카드
US11/945,502 US7813175B2 (en) 2006-12-06 2007-11-27 Smart card capable of sensing light
DE102007059923.6A DE102007059923B4 (de) 2006-12-06 2007-12-03 Smart-Card
FR0759605A FR2909788B1 (fr) 2006-12-06 2007-12-06 Carte a puce capable de detecter de la lumiere
US12/877,539 US8254169B2 (en) 2006-12-06 2010-09-08 Smart card capable of sensing light

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060123219A KR100837275B1 (ko) 2006-12-06 2006-12-06 빛을 감지하는 스마트 카드

Publications (1)

Publication Number Publication Date
KR100837275B1 true KR100837275B1 (ko) 2008-06-11

Family

ID=39432630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060123219A KR100837275B1 (ko) 2006-12-06 2006-12-06 빛을 감지하는 스마트 카드

Country Status (4)

Country Link
US (2) US7813175B2 (ko)
KR (1) KR100837275B1 (ko)
DE (1) DE102007059923B4 (ko)
FR (1) FR2909788B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1866845B1 (en) * 2004-12-10 2013-03-27 Nxp B.V. Data carrier with a chip and a plurality of sensors
KR100837275B1 (ko) * 2006-12-06 2008-06-11 삼성전자주식회사 빛을 감지하는 스마트 카드
KR101477630B1 (ko) * 2007-10-09 2014-12-30 삼성전자주식회사 빛 공격을 검출할 수 있는 메모리 장치 및 그 방법
EP2282279A1 (en) 2009-07-20 2011-02-09 Nxp B.V. Method and device for detection of light attacks
US8130008B2 (en) 2010-03-01 2012-03-06 Infineon Technologies Ag Integrated circuit with a radiation-sensitive thyristor structure
DE102013112552B4 (de) * 2013-11-14 2017-05-24 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Sichern einer Schaltungsanordnung gegen wiederholte Lichtangriffe
FR3036212B1 (fr) * 2015-05-12 2018-08-03 Ingenico Group Systeme et procede de detection optique d'intrusion, dispositif electronique, programme et support d'enregistrement correspondants
TWI627587B (zh) * 2017-03-31 2018-06-21 王中勝 光電晶片卡
CN107424650B (zh) * 2017-08-11 2021-04-27 北京兆易创新科技股份有限公司 一种存储器及其探测方法、以及芯片
CN107481763B (zh) * 2017-08-11 2020-07-31 北京兆易创新科技股份有限公司 一种存储器及其探测方法、以及芯片
KR102687192B1 (ko) 2019-02-18 2024-07-19 삼성전자주식회사 메모리 장치 및 시스템
KR20210089281A (ko) 2020-01-07 2021-07-16 삼성전자주식회사 반도체 장치의 방어 회로 및 이를 포함하는 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040053803A (ko) * 2002-12-13 2004-06-24 가부시끼가이샤 르네사스 테크놀로지 반도체집적회로 및 ｉｃ카드

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909026A (en) * 1996-11-12 1999-06-01 California Institute Of Technology Integrated sensor with frame memory and programmable resolution for light adaptive imaging
DE19947574A1 (de) 1999-10-01 2001-04-12 Giesecke & Devrient Gmbh Verfahren zur Sicherung eines Datenspeichers
DE10164419A1 (de) 2001-12-29 2003-07-17 Philips Intellectual Property Verfahren und Anordnung zum Schutz von digitalen Schaltungsteilen
KR100471147B1 (ko) * 2002-02-05 2005-03-08 삼성전자주식회사 보안 기능을 갖는 반도체 집적 회로
DE10254325A1 (de) 2002-11-21 2004-06-03 Philips Intellectual Property & Standards Gmbh Elektronisches Speicherbauteil
US6970386B2 (en) 2003-03-03 2005-11-29 Emosyn America, Inc. Method and apparatus for detecting exposure of a semiconductor circuit to ultra-violet light
KR20050066558A (ko) 2003-12-26 2005-06-30 매그나칩 반도체 유한회사 광검출 회로를 이용하여 보안성을 강화한 반도체 소자
KR100649882B1 (ko) * 2005-07-19 2006-11-27 삼성전자주식회사 비정상 조건 검출회로, 집적회로 카드, 및 ｃｐｕ 작동방법
KR100618051B1 (ko) * 2005-09-08 2006-08-30 삼성전자주식회사 전압 글리치를 검출하기 위한 장치와 검출방법
KR100837275B1 (ko) * 2006-12-06 2008-06-11 삼성전자주식회사 빛을 감지하는 스마트 카드

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040053803A (ko) * 2002-12-13 2004-06-24 가부시끼가이샤 르네사스 테크놀로지 반도체집적회로 및 ｉｃ카드

Also Published As

Publication number Publication date
US8254169B2 (en) 2012-08-28
US7813175B2 (en) 2010-10-12
DE102007059923A1 (de) 2008-07-03
FR2909788B1 (fr) 2011-09-16
US20080135966A1 (en) 2008-06-12
DE102007059923B4 (de) 2022-03-17
FR2909788A1 (fr) 2008-06-13
US20100329009A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
KR100837275B1 (ko) 빛을 감지하는 스마트 카드
US7821841B2 (en) Method of detecting a light attack against a memory device and memory device employing a method of detecting a light attack
KR100471147B1 (ko) 보안 기능을 갖는 반도체 집적 회로
US7982488B2 (en) Phase-change memory security device
KR20170101195A (ko) 보안 모드 데이터 보호
JP4822231B2 (ja) 長い摂動による故障の検出
CN100470789C (zh) 具有防光冲击保护的电子存储部件
US20060219796A1 (en) Integrated circuit chip card capable of determining external attack
US20060076413A1 (en) Chip card and chip card security device
US7342834B2 (en) Data storage having injected hot carriers and erasable when selectively exposed to ambient light radiation
US7450451B2 (en) Nonvolatile memory system and method for controlling nonvolatile memory
US7787315B2 (en) Semiconductor device and method for detecting abnormal operation
US20030133241A1 (en) Method and arrangement for protecting digital parts of circuits
US7117474B2 (en) Use detecting circuit
JP2005149438A (ja) 半導体装置
Handschuh et al. Securing flash technology
US20070058430A1 (en) Integrated circuit with a data memory protected against uv erasure
Handschuh et al. From Secure Memories to Smart Card Security
CN113851161A (zh) 电子设备及其智能卡和存储设备
JP2005242650A (ja) Ｉｃカード用ケース
JP2006172384A (ja) 半導体装置
JP2006085847A (ja) 破壊読出し方式不揮発性メモリ
JP2005301407A (ja) デバイスの実装構造及びｉｃカード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 12