CN100470789C - 具有防光冲击保护的电子存储部件 - Google Patents

具有防光冲击保护的电子存储部件 Download PDF

Info

Publication number
CN100470789C
CN100470789C CNB2003801037342A CN200380103734A CN100470789C CN 100470789 C CN100470789 C CN 100470789C CN B2003801037342 A CNB2003801037342 A CN B2003801037342A CN 200380103734 A CN200380103734 A CN 200380103734A CN 100470789 C CN100470789 C CN 100470789C
Authority
CN
China
Prior art keywords
substrate
memory unit
memory
trap
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801037342A
Other languages
English (en)
Other versions
CN1714448A (zh
Inventor
M·瓦纳
J·加贝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1714448A publication Critical patent/CN1714448A/zh
Application granted granted Critical
Publication of CN100470789C publication Critical patent/CN100470789C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

为了进一步开发包含至少一个存储单元矩阵(10)的电子存储部件(100或100’)，所述存储单元矩阵嵌入和/或进入至少一个掺杂的接收衬底(20)中，使得能够直接检测到或立即感测到所谓的光冲击形式的光入射而没有停滞时间，本发明提出了接收衬底(20)至少部分并且/或者在其远离存储单元矩阵(10)的表面的至少一个上被至少一个顶/保护衬底(30)覆盖和/或包围，所述顶/保护衬底(30)与接收衬底(20)的掺杂相反，以及所述衬底(20或30)中的至少一个(例如，接收衬底(20)和/或尤其是顶/保护衬底(30))与至少一个电路装置(分别是24或34)接触(12a或12b)或连接(32)，用于检测由光入射产生的电荷载流子引起的电压或电流。

Description

具有防光冲击保护的电子存储部件
技术领域
本发明一般涉及电子部件技术领域，尤其涉及微电子部件。
特别地，本发明涉及电子存储部件，包括至少一个嵌入和/或进入至少一个掺杂的接收衬底中的存储单元矩阵。
背景技术
电子存储部件，例如可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)或快闪存储器，允许以“1”和“0”的形式读取和/或写入数字数据，“1”和“0”经常被称作写或擦除状态(位)。诸如强光源照射(所谓的光冲击)的外部影响可能导致这些数据的不正确读取。
这种数据的不正确读取可以使用例如纠错码计数，这样信息被过量地存储在该物理媒质上，并且一旦读入了数据，算法就精确检查这些数据的错误。
通常使用的算法可以在例如8个逻辑位(对应于多于8个物理位)的存储块中检测和/或校正一个或多个不正确的位(已知的例子是汉明码)。
由于效率和成本的要求，在纠错码的情况下，理论上用于错误检测的算法不能检测所有可能的错误，但是总是能够限于检测和可能校正每个存储块中相对少的位。在安全至关重要的应用中，尤其如果某些特征错误模式在位中发生得比其它错误模式更为频繁、或者可以通过外部操作故意产生，这往往是不够的。
因此，例如，当编码进入支付卡的货币计数时，保证物理稳定状态(即多年后可以通过物理处理将数据存储媒质改变成该状态)对应于空帐户状态总是重要的，以便支付卡在没有授权的情况下不能记帐更多的钱。
抵抗光冲击的其它可能方式有例如，复制的数据读取访问(所谓的“读验证模式”)，其中结果被相互比较，或者在实际读取访问之前或之后使用禁用的字线读取数据。禁用的字线具有这样的效果：在无错误的操作中总是读取一个且相同的模式(所谓的“读取已知答案模式”)；与其的偏离则表示冲击。
然而，类似“读验证模式”或者“读取已知答案模式”的复制的读取访问仅能够检测恰好发生在验证读取访问时的冲击。这个时间窗口之外是这种传感器的盲区，因为作为规则的错误仅在读取过程中的瞬间发生；此外，使用这些方法使得有效读取访问延长。
最后，也存在可分布在存储芯片上的专用光传感器。虽然这种专用光传感器可以在任何需要的时间检测光冲击，但是它们相对于存储芯片小并且因此不能够提供完全的表面覆盖。现反，如果增加这些传感器的数量，存储芯片所需要的空间也增加，这对于其制造成本有负面影响。
例如，在智能卡领域出现了所有上述潜在的安全隐患。
发明内容
基于上述的不利和缺点(＝昂贵、复杂的纠错机制；复制的读取访问；局部限制的光传感器)，本发明的目的是进一步开发一种上述类型的电子存储部件，使得能够直接检测或立即感测以所谓的光冲击形式发生的光入射，而没有停滞时间(＝对芯片开发的贡献)。
该目的通过本发明的电子存储部件实现。本发明还包括优选实施例以及进一步有利的发展。
根据本发明的示范，公开了一种全新的微电子存储芯片的方法，使用整体的、大面积的光传感器，并且没有停滞时间。
基于半导体的电子存储芯片中的存储单元被适当地排列成规则矩阵。尤其是在非易失性存储器的情况下，需要高电压用于编程或擦除。为了保持要处理的最大电压尽可能低，优选编程电压被分成正部分和负部分。这意味着其中形成存储单元的衬底也会连接到负电位。
为了使这变为可能，根据本发明的微电子存储芯片的进一步开创性开发，所述衬底(例如，是p掺杂的和/或已知为例如高电压P阱(HP-W))的底部和/或侧面被相反掺杂的掩埋N阱(BN-W)(其可以是例如n掺杂的)围绕。在光冲击过程中，在半导体中产生电荷载流子，这些电荷载流子尤其表现为与这些阱的接触中的额外电流。
这些电流可以利用至少一个电路装置测量，所述电路装置的形式优选为比较器电路，以便例如拒绝访问存储芯片，和/或在超过了(光)电压或光电流的特定极限或阈值时，向控制中央处理器(CPU)发送适当的警告信号。因此该电路装置的目标和目的是检测光入射产生的电荷电荷载流子引起的电压或电流，根据本发明该电路装置与其中至少一个衬底相接触或连接，
-例如与采取接收衬底形式的高电压P阱(HP-W)接触或连接，和/或
-优选与顶/保护衬底形式的掩埋N阱(BN-W)接触或连接。
与矩阵中的其它电路元件相反，所述其它电路元件中电流是基于正常读取过程流动的，掩埋n型阱处的电位在读取模式下是静态的。因此，使用本发明，即使小的光感生电流也可以以特别的优选方式恒定且明确地检测出。
测量存储单元矩阵的适当大面积阱中的感生电流的光传感器的优点在于：不仅覆盖存储芯片的更大部分，而且同时是持续有效的，即其不表现出任何停滞时间，在所述停滞时间中光冲击可以未经注意地进行。此外，存储芯片的空间要求的增加不明显，因为无论如何阱是已经存在，而且只需要保留例如用于容纳电流比较器和相关的逻辑的空间。
本发明最后涉及使用上述类型的电子存储部件用于光入射的特别是连续检测和/或特别是永久感测，该光入射特别是以至少一个光冲击的形式，例如入射到例如至少一个智能卡上。
附图说明
如前面已经讨论的，有各种可能的方式有利地体现和开发本发明的示范。在这一点上，将参考附图所示的实施方式的例子进一步描述本发明，但是本发明并不限于此。在图中：
图1是根据本发明的微电子存储部件的实施方式的第一个例子的示意性横截面表示，由于为了个别形式、元件、特征的清楚和可见性的原因，该图未按比例绘制；以及
图2是根据本发明的微电子存储部件的实施方式的第二个例子的示意性横截面表示，由于为了个别形式、元件、特征的清楚和可见性的原因，该图未按比例绘制。
具体实施方式
在图1和2中相同或相似的形式、元件或特征使用相同附图标记。
根据本发明，图1示出的实施方式的第一个例子中基于半导体的微电子存储芯片100，以及图2示出的实施方式的第二个例子中基于半导体的微电子存储芯片100’，分别是具有(n矩阵)存储单元10的闪存芯片，其嵌入进，即进入高电压P阱(HP-W)形式的p掺杂接收衬底20中。
两个外部源12a、12b，中央位线14、设置在位线14和第一源12a或第二源12b之间的字线16以及位于位线14和字线之间的控制栅18与该(n矩阵)存储单元10相关联。
在所示的存储芯片100(参见图1)或100’(参见图2)的情况下，需要高电压用于编程或擦除。为了在这种环境中保持要处理的最大电压尽可能低，编程电压被分成正部分和负部分。这意味着其中形成了存储单元10的p掺杂接收衬底20也可以连接到负电位。
为了使这变为可能，在图1和2中均示为高电压P阱(HP-W)的p掺杂接收衬底20被相反掺杂的掩埋N阱(BN-P)(＝n掺杂的顶/保护衬底30，该衬底30被埋入位于其下的p掺杂载体衬底40(晶片)中，并且保护(n矩阵)存储单元10不受强光源照射，即不受所谓的光冲击)所覆盖，并因此在其表面上被包围而远离存储单元10，即在底部和侧面处。在光冲击过程中，在半导体中产生电荷载流子，其尤其表现为在与这两个阱的接触中，即，在与接收衬底20的接触12a、12b中和与顶/保护衬底30的接触32中的额外电流。
在根据图1的微电子存储芯片100的实施方式的第一个例子中，通过比较器电路24无停滞时间(dead times)地测量这些电流，所述比较器电路24经由采取外部源形式的电接触12a与接收衬底20连接，以便拒绝对存储芯片100的访问和/或若超过了特定阈值(例如，关于光电流产生而设定的参考电流)则向控制中央处理器(CPU)发送适当的警告信号。可选择地或者除了电接触12a之外，比较器电路24到接收衬底20的连接也可能采取经外部源形式的电接触12b。
在根据图2的微电子存储芯片100’的实施方式的第二个例子中，通过比较器电路34无停滞时间地测量由于光冲击产生的额外电流，所述比较器电路34经由电接触32与顶/保护衬底30连接，以便拒绝对存储芯片100’的访问和/或若超过了特定阈值(例如，关于光电流产生而设定的参考电流)则向控制中央处理器(CPU)发送适当的警告信号。
与矩阵10中的其它电路元件相反，其中电流可以基于正常读取过程而流动，掩埋n掺杂的掩埋N阱(BN-W)30处的电位在读取模式下是静态的。因此根据图2的实施方式的第二个例子显得优于根据图1的实施方式的第一个例子，因为尤其是使用根据图2的实施方式的第二个例子时，即使小的光感生电流也可以在任何需要的时刻持续且明确地检测出。
该整体的光传感器，其测量存储单元矩阵10的大面积p掺杂的高电压P阱20(HP-W)中(＝根据图1的实施方式的第一个例子)的、或者存储单元矩阵10的大面积n掺杂的掩埋N阱(BN-W)30中(＝根据图2的实施方式的第二个例子)的感生电流，并且特别是在发生强光作用时，即发生强光冲击时立即“开始”，所述光传感器的优点在于不仅覆盖存储芯片100或100’的大部分，而且同时是持续有效的，即，其不表现出任何停滞时间，在所述停滞时间中光冲击可以未经注意地进行。
此外，存储芯片100或100’的空间需求仅不明显地增加，因为无论如何阱20、30已经存在，而且只需要保留例如用于容纳电流比较器24(＝根据图1的实施方式的第一个例子)或34(＝根据图2的实施方式的第二个例子)和相关逻辑的空间。
附图标记列表
100    电子存储部件，尤其是微电子存储部件(实施方式的第一个例子)
100’  电子存储部件，尤其是微电子存储部件(实施方式的第二个例子)
10     存储单元矩阵
12a 第一源，尤其是以接收衬底20和电路装置24之间的接触的形式
12b 第二源
14  位线
16  字线
18  控制栅
20  接收衬底，尤其是高电压P阱(HP-W)
24  电路装置，尤其是与接收衬底20相关的比较器电路
30  顶/保护衬底，尤其是掩埋N阱(BN-W)
32  连接，尤其是在顶/保护衬底30与电路装置34之间
34  电路装置，尤其是与顶/保护衬底30相关联的比较器电路
40  载体衬底

Claims (12)

1、一种电子存储部件(100或100’)，包括至少一个存储单元矩阵(10)，其形成在至少一个掺杂的接收衬底(20)中，其特征在于：
-接收衬底(20)被与接收衬底(20)相反掺杂的至少一个顶/保护衬底(30)至少部分地和/或在其远离存储单元矩阵(10)的至少其中一个表面上所覆盖和/或围绕，以及
-所述衬底(20或30)中的至少一个与至少一个电路装置(分别是24或34)接触(12a或12b)或连接(32)，用于检测由光入射产生的电荷载流子引起的电压或电流，
其特征在于：
所述接收衬底(20)是p掺杂的高电压P阱，或者
所述顶/保护衬底(30)是n掺杂的掩埋N阱，
其中，在光入射期间产生电荷载流子，并且电荷载流子表现为高电压P阱或掩埋N阱的接触中的额外电流。
2、根据权利要求1的存储部件，其特征在于所述电路装置(24或34)是至少一个比较器电路。
3、根据权利要求1的存储部件，其特征在于如果在所述电路装置(24或34)中超过了给定的极限电压或给定的极限电流，则
--拒绝对存储部件(100或100’)的访问，和/或
--向至少一个控制CPU发送至少一个警告信号。
4、根据权利要求1-3中任一项的存储部件，其特征在于顶/保护衬底(30)以阱的方式围绕接收衬底(20)。
5、根据权利要求1的存储部件，其特征在于顶/保护衬底(30)掩埋在载体衬底(40)中。
6、根据权利要求5的存储部件，其特征在于：
-载体衬底(40)是p掺杂的。
7、根据权利要求1-3中任一项的存储部件，其特征在于与存储单元矩阵(10)相关联的有：
-至少一个源(12a、12b)，
-至少一个位线(14)，
-至少一个字线(16)以及
-至少一个控制栅(18)。
8、根据权利要求7的存储部件，其中至少一个源(12a、12b)形成为接触。
9、根据权利要求1-3中任一项的存储部件，其特征在于存储部件(100或100’)是可擦除可编程只读存储器、电可擦除可编程只读存储器或者快闪存储器。
10、根据权利要求1-9中任一项的电子存储部件(100或100’)的用途，该电子存储部件(100或100’)用于光入射的连续检测和/或用于永久感测。
11、根据权利要求10的用途，其中所述光入射是至少一个光冲击。
12、根据权利要求10的用途，其中所述光入射到至少一个智能卡上。
CNB2003801037342A 2002-11-21 2003-11-13 具有防光冲击保护的电子存储部件 Expired - Fee Related CN100470789C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10254325A DE10254325A1 (de) 2002-11-21 2002-11-21 Elektronisches Speicherbauteil
DE10254325.9 2002-11-21

Publications (2)

Publication Number Publication Date
CN1714448A CN1714448A (zh) 2005-12-28
CN100470789C true CN100470789C (zh) 2009-03-18

Family

ID=32240235

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801037342A Expired - Fee Related CN100470789C (zh) 2002-11-21 2003-11-13 具有防光冲击保护的电子存储部件

Country Status (7)

Country Link
US (1) US7473958B2 (zh)
EP (1) EP1565940B1 (zh)
JP (1) JP2006507674A (zh)
CN (1) CN100470789C (zh)
AU (1) AU2003278531A1 (zh)
DE (1) DE10254325A1 (zh)
WO (1) WO2004047172A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887337A (zh) * 2016-09-30 2018-04-06 意法半导体(鲁塞)公司 受保护的电子芯片

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498644B2 (en) * 2002-06-04 2009-03-03 Nds Limited Prevention of tampering in electronic devices
JP4880597B2 (ja) * 2005-05-31 2012-02-22 京セラ株式会社 針状結晶の配列体を含む複合体およびその製造方法、ならびに光電変換素子、発光素子およびキャパシタ
KR100837275B1 (ko) 2006-12-06 2008-06-11 삼성전자주식회사 빛을 감지하는 스마트 카드
EP2208163B1 (en) 2007-09-10 2017-12-20 Nxp B.V. Method for controlling a pre-charge process and a respective integrated circuit
US7847581B2 (en) * 2008-04-03 2010-12-07 Stmicroelectronics (Rousset) Sas Device for protecting an integrated circuit against a laser attack
WO2009138892A1 (en) 2008-05-15 2009-11-19 Nxp B.V. A method for secure data reading and a data handling system
US20100013631A1 (en) * 2008-07-16 2010-01-21 Infineon Technologies Ag Alarm recognition
FR2980303A1 (fr) * 2011-09-19 2013-03-22 St Microelectronics Rousset Detection d'une attaque laser en face arriere d'un dispositif electronique, et support semiconducteur correspondant
FR2981783B1 (fr) * 2011-10-19 2014-05-09 St Microelectronics Rousset Systeme de detection d'une attaque par laser d'une puce de circuit integre
FR2991083A1 (fr) * 2012-05-24 2013-11-29 St Microelectronics Grenoble 2 Procede et dispositif de protection d'un circuit integre contre des attaques par sa face arriere
DE102013112552B4 (de) * 2013-11-14 2017-05-24 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Sichern einer Schaltungsanordnung gegen wiederholte Lichtangriffe
US9306573B2 (en) * 2014-07-21 2016-04-05 Microsemi SoC Corporation Apparatus and method for detecting and preventing laser interrogation of an FPGA integrated circuit
GB201607589D0 (en) * 2016-04-29 2016-06-15 Nagravision Sa Integrated circuit device
FR3057088A1 (fr) * 2016-09-30 2018-04-06 Stmicroelectronics (Rousset) Sas Detecteur laser picosecondes
FR3063597A1 (fr) * 2017-03-06 2018-09-07 Stmicroelectronics (Rousset) Sas Architecture de puce electronique
KR20210089281A (ko) 2020-01-07 2021-07-16 삼성전자주식회사 반도체 장치의 방어 회로 및 이를 포함하는 반도체 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341342A (en) * 1992-12-18 1994-08-23 National Semiconductor Corporation Flash memory cell structure
US6330190B1 (en) * 1996-05-30 2001-12-11 Hyundai Electronics America Semiconductor structure for flash memory enabling low operating potentials
US6026017A (en) * 1997-04-11 2000-02-15 Programmable Silicon Solutions Compact nonvolatile memory
US5867425A (en) * 1997-04-11 1999-02-02 Wong; Ting-Wah Nonvolatile memory capable of using substrate hot electron injection
US6025625A (en) * 1999-02-25 2000-02-15 Worldwide Semiconductor Manufacturing Corporation Single-poly EEPROM cell structure operations and array architecture
DE10101995A1 (de) * 2001-01-18 2002-07-25 Philips Corp Intellectual Pty Schaltungsanordnung und Verfahren zum Schützen mindestens einer Chipanordnung vor Manipulation und/oder vor Mißbrauch
US6512700B1 (en) * 2001-09-20 2003-01-28 Agere Systems Inc. Non-volatile memory cell having channel initiated secondary electron injection programming mechanism
DE10206186B4 (de) * 2002-02-14 2010-01-28 Infineon Technologies Ag Speichermatrix und Verfahren zur Absicherung einer Speichermatrix

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887337A (zh) * 2016-09-30 2018-04-06 意法半导体(鲁塞)公司 受保护的电子芯片

Also Published As

Publication number Publication date
EP1565940A1 (en) 2005-08-24
AU2003278531A1 (en) 2004-06-15
EP1565940B1 (en) 2016-08-03
DE10254325A1 (de) 2004-06-03
US7473958B2 (en) 2009-01-06
US20060081912A1 (en) 2006-04-20
CN1714448A (zh) 2005-12-28
JP2006507674A (ja) 2006-03-02
WO2004047172A1 (en) 2004-06-03

Similar Documents

Publication Publication Date Title
CN100470789C (zh) 具有防光冲击保护的电子存储部件
CN107958677B (zh) 具有智能温度感测和局部限制的非易失性存储器
US7159153B2 (en) Semiconductor integrated circuit with security function
KR101854927B1 (ko) 다수의 데이터 상태-실패들을 허용하는 비휘발성 메모리에서 다중 비트 프로그래밍 방법 및 프로그래밍 실패의 경우 데이터 복구 방법
US8254169B2 (en) Smart card capable of sensing light
KR101961975B1 (ko) 비휘발성 저장소자에 대한 온 칩 다이내믹 판독
CN108573733B (zh) 具有编程失败恢复的非易失性存储器
CN1853239B (zh) 检测过度编程的存储器
US10216484B2 (en) Random number generation with ferroelectric random access memory
US9330783B1 (en) Identifying word-line-to-substrate and word-line-to-word-line short-circuit events in a memory block
CN102037441A (zh) 安全随机数生成器
KR20140109876A (ko) 결함이 있는 워드 라인 검출
KR20200132671A (ko) 메모리 셀의 잘못된 형상 완화
CN101589437B (zh) 用于验证编程的分段位扫描
WO2017189073A1 (en) Non-volatile memory with in field failure prediction using leakage detection
US20060076413A1 (en) Chip card and chip card security device
CN111916139A (zh) 具有用户定义的加标记机制的存储器装置
US11170858B2 (en) Method and apparatus for eliminating EEPROM bit-disturb
CN1714408B (zh) 电路装置和用于记录光冲击的方法
CN102216938B (zh) 用于在便携式数据载体的存储器内可靠地存储数据的方法
JP3853737B2 (ja) Ｆｉｂセンサのための回路
CN108074615A (zh) 一种提高nor型flash稳定性的方法及装置
US6970386B2 (en) Method and apparatus for detecting exposure of a semiconductor circuit to ultra-violet light
JP2008250737A (ja) 電磁波照射検出回路、半導体装置、ｉｃカード
US20240203518A1 (en) Non-volatile memory system with secure detection of virgin memory cells

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070914

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070914

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

Termination date: 20211113