KR100618051B1 - 전압 글리치를 검출하기 위한 장치와 검출방법 - Google Patents

전압 글리치를 검출하기 위한 장치와 검출방법 Download PDF

Info

Publication number
KR100618051B1
KR100618051B1 KR1020050083498A KR20050083498A KR100618051B1 KR 100618051 B1 KR100618051 B1 KR 100618051B1 KR 1020050083498 A KR1020050083498 A KR 1020050083498A KR 20050083498 A KR20050083498 A KR 20050083498A KR 100618051 B1 KR100618051 B1 KR 100618051B1
Authority
KR
South Korea
Prior art keywords
data
circuit
sense amplifier
level
integrated circuit
Prior art date
Application number
KR1020050083498A
Other languages
English (en)
Inventor
김의승
김정현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050083498A priority Critical patent/KR100618051B1/ko
Priority to US11/434,933 priority patent/US7483328B2/en
Priority to TW095121175A priority patent/TWI315408B/zh
Priority to FR0652959A priority patent/FR2891943B1/fr
Priority to DE102006034271A priority patent/DE102006034271B4/de
Priority to JP2006225637A priority patent/JP4554573B2/ja
Application granted granted Critical
Publication of KR100618051B1 publication Critical patent/KR100618051B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Storage Device Security (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

집적회로가 개시된다. 독출 동작시 감지 증폭기를 이용하여 적어도 하나의 메모리 셀을 구비하는 메모리에 저장된 데이터를 독출하는 집적회로는 제1데이터 저장회로, 모니터링 감지 증폭기, 제2데이터 저장회로, 비교회로, 리셋신호 발생기, 및 CPU를 구비한다. 상기 제1데이터 저장회로는 기준 데이터를 저장하고, 상기 모니터링 감지 증폭기는 상기 독출 동작시 상기 제1데이터 저장회로에 저장된 상기 기준 데이터를 독출하고, 상기 제2데이터 저장회로는 적어도 하나의 래치를 구비하며 상기 적어도 하나의 래치는 상기 기준 데이터를 저장한다. 상기 비교회로는 상기 모니터링 감지 증폭기로부터 독출된 데이터와 상기 제2데이터 저장회로로부터 독출된 상기 기준 데이터를 수신하고, 이들을 비교하고, 그 비교결과에 따른 검출신호를 출력한다. 상기 리셋신호 발생기는 상기 비교회로로부터 출력된 검출신호에 응답하여 상기 집적회로의 동작을 리셋시키기 위한 리셋신호를 발생한다.
전압 글리치, 감지 증폭기, 직접회로 카드

Description

전압 글리치를 검출하기 위한 장치와 검출방법{Apparatus and method for detecting voltage glitch}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 전원공격을 방지하기 위한 커패시터를 구비하는 감지 증폭기를 구비하는 집적회로를 나타낸다.
도 2는 본 발명의 제1실시예에 따른 전압 글리치 검출회로를 구비하는 집적회로를 나타낸다.
도 3은 본 발명의 제1실시예에 따른 전압 글리치 검출회로를 구비하는 집적회로의 동작을 나타내는 흐름도이다.
도 4는 본 발명의 제2실시예에 따른 전압 글리치 검출회로를 구비하는 집적회로를 나타낸다.
도 5는 본 발명의 제2실시예에 따른 전압 글리치 검출회로를 구비하는 집적회로의 동작을 나타내는 흐름도이다.
도 6은 본 발명의 제3실시예에 따른 전압 글리치 검출회로를 나타낸다.
도 7은 본 발명의 제3실시예에 따른 전압 글리치 검출회로를 구비하는 집적회로를 나타낸다.
본 발명은 집적회로에 관한 것으로, 보다 상세하게는 집적회로에서 발생될 수 있는 전압 글리치를 검출하기 위한 전압 글리치 검출회로, 상기 전압 글리치 검출회로를 구비하는 집적회로, 및 상기 집적회로의 동작을 제어하는 방법에 관한 것이다.
집적회로 카드(IC card)는 스마트 카드(smart card)라고도 불리며, 신용카드 크기의 플라스틱 카드에 반도체 칩(또는 집적회로)이 부착된 형태로, 기존의 마그네틱 스트립 카드(magnetic stripe card)에 비하여 안전성이 높고, 저장된 데이터가 지워질 염려가 없을 뿐만 아니라, 데이터에 대한 보안성이 높다.
집적회로 카드 내부에 저장된 데이터는 안전하게 보관되어야 하며, 상기 데이터가 외부로 유출되는 경우에는 사용자나 시스템 운영자에게도 커다란 위험이 된다. 특히, 공격자가 집적회로 카드 내부에 저장된 데이터를 알아내기 위하여 직접적으로 집적회로 카드 내부의 신호를 모니터링하는 경우, 치명적으로 데이터가 손실된다.
따라서 집적회로 카드는 비정상적인 조건(예컨대, 비정상적인 전압, 주파수, 온도, 글리치, 또는 빛 노출 등)을 검출하기 위한 대응되는 검출기들을 구비하며, 상기 대응되는 검출기들 중에서 적어도 어느 하나의 검출기가 상기 비정상적인 조건을 검출하고, 그 검출결과로서 검출신호를 출력하는 경우, 상기 집적회로 카드에 내장된 CPU를 비롯한 모든 회로들은 상기 검출신호에 응답하여 리셋된다. 따라서 집적회로 카드는 외부 공격에 의한 데이터의 유출이나 파괴, 변조 등으로부터 데이터를 보호할 수 있다.
도 1은 전원공격을 방지하기 위한 커패시터를 구비하는 감지 증폭기를 구비하는 집적회로를 나타낸다. 도 1을 참조하면, 집적회로(10)는 메모리 어레이(12), 로우 디코더(14), 컬럼 디코더(16), 감지증폭기(18), 출력버퍼(20), 및 커패시터(22)를 구비한다.
상기 메모리 어레이(12)는 다수의 비휘발성 메모리 셀들, 예컨대 EEPROM 셀들, 또는 플레쉬 메모리 셀들을 구비한다. 상기 로우 디코더(14)와 상기 컬럼 디코더(16)는 제어회로(미도시)로부터 출력된 로우 어드레스(XADD)와 컬럼 어드레스(YADD)에 기초하여 소정의 데이터를 기입할 또는 소정의 데이터를 독출할 상기 메모리 어레이(12)의 영역을 지정한다.
상기 감지 증폭기(18)는 상기 메모리 어레이(12)로부터 출력된 전압을 증폭하고, 로우 디코더(14)와 컬럼 디코더(16)에 의하여 지정된 영역에 저장된 데이터(0 또는 1)에 따라 로우 레벨(또는 '0') 또는 하이 레벨(또는 '1')로 설정된 데이터를 출력한다. 상기 출력버퍼(20)는 상기 감지 증폭기(18)로부터 출력된 데이터를 래치하고, 안정된 데이터를 출력한다.
상기 커패시터(22)는, 내부전원(VDD)의 불안정 또는 메모리 셀 어레이(12)의 데이터를 부정하게 알아내기 위한 전원공격(power attack)을 방지하기 위하여, 감지 증폭기(18)의 내부전원(VDD)과 접지전압(VSS)사이에 접속된다. 그러나, 상기 커 패시터(22)가 보호할 수 있는 한계를 넘는 전원공격이 공격자에 의하여 시도되는 경우, 예컨대 내부전원(VDD)에 의도적인 글리치가 발생하는 경우, 상기 감지 증폭기(18)는 메모리 어레이(12)에 저장된 데이터를 제대로 독출하지 못한다. 즉, 상기 감지 증폭기(18)에서 독출 실패(read fail)가 발생하는 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 집적회로에서 발생될 수 있는 전압 글리치를 검출하기 위한 전압 글리치 검출회로, 상기 전압 글리치 검출회로를 구비하는 집적회로, 및 상기 집적회로의 동작을 제어하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 전압 글리치 검출회로는 모니터링 메모리 어레이, 모니터링 감지 증폭기, 데이터 저장회로, 및 비교회로를 구비한다. 상기 모니터링 메모리 어레이는 적어도 하나의 비휘발성 메모리 셀을 구비하며, 기준 데이터를 저장한다. 상기 모니터링 감지 증폭기는 독출 동작시 동작 제어신호에 응답하여 상기 모니터링 메모리 어레이로부터 상기 기준 데이터의 레벨을 증폭하고, 상기 기준 데이터에 기초하여 하이 레벨 또는 로우 레벨로 설정된 데이터를 출력한다.
상기 데이터 저장회로는 적어도 하나의 래치를 구비하며, 상기 적어도 하나의 래치는 상기 기준 데이터를 저장한다. 상기 비교회로는 상기 모니터링 감지증폭기로부터 독출되며 상기 하이 레벨 또는 상기 로우 레벨로 설정된 데이터와 상기 데이터 저장회로로부터 독출된 기준 데이터를 수신하고 이들을 비교하고 그 비교결과에 따른 검출신호를 출력한다.
상기 기술적 과제를 달성하기 위한 전압 글리치 검출회로는 레지스터와 비교회로를 구비한다. 상기 레지스터는 외부전압과 접지전압을 동작전압들로 하며, 클락신호에 응답하여 상기 외부전압의 레벨과 상기 접지전압의 레벨 중에서 어느 하나의 레벨을 갖는 입력신호를 수신하고, 상기 외부전압의 레벨과 상기 접지전압의 레벨 중에서 어느 하나의 레벨을 갖는 데이터 신호를 래치한다. 상기 비교회로는 내부전압과 상기 레지스터에 의하여 래치된 데이터 신호를 수신하고 이들을 비교하고 그 비교결과에 따른 검출신호를 출력한다.
본 발명에 따른 독출 동작시 감지 증폭기를 이용하여 적어도 하나의 메모리 셀을 구비하는 메모리에 저장된 데이터를 독출하는 집적회로는 제1데이터 저장회로, 모니터링 감지증폭기, 제2데이터 저장회로, 비교회로, 리셋신호 발생기, 및 CPU를 구비한다. 상기 제1데이터 저장회로는 기준 데이터를 저장한다. 상기 모니터링 감지 증폭기는 상기 독출 동작시 상기 제1데이터 저장회로에 저장된 상기 기준 데이터를 독출한다. 상기 제2데이터 저장회로는 적어도 하나의 래치를 구비하며 상기 적어도 하나의 래치는 상기 기준 데이터를 저장한다. 상기 비교회로는 상기 모니터링 감지 증폭기로부터 독출된 데이터와 상기 제2데이터 저장회로로부터 독출된 상기 기준 데이터를 수신하고 이들을 비교하고 그 비교결과에 따른 검출신호를 출력한다. 상기 리셋신호 발생기는 상기 검출신호에 응답하여 리셋신호를 발생하고, 상기 CPU는 상기 집적회로의 동작을 제어하고 상기 리셋신호에 응답하여 리셋 된다.
본 발명에 따른 집적회로는 메모리 어레이, 감지 증폭기, 제1데이터 저장회로, 모니터링 감지 증폭기, 제2데이터 저장회로, 비교회로, 리셋신호 발생회로, 및 CPU를 구비한다. 상기 메모리 어레이는 다수의 비휘발성 메모리 셀들을 구비한다. 상기 감지 증폭기는 독출 동작시 상기 다수의 메모리 셀들 중에서 대응되는 메모리 셀에 저장된 데이터를 독출한다. 상기 제1데이터 저장회로는 기준 데이터를 저장한다. 상기 모니터링 감지 증폭기는 상기 독출 동작시 상기 제1데이터 저장회로에 저장된 상기 기준 데이터를 독출한다. 상기 제2데이터 저장회로는 적어도 하나의 래치를 구비하며 상기 적어도 하나의 래치는 상기 기준 데이터를 저장한다.
상기 비교회로는 상기 모니터링 감지 증폭기로부터 독출된 데이터와 상기 제2데이터 저장회로로부터 독출된 상기 기준 데이터를 수신하고, 이들을 비교하고, 그 비교결과에 따른 검출신호를 출력한다. 상기 리셋신호 발생기는 상기 비교회로로부터 출력된 검출신호에 응답하여 리셋신호를 발생한다. 상기 CPU는 상기 리셋신호에 응답하여 리셋된다.
상기 기술적 과제를 당성하기 위한 집적회로는 레지스터, 비교회로, 리셋신호 발생기, 및 CPU를 구비한다. 상기 레지스터는 외부전압과 접지전압을 동작전압들로 하며, 클락신호에 응답하여 상기 외부전압의 레벨과 상기 접지전압의 레벨 중에서 어느 하나의 레벨을 갖는 입력신호를 수신하고, 상기 외부전압의 레벨과 상기 접지전압의 레벨 중에서 어느 하나의 레벨을 갖는 데이터 신호를 래치한다. 상기 비교회로는 내부전압과 상기 레지스터에 의하여 래치된 데이터 신호를 수신하고 이 들을 비교하고 그 비교결과에 따른 검출신호를 출력한다. 상기 리셋신호 발생기는 상기 비교회로로부터 출력된 상기 검출신호에 응답하여 리셋신호를 발생한다. 상기 CPU는 상기 리셋신호에 응답하여 리셋된다.
상기 기술적 과제를 달성하기 위한 독출 동작시 감지 증폭기를 이용하여 적어도 하나의 메모리 셀을 구비하는 메모리에 저장된 데이터를 독출하는 집적회로의 동작을 제어하는 방법은 상기 감지증폭기가 독출 동작을 수행할 때마다, 모니터링 감지 증폭기가 모니터링 메모리 어레이에 저장된 기준 데이터에 따라 하이 레벨 또는 로우 레벨로 설정된 데이터를 출력하는 단계, 기준 데이터와 상기 모니터링 감지 증폭기로부터 출력된 데이터를 비교하는 단계, 및 상기 기준 데이터와 상기 모니터링 감지 증폭기가 독출한 데이터가 서로 다른 경우, 상기 집적회로의 동작을 제어하는 CPU를 리셋시키기 위한 리셋신호를 발생한다.
상기 기술적 과제를 달성하기 위한 집적회로의 동작을 제어하는 방법은 외부전압과 접지전압을 동작전압들로 하는 래치가 클락신호에 응답하여 상기 외부전압의 레벨을 갖는 데이터 또는 상기 접지전압의 레벨을 갖는 데이터를 래치하는 단계, 내부전압의 레벨과 상기 래치에 의하여 래치된 데이터의 레벨을 비교하는 단계, 및 상기 내부전압의 레벨과 상기 래치에 의하여 래치된 데이터의 레벨이 서로 다른 경우, 상기 집적회로의 동작을 제어하는 CPU를 리셋시키기 위한 리셋신호를 발생한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도 면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 제1실시예에 따른 전압 글리치 검출회로를 구비하는 집적회로를 나타낸다. 도 2를 참조하면, 상기 집적회로(100)는 메모리 어레이(12), 로우 디코더(14), 컬럼 디코더(16), 감지 증폭기(18), 출력버퍼(20), 전압 글리치 검출회로(110), 리셋신호 발생기(130), 및 CPU(150)을 구비한다. 본 발명에 따른 집적회로(100)는 스마트 카드 또는 집적회로 카드에 장착될 수 있다.
전압 글리치 검출회로(110)는 모니터링 감지 증폭기(113)가 독출한 디지털 데이터와 기준 데이터 저장회로(115)에 저장되어 있는 디지털 데이터를 비교하고, 그 비교결과에 기초하여 감지 증폭기(18)와 상기 모니터링 감지 증폭기(113)로 공급되는 내부전압(VDD)에 발생되는 글리치를 검출한다.
상기 전압 글리치 검출회로(110)는 모니터링 메모리 어레이(111), 모니터링 감지증폭기(113), 기준 데이터 저장회로(115), 및 비교회로(117)를 구비한다.
상기 모니터링 메모리 어레이(111)는 적어도 하나의 메모리 셀을 구비하며, 상기 적어도 하나의 메모리 셀의 전기적 특성은 메모리 어레이(12)를 구성하는 다수의 메모리 셀들 각각의 전기적 특성과 동일한 것이 바람직하다. 그리고, 상기 적어도 하나의 메모리 셀은 EEPROM 셀 또는 플레쉬 메모리 셀과 같은 비휘발성 메모리 셀로 구현된다.
또한, 상기 모니터링 메모리 어레이(111)는 데이터 저장회로로서, 메모리 어레이(12)를 구성하는 각 메모리 셀에 흐르는 전류를 모델링한 소자, 예컨대 저항으로 구현될 수 있다.
상기 모니터링 감지증폭기(113)는 감지 증폭기(18)의 독출 동작을 모니터링하기 위한 증폭기로서, 상기 감지 증폭기(18)의 특성과 실질적으로 동일한 특성을 갖는다. 또한, 상기 모니터링 감지증폭기(113)는 상기 감지 증폭기(18)가 메모리 어레이(12)로부터 데이터를 독출하는 타이밍과 동일한 타이밍으로 상기 모니터링 메모리 어레이(111)에 저장된 데이터를 감지 증폭한다. 내부전압(VDD)은 상기 감지 증폭기(18)와 상기 모니터링 감지증폭기(113)로 공급된다.
상기 기준 데이터 저장회로(115)는 레지스터로 구현될 수 있으며, 적어도 하나의 래치(예컨대, D 플립-플롭)로 구현된다. 상기 기준 데이터 저장회로(115)는 클락신호(CLK)에 응답하여 기준 디지털 데이터를 저장한다.
상기 비교회로(117)는 상기 모니터링 감지증폭기(113)로부터 출력된 로우 레벨로 설정되거나 또는 하이 레벨로 설정된 데이터와 상기 기준 데이터 저장회로(115)로부터 출력된 데이터를 수신하고, 이들을 비교하고, 그 비교결과에 따른 검출신호(DET)를 출력한다. 상기 비교회로(117)는 모니터링 감지증폭기(113)의 출력단자에 접속된 제1입력단자, 상기 기준 데이터 저장회로(115)의 출력단에 접속된 제2입력단자, 및 검출신호(DET)를 출력하는 출력단자를 구비하는 배타 논리합 게이트(119)로 구현될 수 있으나 이에 한정되는 것은 아니다.
상기 리셋신호 발생기(130)는 상기 비교회로(117)로부터 출력된 검출신호 (DET)에 응답하여 리셋신호(RST)를 발생한다. 집적회로(100)의 동작을 제어하는 상기 CPU(150)는 리셋신호(RST)에 응답하여 리셋된다.
도 3은 본 발명의 제1실시예에 따른 전압 글리치 검출회로를 구비하는 집적회로의 동작을 나타내는 흐름도이다. 도 2와 도 3을 참조하여 본 발명에 따른 집적회로의 동작을 설명하면 다음과 같다.
집적회로(100)로 소정의 전원이 인가되면, 다수의 래치들로 구현된 상기 기준 데이터 저장회로(115)는 클락신호(CLK)에 응답하여 초기화된다. 즉, 상기 기준 데이터 저장회로(115)는 상기 클락신호(CLK)에 응답하여 기준 데이터(예컨대, 01001100)를 저장한다.
상기 모니터링 메모리 어레이(111)에는 상기 기준 데이터 저장회로(115)에 저장된 기준 데이터(예컨대, 01001100)와 동일한 데이터(예컨대, 01001100)가 저장되어 있다고 가정한다.
독출 동작시 마다, 감지 증폭기(18)는, 동작 제어신호(OCS)에 응답하여, 로우 어드레스(XADD)와 컬럼 어드레스(YADD)에 기초하여 로우 디코더(14)와 컬럼 디코도(16)에 의하여 지정된 메모리 어레이(12)의 영역에 저장된 데이터(0 또는 1)를 감지하고, 증폭하고, 상기 영역에 저장된 데이터(0 또는 1)에 따라 로우 레벨 또는 하이 레벨로 설정된 데이터를 출력한다.
상기 독출 동작시 마다, 상기 모니터링 감지증폭기(113)는, 동작 제어신호(OCS)에 응답하여, 모니터링 메모리 어레이(111)에 저장된 데이터(예컨대, 01001100)를 감지하고, 증폭하고, 로우 레벨 또는 하이 레벨로 설정된 데이터를 출 력한다(S110). 그리고, 비교회로(117)는 상기 모니터링 감지증폭기(113)로부터 출력된 데이터(예컨대, 01001100)와 기준 데이터 저장회로(115)에 저장된 데이터(예컨대, 01001100)를 수신하고, 이들을 비교하고(S120), 그 비교결과에 따른 감지신호(DET)를 출력한다.
상기 모니터링 감지증폭기(113)로 공급되는 내부전압(VDD)에 글리치가 발생되거나, 또는 잡음 등에 의하여 상기 내부전압(VDD)이 안정적이지 못할 경우, 상기 모니터링 감지증폭기(113)는 모니터링 메모리 어레이(111)에 저장된 데이터(예컨대, 01001100)를 정확하게 증폭하지 못한다. 따라서 상기 모니터링 감지증폭기(113)가 상기 모니터링 메모리 어레이(111)로부터 독출한 데이터가 11001100인 경우, 비교회로(117)는 하이 레벨(또는 1)을 갖는 검출신호(DET)를 출력한다(S140). 즉, 상기 모니터링 감지증폭기(113)에서는 독출 실패가 발생한다.
리셋신호 발생기(130)는 하이 레벨을 갖는 검출신호(DET)에 응답하여 하이 레벨을 갖는 리셋신호(RST)를 발생한다. 따라서 CPU(150)는 하이 레벨을 갖는 리셋신호(RST)에 응답하여 리셋되므로, 상기 CPU(150)는 더 이상 메모리 어레이(12)를 억세스할 수 없다(S150). 따라서 메모리 어레이(12)에 저장된 데이터는 공격자로부터 안전하게 보호된다.
그러나, 상기 모니터링 감지증폭기(113)로 공급되는 내부전압(VDD)에 글리치가 발생되지 않거나, 또는 잡음 등에 불구하고 상기 내부전압(VDD)이 안정적인 경우, 상기 모니터링 감지증폭기(113)는 상기 모니터링 메모리 어레이(111)로부터 01001100인 데이터를 독출할 수 있으므로, 비교회로(117)는 로우 레벨(또는 0)을 갖는 검출신호(DET)를 출력한다.
이때, 리셋신호 발생기(130)는 로우 레벨을 갖는 검출신호(DET)에 응답하여 로우 레벨을 갖는 리셋신호(RST)를 발생한다. 따라서 CPU(150)는 로우 레벨을 갖는 리셋신호(RST)에 응답하여 정상적으로 메모리 어레이(12)를 억세스할 수 있다(S130). 즉, 감지 증폭기(18)는 CPU(150)의 제어하에 정상적인 독출 동작을 수행한다.
공격자가 집적회로(100)로 공급되는 외부전압을 비정상 상태로 만드는 경우, 상기 외부전압에 연관된 내부전압(VDD)도 비정상 상태로 된다. 즉, 상기 모니터링 감지증폭기(113)로 공급되는 내부전압(VDD)의 불안정으로 인하여 상기 모니터링 감지증폭기(113)에서 독출 실패가 발생되는 경우, 상기 모니터링 감지증폭기(113)의 특성과 동일한 특성을 갖는 감지 증폭기(18)로 공급되는 내부전압(VDD)도 불안정할 것이다.
도 4는 본 발명의 제2실시예에 따른 전압 글리치 검출회로를 구비하는 집적회로를 나타낸다. 도 2와 도 4를 참조하면, 도 4에 도시된 집적회로(200)의 구조와 동작은 전압 글리치 검출회로(210)를 제외하고 도 2에 도시된 집적회로(100)의 구조와 동작과 동일하다.
상기 전압 글리치 검출회로(210)는 외부전압(VCC)으로 동작하는 래치(211과 217)로부터 출력된 데이터와 내부전압(VDD)을 비교하고, 비교결과에 따른 검출신호(DET)를 발생한다. 즉, 상기 검출신호(DET)의 레벨은 외부전압(VCC)의 안정성을 판단하는 기준이 된다.
상기 전압 글리치 검출회로(210)는 제1래치(211), 제1비교회로(213), 제2래치(217), 제2비교회로(219), 및 논리합 게이트(223)를 구비한다.
상기 제1래치(211)는 외부전압(VCC)이 정상적인 레벨을 갖는 경우 클락신호(CLK)에 응답하여 상기 외부전압(VCC)의 레벨을 갖는 신호(또는 데이터)를 래치한다. 그러나, 외부전압(VCC)이 글리치 또는 잡음 등에 의하여 비정상적인 레벨(예컨대, 순간적으로 접지전압(VSS))을 갖는 경우, 제1래치(211)는 로우 레벨(또는 "0")을 갖는 데이터를 래치할 수 있다.
상기 제1비교회로(213)는 제1래치(211)의 출력 신호와 내부전압(VDD)을 수신하고, 이들을 비교하고, 비교결과에 따른 검출신호(DET1)를 출력한다. 상기 제1비교회로(213)는 상기 내부전압(VDD)을 수신하는 제1입력단자, 상기 제1래치(211)의 출력 신호를 래치하는 제2입력단자, 및 상기 검출신호(DET1)를 출력하는 출력단자를 구비하는 배타 논리합 게이트(215)로 구현될 수 있으나 이에 한정되는 것은 아니다. 예컨대, 상기 제1비교회로(213)는 외부전압(VCC)이 정상적인 레벨을 갖는 경우 로우 레벨을 갖는 검출신호(DET1)를 출력하나, 상기 외부전압(VCC)이 비정상적인 레벨을 갖는 경우 하이 레벨을 갖는 검출신호(DET1)를 출력한다.
상기 제2래치(217)는 외부전압(VCC)이 정상적인 레벨을 갖는 경우 클락신호(CLK)에 응답하여 접지전압(VSS)의 레벨을 갖는 신호(또는 데이터)를 래치한다. 그러나, 외부전압(VCC)이 글리치 또는 잡음 등에 의하여 비정상적인 레벨(예컨대, 순간적으로 접지전압(VSS))을 갖는 경우 제2래치(217)는 하이 레벨(또는 "1")을 갖는 데이터를 래치할 수 있다.
상기 제2비교회로(219)는 제2래치(211)의 출력 신호와 접지전압(VSS)을 수신하고, 이들을 비교하고, 비교결과에 따른 검출신호(DET2)를 출력한다. 상기 제2비교회로(219)는 배타 논리합 게이트(221)로 구현될 수 있으나 이에 한정되는 것은 아니다.
예컨대, 상기 제2비교회로(219)는 외부전압(VCC)이 정상적인 레벨을 갖는 경우 로우 레벨을 갖는 검출신호(DET2)를 출력하나, 상기 외부전압(VCC)이 비정상적인 레벨을 갖는 경우 하이 레벨을 갖는 검출신호(DET2)를 출력한다.
상기 논리합 게이트(223)는 제1비교회로(213)와 제2비교회로(219)의 출력신호들(DET1과 DET2)을 수신하고, 이들을 논리합하고, 그 결과에 따른 검출신호(DET)를 출력한다. 상기 논리합 게이트(223)는 외부전압(VCC)이 정상적인 레벨을 갖는 경우 로우 레벨을 갖는 검출신호(DET)를 출력하나, 상기 외부전압(VCC)이 비정상적인 레벨을 갖는 경우 하이 레벨을 갖는 검출신호(DET)를 출력한다.
도 5는 본 발명의 제2실시예에 따른 전압 글리치 검출회로를 구비하는 집적회로의 동작을 나타내는 흐름도이다. 도 4와 도 5를 참조하여 본 발명에 따른 집적회로의 동작을 설명하면 다음과 같다.
대응되는 래치(211과 217)는 클락신호(CLK)에 응답하여 외부전압(VCC)의 레벨을 갖는 데이터 또는 접지전압(VSS)의 레벨을 갖는 데이터를 래치한다(S210). 대응되는 래치(211과 217)는 외부전압(VCC)이 정상적인 레벨을 갖는 경우 대응되는 입력신호(VSS 또는 VSS)의 레벨을 갖는 데이터를 래치하나, 상기 외부전압(VCC)이 글리치 또는 잡음 등에 의하여 비정상적인 레벨을 갖는 경우 상기 대응되는 래치 (211과 217)는 상기 입력신호(VCC 또는 VSS)의 레벨과 다른 레벨(VSS 또는 VCC)을 갖는 데이터를 래치한다.
대응되는 비교회로(213과 219)는 내부전압(VDD 또는 VSS)의 레벨과 대응되는 래치(211과 217)에 의하여 래치된 데이터의 레벨을 비교하고, 그 비교결과에 따른 대응되는 검출신호(DET1과 DET2)를 출력한다(S220).
외부전압(VCC)이 정상적인 레벨을 갖는 경우, 대응되는 비교회로(213과 219)는 로우 레벨을 갖는 대응되는 검출신호(DET1과 DET2)를 출력하므로 전압 글리치 검출회로(210)는 로우 레벨을 갖는 검출신호(DET)를 출력한다.
리셋신호 발생기(130)는 로우 레벨을 갖는 검출신호(DET)에 응답하여 로우 레벨을 갖는 리셋신호(RST)를 발생한다. 따라서 CPU(150)는 로우 레벨을 갖는 리셋신호(RST)에 응답하여 정상적으로 메모리 어레이(12)를 억세스할 수 있다(S230).
그러나, 글리치 또는 잡음 등에 의하여 상기 외부전압(VCC)이 비정상적인 레벨을 갖는 경우, 비교회로들(213과 219) 중에서 적어도 하나는 하이 레벨을 갖는 검출신호(DET1 및/또는 DET2)를 출력하므로 전압 글리치 검출회로(210)는 하이 레벨을 갖는 검출신호(DET)를 출력한다.
리셋신호 발생기(130)는 하이 레벨을 갖는 검출신호(DET)에 응답하여 하이 레벨을 갖는 리셋신호(RST)를 발생한다(S240). 따라서 CPU(150)는 하이 레벨을 갖는 리셋신호(RST)에 응답하여 리셋되므로, 상기 CPU(150)는 더 이상 메모리 어레이(12)를 억세스할 수 없다(S250).
도 6은 본 발명의 제3실시예에 따른 전압 글리치 검출회로를 나타낸다. 도 6 을 참조하면, 전압 글리치 검출회로(310)는 모니터링 메모리 어레이(111), 모니터링 감지증폭기(113), 기준 데이터 저장회로(115), 비교회로(117), 제1래치(211), 제1비교회로(213), 제2래치(217), 제2비교회로(219), 및 논리합 게이트(311)를 구비한다.
상기 전압 글리치 검출회로(310)는 도 2와 도 3을 참조하여 상세히 설명한 바와 같이 감지 증폭기(18)로 공급되는 비정상적인 내부전압(VDD)에 따른 감지 증폭기(18)의 독출 동작을 모니터링하여 검출신호(DET1)를 출력하거나, 또는 도 4와 도5를 참조하여 상세히 설명한 바와 같이 대응되는 래치(211과 217)로 공급되는 비정상적인 외부전압(VCC)의 변동을 모니터링하고 대응되는 검출신호(DET2와 DET3)를 출력하고, 비정상적인 외부전압(VCC)의 변동과 비정상 적인 내부전압(VDD)의 변동 중에서 적어도 하나를 검출하고, 그 검출 결과(DET)를 출력한다.
도 7은 본 발명의 제3실시예에 따른 전압 글리치 검출회로를 구비하는 집적회로를 나타낸다. 도 7에 도시된 집적회로(300)는 메모리 어레이(12), 로우 디코더(14), 컬럼 디코더(16), 감지 증폭기(18), 출력버퍼(20), 전압 글리치 검출회로(310), 리셋신호 발생기(130), 및 CPU(150)를 구비한다.
상기 전압 글리치 검출회로(310)가 비정상 동작 조건, 예컨대 비정상적인 내부전압(VDD) 또는 비정상적인 외부전압(VCC)을 검출한 결과로서 하이 레벨을 갖는 검출신호(DET)를 출력하는 경우, 리셋신호 발생기(130)는 하이 레벨을 갖는 리셋신호(RST)를 CPU(130)로 출력한다. 집적회로(300)의 동작을 제어하는 상기 CPU(130)는 하이 레벨을 갖는 리셋신호(RST)에 응답하여 리셋된다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 전압 글리치 검출회로는 모니터링 감지 증폭기를 이용하여 감지 증폭기로 공급되는 불안정한 또는 비정상적인 내부전압을 용이하게 모니터링할 수 있는 이점이 있다.
상술한 바와 같이 본 발명에 따른 전압 글리치 검출회로는 외부전압을 동작전압으로 하는 래치의 데이터 레벨과 내부 전압을 비교하고, 그 비교결과에 따라 상기 외부전압의 비정상 여부를 용이하게 검출할 수 있는 이점이 있다.
상술한 바와 같이 CPU와 본 발명에 따른 전압 글리치 검출회로를 구비하는 집적회로는 상기 집적회로로 공급되는 비정상적인 내부전압 또는 비정상적인 외부전압을 검출하고 검출 결과에 기초하여 상기 CPU를 리셋시킬 수 있으므로 상기 집적회로에 저장된 데이터의 보안성이 증가하는 이점이 있다.

Claims (15)

  1. 전압 글리치 검출회로에 있어서,
    적어도 하나의 비휘발성 메모리 셀을 구비하며, 기준 데이터를 저장하기 위한 모니터링 메모리 어레이;
    독출 동작시 동작 제어신호에 응답하여 상기 모니터링 메모리 어레이로부터 상기 기준 데이터의 레벨을 증폭하고, 상기 기준 데이터에 기초하여 하이 레벨 또는 로우 레벨로 설정된 데이터를 출력하기 위한 모니터링 감지증폭기;
    상기 기준 데이터를 저장하기 위한 적어도 하나의 래치를 구비하는 데이터 저장회로; 및
    상기 모니터링 감지증폭기로부터 독출된 상기 하이 레벨 또는 상기 로우 레벨로 설정된 데이터와 상기 데이터 저장회로로부터 독출된 기준 데이터를 수신하고, 이들을 비교하고, 그 비교결과에 따른 검출신호를 출력하기 위한 비교회로를 구비하는 전압 글리치 검출회로.
  2. 전압 글리치 검출회로에 있어서,
    외부전압과 접지전압을 동작전압들로 하며, 상기 외부전압의 레벨과 상기 접지전압의 레벨 중에서 어느 하나의 레벨을 갖는 입력신호를 수신하고, 클락신호에 응답하여 상기 외부전압의 레벨과 상기 접지전압의 레벨 중에서 어느 하나의 레벨을 갖는 데이터 신호를 래치하기 위한 레지스터; 및
    내부전압과 상기 레지스터에 의하여 래치된 데이터 신호를 수신하고, 이들을 비교하고, 그 비교결과에 따른 검출신호를 출력하는 비교회로를 구비하는 전압 글리치 검출회로.
  3. 제1항 또는 제2에 있어서, 상기 비교회로는 배타 논리합 회로인 전압 글리치 검출회로.
  4. 독출 동작시 감지 증폭기를 이용하여 적어도 하나의 메모리 셀을 구비하는 메모리에 저장된 데이터를 독출하는 집적회로에 있어서,
    기준 데이터를 저장하기 위한 제1데이터 저장회로;
    상기 독출 동작시 상기 제1데이터 저장회로에 저장된 상기 기준 데이터를 증폭하기 위한 모니터링 감지증폭기;
    상기 기준 데이터를 저장하기 위한 제2데이터 저장회로; 및
    상기 모니터링 감지 증폭기로부터 독출된 데이터와 상기 제2데이터 저장회로로부터 독출된 상기 기준 데이터를 수신하고, 이들을 비교하고, 그 비교결과에 따른 검출신호를 출력하기 위한 비교회로;
    상기 검출신호에 응답하여 리셋신호를 발생하는 리셋신호 발생기; 및
    상기 집적회로의 동작을 제어하고 상기 리셋신호에 응답하여 리셋되는 CPU를 구비하는 집적회로.
  5. 제4항에 있어서, 상기 제1데이터 저장회로는 적어도 하나의 비휘발성 메모리 셀을 구비하며, 상기 적어도 하나의 비휘발성 메모리 셀은 상기 기준 데이터를 저장하는 집적회로.
  6. 제4항에 있어서, 상기 제2데이터 저장회로는 적어도 하나의 래치를 구비하며, 상기 적어도 하나의 래치는 클락신호에 응답하여 상기 기준 데이터를 래치하는 집적회로.
  7. 제4항에 있어서, 상기 비교회로는 상기 모니터링 감지 증폭기로부터 독출된 데이터를 수신하는 제1입력단자, 상기 제2데이터 저장회로로부터 독출된 상기 기준 데이터를 수신하는 제2입력단자, 및 상기 검출신호를 출력하기 위한 출력단자를 구비하는 배타 논리합 게이트인 집적회로.
  8. 집적회로 카드에 있어서,
    다수의 메모리 셀들을 구비하는 메모리 어레이;
    독출 동작시 상기 다수의 메모리 셀들 중에서 대응되는 메모리 셀에 저장된 데이터를 독출하기 위한 감지증폭기;
    기준 데이터를 저장하기 위한 제1데이터 저장회로;
    상기 독출 동작시 상기 제1데이터 저장회로에 저장된 상기 기준 데이터를 독출하기 위한 모니터링 감지증폭기;
    상기 기준 데이터를 저장하기 위한 제2데이터 저장회로; 및
    상기 모니터링 감지 증폭기로부터 독출된 데이터와 상기 제2데이터 저장회로로부터 독출된 상기 기준 데이터를 수신하고, 이들을 비교하고, 그 비교결과에 따른 검출신호를 출력하기 위한 비교회로;
    상기 비교회로로부터 출력된 검출신호에 응답하여 리셋신호를 발생하는 리셋 신호 발생기; 및
    상기 리셋신호에 응답하여 리셋되는 CPU를 구비하는 집적회로 카드.
  9. 제8항에 있어서, 상기 제1데이터 저장회로는 적어도 하나의 비휘발성 메모리 셀을 구비하며, 상기 적어도 하나의 비휘발성 메모리 셀은 상기 기준 데이터를 저장하는 집적회로 카드.
  10. 제8항에 있어서, 상기 제2데이터 저장회로는 적어도 하나의 래치를 구비하며, 상기 적어도 하나의 래치는 상기 기준 데이터를 래치하는 집적회로 카드.
  11. 제8항에 있어서, 상기 비교회로는 상기 모니터링 감지 증폭기로부터 독출된 데이터를 수신하는 제1입력 단자와 상기 제2데이터 저장회로로부터 독출된 상기 기준 데이터를 수신하는 제2입력단자와 상기 검출신호를 출력하는 출력단자를 구비하는 집적회로.
  12. 집적회로에 있어서,
    외부전압과 접지전압을 동작전압들로 하며, 클락신호에 응답하여 상기 외부전압의 레벨과 상기 접지전압의 레벨 중에서 어느 하나의 레벨을 갖는 입력신호를 수신하고 상기 외부전압의 레벨과 상기 접지전압의 레벨 중에서 어느 하나의 레벨을 갖는 데이터 신호를 래치하기 위한 레지스터;
    내부전압과 상기 레지스터에 의하여 래치된 데이터 신호를 수신하고, 이들을 비교하고, 그 비교결과에 따른 검출신호를 출력하는 비교회로;
    상기 비교회로로부터 출력된 상기 검출신호에 응답하여 리셋신호를 발생하는 리셋신호 발생기; 및
    상기 집적회로의 동작을 제어하고, 상기 리셋신호에 응답하여 리셋되는 CPU를 구비하는 집적회로.
  13. 제12항에 있어서, 상기 비교회로는 상기 내부전압을 수신하는 제1입력단자, 상기 레지스터에 의하여 래치된 데이터 신호를 수신하는 제2입력단자, 및 상기 검출신호를 출력하는 출력단자를 구비하는 배타 논리합 게이트인 집적회로.
  14. 독출 동작시 감지 증폭기를 이용하여 적어도 하나의 메모리 셀을 구비하는 메모리에 저장된 데이터를 독출하는 집적회로의 동작을 제어하는 방법에 있어서,
    상기 감지증폭기가 독출 동작을 수행할 때마다, 모니터링 감지 증폭기가 모니터링 메모리 어레이에 저장된 기준 데이터에 따라 하이 레벨 또는 로우 레벨로 설정된 데이터를 출력하는 단계;
    기준 데이터와 상기 모니터링 감지 증폭기가 출력한 데이터를 비교하는 단계; 및
    상기 기준 데이터와 상기 모니터링 감지 증폭기가 독출한 데이터가 서로 다른 경우, 상기 집적회로의 동작을 제어하는 CPU를 리셋시키기 위한 리셋신호를 발생하는 단계를 구비하는 집적회로의 동작을 제어하는 방법.
  15. 집적회로의 동작을 제어하는 방법에 있어서,
    외부전압과 접지전압을 동작전압들로 하는 래치가 클락신호에 응답하여 상기 외부전압의 레벨을 갖는 데이터 또는 상기 접지전압의 레벨을 갖는 데이터를 래치하는 단계;
    내부전압의 레벨과 상기 래치에 의하여 래치된 데이터의 레벨을 비교하는 단계; 및
    상기 내부전압의 레벨과 상기 래치에 의하여 래치된 데이터의 레벨이 서로 다른 경우, 상기 집적회로 카드의 동작을 제어하는 CPU를 리셋시키기 위한 리셋신호를 발생하는 단계를 구비하는 집적회로의 동작을 제어하는 방법.
KR1020050083498A 2005-09-08 2005-09-08 전압 글리치를 검출하기 위한 장치와 검출방법 KR100618051B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050083498A KR100618051B1 (ko) 2005-09-08 2005-09-08 전압 글리치를 검출하기 위한 장치와 검출방법
US11/434,933 US7483328B2 (en) 2005-09-08 2006-05-17 Voltage glitch detection circuits and methods thereof
TW095121175A TWI315408B (en) 2005-09-08 2006-06-14 Integrated circuit, voltage glitch detection circuits and methods thereof
FR0652959A FR2891943B1 (fr) 2005-09-08 2006-07-13 Procede et circuit de detection de tension transitoire
DE102006034271A DE102006034271B4 (de) 2005-09-08 2006-07-18 Spannungsstörimpulsdetektionsschaltung, zugehörige integrierte Schaltung und Steuerverfahren
JP2006225637A JP4554573B2 (ja) 2005-09-08 2006-08-22 電圧グリッチ検出回路とその検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050083498A KR100618051B1 (ko) 2005-09-08 2005-09-08 전압 글리치를 검출하기 위한 장치와 검출방법

Publications (1)

Publication Number Publication Date
KR100618051B1 true KR100618051B1 (ko) 2006-08-30

Family

ID=37601329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050083498A KR100618051B1 (ko) 2005-09-08 2005-09-08 전압 글리치를 검출하기 위한 장치와 검출방법

Country Status (6)

Country Link
US (1) US7483328B2 (ko)
JP (1) JP4554573B2 (ko)
KR (1) KR100618051B1 (ko)
DE (1) DE102006034271B4 (ko)
FR (1) FR2891943B1 (ko)
TW (1) TWI315408B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102188138B1 (ko) * 2020-03-05 2020-12-07 주식회사 로제타텍 화재 경보 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080086781A1 (en) * 2006-10-06 2008-04-10 Stephane Rodgers Method and system for glitch protection in a secure system
KR100837275B1 (ko) * 2006-12-06 2008-06-11 삼성전자주식회사 빛을 감지하는 스마트 카드
WO2009034490A1 (en) * 2007-09-10 2009-03-19 Nxp B.V. Integrated circuit with data line monitoring and alarm signal
GB2508172A (en) * 2012-11-22 2014-05-28 St Microelectronics Res & Dev A power-on reset signal generator which can detect short transient dips in the power supply voltage
US8892903B1 (en) * 2012-12-06 2014-11-18 Xilinx, Inc. Detection of power analysis attacks
GB2510129B (en) * 2013-01-24 2015-06-10 Nds Ltd Passing hidden information using attack detectors
KR102081923B1 (ko) * 2013-02-04 2020-02-26 삼성전자주식회사 메모리 시스템 및 메모리 컨트롤러의 동작 방법
US10302698B1 (en) * 2017-05-08 2019-05-28 Xilinx, Inc. Estimation of power consumed by combinatorial circuitry
US10733327B2 (en) * 2018-06-26 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for protecting a PUF generator
US10466275B1 (en) * 2018-06-28 2019-11-05 Xilinx, Inc. Glitch detector and test glitch generator
US11164648B2 (en) 2019-06-18 2021-11-02 Nxp Usa, Inc. Glitch profiling in an integrated circuit
US11855641B2 (en) 2020-07-07 2023-12-26 Infineon Technologies LLC Integrated resistor network and method for fabricating the same
KR20220057840A (ko) 2020-10-30 2022-05-09 삼성전자주식회사 글리치 검출기, 이를 포함하는 보안 소자 및 전자 시스템
US11977664B2 (en) * 2021-11-19 2024-05-07 Nxp Usa, Inc. Supply voltage proportionality monitoring in a system-on-chip (SOC)
US12068050B2 (en) 2022-06-02 2024-08-20 Micron Technology, Inc. Glitch detection redundancy

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317096A (ja) 1998-02-06 1999-11-16 Samsung Electronics Co Ltd 複合半導体メモリ装置のセルフテスト回路及びこれを用いたセルフテスト方法
KR20030092777A (ko) * 2002-05-31 2003-12-06 삼성전자주식회사 전압 글리치 검출 회로, 그것을 구비하는 집적회로장치,그리고 전압 글리치 어택으로부터 집적회로장치를보호하는 장치 및 방법
JP2004030887A (ja) 2002-05-29 2004-01-29 Agilent Technol Inc ＦｅＲＡＭセルを含む集積回路およびそのテスト方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6085342A (en) * 1997-05-06 2000-07-04 Telefonaktiebolaget L M Ericsson (Publ) Electronic system having a chip integrated power-on reset circuit with glitch sensor
JP4231572B2 (ja) * 1998-07-07 2009-03-04 沖電気工業株式会社 電圧監視回路及びそれを内蔵したメモリカード
JP2000076139A (ja) * 1998-08-28 2000-03-14 Nippon Telegr & Teleph Corp <Ntt> 携帯型情報記憶媒体
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
EP1154375A1 (de) 2000-05-11 2001-11-14 Infineon Technologies AG Schaltungsanordnung zur Detektion einer äusseren Einwirkung auf einen Halbleiterchip
JP3827534B2 (ja) * 2001-03-01 2006-09-27 シャープ株式会社 半導体記憶装置の基準電圧発生回路及びメモリ読出回路
DE10162306A1 (de) 2001-12-19 2003-07-03 Philips Intellectual Property Verfahren und Anordnung zur Verifikation von NV-Fuses sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
KR100476892B1 (ko) 2002-04-29 2005-03-17 삼성전자주식회사 데이터의 부정조작을 방지하는 방법 및 그것을 이용한데이터 처리 시스템
JP4124692B2 (ja) * 2003-04-25 2008-07-23 シャープ株式会社 不揮発性半導体記憶装置
JP4322686B2 (ja) * 2004-01-07 2009-09-02 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317096A (ja) 1998-02-06 1999-11-16 Samsung Electronics Co Ltd 複合半導体メモリ装置のセルフテスト回路及びこれを用いたセルフテスト方法
JP2004030887A (ja) 2002-05-29 2004-01-29 Agilent Technol Inc ＦｅＲＡＭセルを含む集積回路およびそのテスト方法
KR20030092777A (ko) * 2002-05-31 2003-12-06 삼성전자주식회사 전압 글리치 검출 회로, 그것을 구비하는 집적회로장치,그리고 전압 글리치 어택으로부터 집적회로장치를보호하는 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102188138B1 (ko) * 2020-03-05 2020-12-07 주식회사 로제타텍 화재 경보 장치

Also Published As

Publication number Publication date
TWI315408B (en) 2009-10-01
DE102006034271A1 (de) 2007-03-22
FR2891943A1 (fr) 2007-04-13
JP2007073041A (ja) 2007-03-22
TW200710419A (en) 2007-03-16
US20070058452A1 (en) 2007-03-15
US7483328B2 (en) 2009-01-27
JP4554573B2 (ja) 2010-09-29
DE102006034271B4 (de) 2008-10-02
FR2891943B1 (fr) 2012-01-13

Similar Documents

Publication Publication Date Title
KR100618051B1 (ko) 전압 글리치를 검출하기 위한 장치와 검출방법
CN111226279B (zh) 用于闪存存储器设备的防黑客入侵机构
US7535744B2 (en) Semiconductor integrated circuit and IC card system having internal information protection
US7969763B2 (en) Detector circuit for detecting an external manipulation of an electrical circuit, circuit arrangement comprising a plurality of detector circuits, memory device and method for operating a detector circuit
US5875142A (en) Integrated circuit with temperature detector
KR100591026B1 (ko) 퓨즈 검출 회로를 갖는 집적 회로 메모리
US7916517B2 (en) Circuit arrangement and method for recognizing manipulation attempts
US7304891B2 (en) Apparatus and method for improving write/read endurance of non-volatile memory
US7821841B2 (en) Method of detecting a light attack against a memory device and memory device employing a method of detecting a light attack
KR20110010733A (ko) 보안 난수 생성기
US20100169752A1 (en) Storage circuit with fault detection and method for operating the same
US7139186B2 (en) Failure detection circuit
US6590820B2 (en) Sense amplifier with reference cell circuit
US20070217274A1 (en) Nonvolatile memory system and method for controlling nonvolatile memory
CN106683703B (zh) 一种数据读取方法、集成电路及芯片
KR100830584B1 (ko) 플래시 메모리 장치 및 그것을 포함한 스마트 카드
KR20050046520A (ko) 오티피 블록이 포함된 플래시 메모리를 갖는 메모리 시스템
US7787315B2 (en) Semiconductor device and method for detecting abnormal operation
CN109388956B (zh) 对集成电路的保护
US7710762B2 (en) Device for protecting SRAM data
US20240354449A1 (en) Glitch detector and glitch detection method using the same
CN110838312B (zh) 用于电力损耗恢复的电路及使用此电路的装置与其方法
US7174435B2 (en) Memory control circuit, memory device, and microcomputer
US12040004B2 (en) Storage device with counter
US20230020463A1 (en) Laser detecting circuit and semiconductor apparatus including the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 13