KR102081923B1 - 메모리 시스템 및 메모리 컨트롤러의 동작 방법 - Google Patents

메모리 시스템 및 메모리 컨트롤러의 동작 방법 Download PDF

Info

Publication number
KR102081923B1
KR102081923B1 KR1020130012517A KR20130012517A KR102081923B1 KR 102081923 B1 KR102081923 B1 KR 102081923B1 KR 1020130012517 A KR1020130012517 A KR 1020130012517A KR 20130012517 A KR20130012517 A KR 20130012517A KR 102081923 B1 KR102081923 B1 KR 102081923B1
Authority
KR
South Korea
Prior art keywords
controller
nonvolatile memory
threshold value
threshold
reset
Prior art date
Application number
KR1020130012517A
Other languages
English (en)
Other versions
KR20140099735A (ko
Inventor
조성규
이진엽
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130012517A priority Critical patent/KR102081923B1/ko
Priority to US14/162,928 priority patent/US9390805B2/en
Publication of KR20140099735A publication Critical patent/KR20140099735A/ko
Application granted granted Critical
Publication of KR102081923B1 publication Critical patent/KR102081923B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

본 발명은 메모리 시스템에 관한 것이다. 본 발명의 메모리 시스템은, 불휘발성 메모리, 그리고 불휘발성 메모리를 제어하도록 구성되는 컨트롤러를 포함한다. 컨트롤러는 전원 전압의 레벨을 검출하도록 구성되는 전압 검출기를 포함한다. 전원 전압의 레벨이 문턱값보다 낮아질 때, 컨트롤러는 불휘발성 메모리에 리셋 커맨드를 전송한 후, 리셋 동작을 수행한다.

Description

메모리 시스템 및 메모리 컨트롤러의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEOMRY CONTROLLER}
본 발명은 반도체 메모리에 관한 것으로, 더 상세하게는 메모리 시스템 및 메모리 컨트롤러의 동작 방법에 관한 것이다.
반도체 메모리(semiconductor memory)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비소 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리는 크게 휘발성 메모리(Volatile memory)와 불휘발성 메모리(Nonvolatile memory)로 구분된다.
휘발성 메모리는 전원 공급이 차단되면 저장하고 있던 데이터를 소실하는 메모리 장치이다. 휘발성 메모리는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등을 포함한다. 불휘발성 메모리는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
반도체 메모리는 갑작스런 전원 오프(SPO, Sudden Power Off)를 경험할 수 있다. 갑작스런 전원 오프는 정전 또는 전원 플러그의 분리 등으로 인해, 반도체 메모리에 공급되는 전원이 예고 없이 차단되는 현상이다. 갑작스런 전원 오프는 반도체 메모리의 오동작을 유발할 수 있다. 반도체 메모리의 신뢰성을 향성시키기 이하여, 갑작스런 전원 오프에 대비하기 위한 다양한 연구가 요구되고 있다.
본 발명의 목적은 향상된 신뢰성을 갖는 메모리 시스템 및 메모리 컨트롤러의 동작 방법을 제공하는 데에 있다.
본 발명의 실시 예에 따른 메모리 시스템은, 불휘발성 메모리; 그리고 상기 불휘발성 메모리를 제어하도록 구성되는 컨트롤러를 포함하고, 상기 컨트롤러는 전원 전압의 레벨을 검출하도록 구성되는 전압 검출기를 포함하고, 상기 전원 전압의 레벨이 문턱값보다 낮아질 때, 상기 컨트롤러는 상기 불휘발성 메모리에 리셋 커맨드를 전송한 후, 리셋 동작을 수행하도록 구성된다.
실시 예로서, 상기 불휘발성 메모리는 상기 전원 전압의 레벨을 검출하도록 구성되는 제 2 전압 검출기를 포함하고, 상기 전원 전압의 레벨이 제 2 문턱값보다 낮아질 때, 상기 불휘발성 메모리는 리셋 동작을 수행하도록 구성된다.
실시 예로서, 상기 제 2 문턱값은 상기 제 1 문턱값보다 낮다.
실시 예로서, 상기 컨트롤러는 상기 문턱값을 저장하도록 구성되는 레지스터를 더 포함하고, 상기 컨트롤러는 상기 불휘발성 메모리로부터 상기 제 2 문턱값을 검출하고, 상기 제 2 문턱값보다 높은 값을 갖도록 상기 문턱값을 조절하고, 그리고 상기 조절된 문턱값을 상기 레지스터에 저장하도록 구성된다.
실시 예로서, 상기 불휘발성 메모리는 상기 제 2 문턱값을 저장하도록 구성되는 레지스터를 더 포함하고, 상기 컨트롤러는 상기 문턱값보다 낮은 값을 상기 제 2 문턱값으로 상기 레지스터에 저장하도록 구성된다.
실시 예로서, 상기 컨트롤러는 상기 문턱값을 저장하도록 구성되는 레지스터를 더 포함하고, 상기 불휘발성 메모리는 상기 제 2 문턱값을 저장하도록 구성되는 제 2 레지스터를 더 포함하고, 상기 컨트롤러는 상기 제 2 문턱값이 상기 문턱값보다 낮은 값을 갖도록 상기 문턱값 및 상기 제 2 문턱값을 결정하고, 상기 결정된 문턱값 및 상기 결정된 제 2 문턱값을 상기 레지스터 및 상기 제 2 레지스터에 각각 저장하도록 구성된다.
실시 예로서, 상기 컨트롤러는 상기 리셋을 수행한 수 상기 전원 전압이 복원될 때까지, 상기 불휘발성 메모리에 쓰기, 읽기 또는 소거 커맨드를 전송하지 않는다.
실시 예로서, 상기 컨트롤러는 상기 리셋을 수행한 수 상기 전원 전압이 복원될 때까지, 외부로부터 쓰기, 읽기 또는 소거 커맨드를 수신하지 않는다.
실시 예로서, 상기 불휘발성 메모리는 상기 리셋 커맨드에 응답하여 또는 상기 전원 전압의 레벨이 상기 제 2 문턱값보다 낮아지는 것에 응답하여 리셋을 수행한 후 상기 전원 전압이 복원될 때까지, 상기 컨트롤러로부터 쓰기, 읽기 또는 소거 커맨드를 수신하지 않는다.
실시 예로서, 상기 불휘발성 메모리 및 컨트롤러는 메모리 카드를 형성한다.
실시 예로서, 상기 불휘발성 메모리 및 컨트롤러는 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 형성한다.
불휘발성 메모리를 제어하도록 구성되는 본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 전원 전압을 모니터하는 단계; 그리고 상기 전원 전압이 문턱값보다 낮아지면, 상기 불휘발성 메모리로 리셋 커맨드를 전송하고, 리셋을 수행하는 단계를 포함한다.
실시 예로서, 상기 불휘발성 메모리로부터 상기 불휘발성 메모리가 리셋을 수행하는 기준인 제 2 문턱값을 검출하는 단계; 그리고 상기 문턱값이 상기 제 2 문턱값보다 높아지도록 상기 문턱값 또는 상기 제 2 문턱값을 조절하는 단계를 더 포함한다.
실시 예로서, 상기 조절하는 단계는, 상기 문턱값보다 낮은 값을 갖도록 상기 제 2 문턱값을 결정하고, 상기 결정된 제 2 문턱값을 상기 불휘발성 메모리에 저장하는 단계를 포함한다.
실시 예로서, 상기 조절하는 단계는, 상기 제 2 문턱값보다 높은 값을 갖도록 상기 문턱값을 결정하고, 상기 결정된 문턱값을 저장하는 단계를 포함한다.
본 발명의 실시 예들에 따르면, 메모리 컨트롤러는 전원 전압이 낮아짐에 따라, 불휘발성 메모리에 리셋 커맨드를 전송한 후 자신의 리셋을 수행한다. 따라서, 향상된 신뢰성을 갖는 메모리 시스템 및 메모리 컨트롤러의 동작 방법이 제공된다.
도 1은 본 발명의 제 1 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 2는 도 1의 컨트롤러의 동작 방법을 보여주는 순서도이다.
도 3은 본 발명의 제 2 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 4는 도 3의 불휘발성 메모리의 동작 방법을 보여주는 순서도이다.
도 5는 도 3을 참조하여 설명된 메모리 시스템이 동작하는 예를 보여준다.
도 6은 도 3을 참조하여 설명된 메모리 시스템이 동작하는 다른 예를 보여준다.
도 7은 본 발명의 제 3 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 8은 도 7의 컨트롤러의 동작 방법의 제 1 예를 보여주는 순서도이다.
도 9는 도 7의 컨트롤러의 동작 방법의 제 2 예를 보여주는 순서도이다.
도 10은 도 7의 컨트롤러의 동작 방법의 제 3 예를 보여주는 순서도이다.
도 11은 도 1의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 12는 본 발명의 실시 예에 따른 메모리 카드를 보여준다.
도 13은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브를 보여준다.
도 14는 본 발명의 실시 예에 따른 컴퓨팅 장치를 보여주는 블록도이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 제 1 실시 예에 따른 메모리 시스템(100a)을 보여주는 블록도이다. 도 1을 참조하면, 메모리 시스템(100a)은 불휘발성 메모리(110a) 및 컨트롤러(120a)를 포함한다.
불휘발성 메모리(110a)는 컨트롤러(120a)의 제어에 따라 동작하도록 구성된다. 불휘발성 메모리(110a)는 컨트롤러(120a)의 제어에 따라 쓰기, 읽기, 그리고 소거를 수행할 수 있다. 불휘발성 메모리(110a)는 컨트롤러(120a)의 제어에 따라 리셋을 수행할 수 있다. 불휘발성 메모리(110a)는 외부로부터 전원 전압(VCC)을 공급받아 동작할 수 있다. 불휘발성 메모리(110a)는 플래시 메모리, PRAM, MRAM, RRAM, FRAM 등을 포함할 수 있다.
컨트롤러(120a)는 불휘발성 메모리(110a)를 제어하도록 구성된다. 컨트롤러(120a)는 불휘발성 메모리(110a)의 쓰기, 읽기, 그리고 소거를 제어할 수 있다. 컨트롤러(120a)는 외부 호스트의 요청에 따라 또는 미리 정해진 스케줄에 따라 불휘발성 메모리(110a)를 제어할 수 있다. 컨트롤러(120a)는 외부로부터 전원 전압(VCC)을 공급받아 동작할 수 있다.
컨트롤러(120a)는 전압 검출기(121)를 포함한다. 전압 검출기(121)는 전원 전압(VCC)의 레벨을 검출할 수 있다. 전압 검출기(121)에 의해 검출되는 전원 전압(VCC)의 레벨이 문턱값보다 낮아질 때, 컨트롤러(120a)는 불휘발성 메모리(110a)를 리셋할 수 있다.
예시적으로, 불휘발성 메모리(110a) 및 컨트롤러(120a)는 외부로부터 전원 전압(VCC)을 공통으로 공급받을 수 있다. 그러나, 본 발명의 기술적 사상은 이 실시 예에 한정되지 않는다. 불휘발성 메모리(110a) 및 컨트롤러(120a)는 외부로부터 서로 다른 전원 전압을 공급받을 수 있다.
도 2는 도 1의 컨트롤러(120a)의 동작 방법을 보여주는 순서도이다. 예시적으로, 컨트롤러(120a)가 전원 전압(VCC)의 레벨에 따라 동작하는 방법이 도 2에 도시된다.
도 1 및 도 2를 참조하면, S110 단계에서, 전원 전압(VCC)이 모니터된다. 전압 검출기(121)는 외부로부터 공급되는 전원 전압(VCC)의 레벨을 모니터할 수 있다.
S120 단계에서, 전원 전압(VCC)이 문턱값보다 낮은지 검출된다. 컨트롤러(120a)는 전압 검출기(121)에 의해 모니터되는 전원 전압(VCC)의 레벨과 미리 정해진 문턱값을 비교할 수 있다. 문턱값은 정상적인 전원 전압(VCC)의 레벨에 대한 비율로 결정될 수 있다. 예를 들어, 문턱값은 정상적인 전원 전압(VCC)의 레벨의 90%에 해당하는 값, 70%에 해당하는 값, 50%에 해당하는 값 등으로 결정될 수 있다. 문턱값은 정상적인 전원 전압(VCC)의 레벨보다 기준값만큼 낮은 값으로 결정될 수 있다. 예를 들어, 문턱값은 정상적인 전원 전압(VCC)의 레벨보다 0.3V, 0.1V, 0.05V, 0.03V, 0.01V 등 만큼 낮은 값으로 결정될 수 있다. 문턱값은 컨트롤러(120a)가 오동작을 유발하는 전원 전압(VCC)의 레벨보다 높은 값으로 결정될 수 있다. 문턱값은 불휘발성 메모리(110a)가 오동작을 유발하는 전원 전압(VCC)의 레벨보다 높은 값으로 설정될 수 있다.
전원 전압(VCC)이 문턱값보다 낮지 않으면, S110 단계에서 전원 전압(VCC)의 모니터가 계속 수행된다. 전원 전압(VCC)이 문턱값보다 낮으면, S130 단계가 수행된다.
S130 단계에서, 불휘발성 메모리(110a)로 리셋 커맨드가 전송된다. 컨트롤러(120a)는 불휘발성 메모리(110a)로 리셋 커맨드를 전송할 수 있다.
S140 단계에서, 리셋이 수행된다. 컨트롤러(120a)는 리셋을 수행할 수 있다. S140 단계는 S130 단계가 수행된 후에 수행될 수 있다.
요약하면, 컨트롤러(120a)는 전원 전압(VCC)을 모니터한다. 전원 전압(VCC)이 문턱값보다 낮아지면, 컨트롤러(120a)는 불휘발성 메모리(110a)로 리셋 커맨드를 전송한 후 자신의 리셋을 수행한다.
갑작스런 전원 오프(SPO)로 인해 전원 전압(VCC)이 감소하면, 불휘발성 메모리(110a)에서 오동작이 발생할 수 있다. 예를 들어, 불휘발성 메모리(110a)에서 쓰기 동작이 수행중일 때 갑작스런 전원 오프(SPO)가 발생할 수 있다. 이때, 불휘발성 메모리(110a)에 쓰여지던 데이터가 소실될 수 있다.
불휘발성 메모리(110a)는 하나의 메모리 셀에 둘 이상의 비트들을 저장하는 멀티 비트 메모리일 수 있다. 갑작스런 전원 오프(SPO)가 발생할 때 쓰여지던 데이터는, 미리 쓰여진 데이터에 더하여 추가적으로 쓰여지는 상위 비트 데이터일 수 있다. 이 경우, 갑작스런 전원 오프(SPO)로 인해, 쓰여지는 데이터 뿐 아니라 미리 쓰여진 데이터 또한 소실될 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(120a)는 전원 전압(VCC)의 감소를 감지하고, 감지 결과에 따라 리셋을 수행한다. 리셋을 수행하기 전에, 컨트롤러(120a)는 불휘발성 메모리(110a)로 리셋 커맨드를 전송한다. 리셋 커맨드에 응답하여, 불휘발성 메모리(110a)는 수행중이던 동작을 중지하고, 이전 상태로 복귀하는 리셋 리커버리(reset recovery)를 수행한다. 따라서, 갑작스런 전원 오프로 인한 데이터의 소실이 방지되고, 메모리 컨트롤러(120a) 및 메모리 시스템(100a)의 신뢰성이 향상된다.
도 3은 본 발명의 제 2 실시 예에 따른 메모리 시스템(100b)을 보여주는 블록도이다. 도 3을 참조하면, 메모리 시스템(100b)은 불휘발성 메모리(110b) 및 컨트롤러(120b)를 포함한다. 불휘발성 메모리(110b)에 전압 검출기(111)가 더 제공되는 것을 제외하면, 메모리 시스템(100b)는 도 1을 참조하여 설명된 메모리 시스템(100a)과 동일한 구조를 갖고 동일한 방법으로 동작할 수 있다. 따라서, 중복되는 구성 및 동작에 대한 설명은 생략된다.
불휘발성 메모리(110b)는 전압 검출기(111)를 포함한다. 전압 검출기(111)는 외부로부터 공급되는 전원 전압(VCC)의 레벨을 모니터할 수 있다. 전원 전압(VCC)의 레벨이 제 2 문턱값보다 낮아질 때, 불휘발성 메모리(110b)는 리셋을 수행할 수 있다.
도 4는 도 3의 불휘발성 메모리(110b)의 동작 방법을 보여주는 순서도이다. 예시적으로, 전원 전압(VCC)의 레벨에 따른 불휘발성 메모리(110b)의 동작 방법이 도 4에 도시된다.
도 3 및 도 4를 참조하면, S210 단계에서, 전원 전압(VCC)이 모니터된다. 전압 검출기(111)는 외부로부터 공급되는 전원 전압(VCC)의 레벨을 모니터할 수 있다.
S220 단계에서, 전원 전압(VCC)이 문턱값보다 낮은지 검출된다. 불휘발성 메모리(110b)는 전압 검출기(111)에 의해 모니터되는 전원 전압(VCC)의 레벨과 미리 정해진 제 2 문턱값을 비교할 수 있다. 제 2 문턱값은 정상적인 전원 전압(VCC)의 레벨에 대한 비율로 결정될 수 있다. 예를 들어, 제 2 문턱값은 정상적인 전원 전압(VCC)의 레벨의 90%에 해당하는 값, 70%에 해당하는 값, 50%에 해당하는 값 등으로 결정될 수 있다. 제 2 문턱값은 정상적인 전원 전압(VCC)의 레벨보다 기준값만큼 낮은 값으로 결정될 수 있다. 예를 들어, 제 2 문턱값은 정상적인 전원 전압(VCC)의 레벨보다 0.3V, 0.1V, 0.05V, 0.03V, 0.01V 등 만큼 낮은 값으로 결정될 수 있다. 제 2 문턱값은 불휘발성 메모리(120b)가 오동작을 유발하는 전원 전압(VCC)의 레벨보다 높은 값으로 결정될 수 있다.
전원 전압(VCC)이 문턱값보다 낮지 않으면, S210 단계에서 전원 전압(VCC)의 모니터가 계속 수행된다. 전원 전압(VCC)이 문턱값보다 낮으면, S230 단계가 수행된다.
S230 단계에서, 불휘발성 메모리(110b)는 리셋을 수행한다.
이 실시 예에 따르면, 컨트롤러(120b)가 전원 전압(VCC)의 레벨에 따라 리셋을 수행하는 것에 더하여, 불휘발성 메모리(110b)가 전원 전압(VCC)의 레벨에 따라 리셋을 수행하도록 구성된다. 컨트롤러(120b)가 리셋을 수행하는 기준인 제 1 문턱값은 불휘발성 메모리(110b)가 리셋을 수행하는 기준인 제 2 문턱값보다 높게 결정된다.
도 5는 도 3을 참조하여 설명된 메모리 시스템(100b)이 동작하는 예를 보여준다. 예시적으로, 컨트롤러(120b)가 리셋을 수행하는 기준인 제 1 문턱값이 불휘발성 메모리(110b)가 리셋을 수행하는 기준인 제 2 문턱값보다 높은 때의 예가 도 5에 도시된다.
도 3 및 도 5를 참조하면, 제 1 시간(T1)에, 전원 전압(VCC)의 레벨이 제 1 문턱값(VTH1)보다 낮아진다. 제 1 시간(T1)에, 컨트롤러(120b)는 불휘발성 메모리(110b)에 리셋 커맨드(FF)를 전송할 수 있다. 이후에, 컨트롤러(120b)는 리셋을 수행할 수 있다. 리셋이 수행된 후(또는 리셋이 수행되는 동안), 컨트롤러(120b)는 외부 장치로부터 커맨드를 수신하지 않고, 불휘발성 메모리(110b)로 커맨드를 출력하지 않을 수 있다. 컨트롤러(120b)는 리셋이 수행된 후 전원 전압(VCC)이 복원될 때까지, 외부 장치로부터 커맨드를 수신하지 않고, 불휘발성 메모리(110b)로 커맨드를 출력하지 않을 수 있다.
컨트롤러(120b)로부터 전송되는 리셋 커맨드(FF)에 응답하여, 제 2 시간(T2)에, 불휘발성 메모리(110b)는 리셋을 수행할 수 있다. 리셋이 수행된 후(또는 리셋이 수행되는 동안), 불휘발성 메모리(110b)는 컨트롤러(120b)로부터 커맨드를 수신하지 않을 수 있다. 불휘발성 메모리(110b)는 리셋이 수행된 후 전원 전압(VCC)이 복원될 때까지, 컨트롤러(120b)로부터 커맨드를 수신하지 않을 수 있다.
제 3 시간(T3)에, 전원 전압(VCC)의 레벨이 제 2 문턱값(VTH2)보다 낮아질 수 있다. 불휘발성 메모리(110b)는 전원 전압(VCC)의 레벨이 제 2 문턱값(VTH2)보다 낮아지는 것에 응답하여, 추가적으로 리셋을 수행할 수 있다. 불휘발성 메모리(110b)는 이미 리셋을 수행하였으므로, 전원 전압(VCC)의 레벨이 제 2 문턱값(VTH2)보다 낮아지더라도, 추가 리셋을 수행하지 않을 수 있다.
이 실시 예에 따르면, 제 1 문턱값(VTH1)은 제 2 문턱값(VTH2)보다 높게 설정된다. 따라서, 갑작스런 전원 오프(SPO) 등으로 인해 전원 전압(VCC)의 레벨이 감소할 때, 불휘발성 메모리(110b)가 자체적으로 리셋을 수행하기 전에, 컨트롤러(120b)에 의해 불휘발성 메모리(110b)가 리셋되고, 그리고 컨트롤러(120b)가 리셋된다.
도 6은 도 3을 참조하여 설명된 메모리 시스템(100b)이 동작하는 다른 예를 보여준다. 예시적으로, 컨트롤러(120b)가 리셋을 수행하는 기준인 제 1 문턱값이 불휘발성 메모리(110b)가 리셋을 수행하는 기준인 제 2 문턱값보다 낮은 때의 예가 도 6에 도시된다.
도 3 및 도 6을 참조하면, 제 1 시간(T1)에, 전원 전압(VCC)의 레벨이 제 2 문턱값(VTH2)보다 낮아진다. 제 1 시간(T1)에, 불휘발성 메모리(110b)는 리셋을 수행할 수 있다. 리셋이 수행된 후(또는 리셋이 수행되는 동안), 불휘발성 메모리(110b)는 컨트롤러(120b)로부터 커맨드를 수신하지 않을 수 있다. 불휘발성 메모리(110b)는 리셋이 수행된 후 전원 전압(VCC)이 복원될 때까지, 컨트롤러(120b)로부터 커맨드를 수신하지 않을 수 있다.
제 2 시간(T2)에, 전원 전압(VCC)의 레벨이 제 1 문턱값(VTH1)보다 낮아진다. 컨트롤러(120b)는 불휘발성 메모리(110b)에 리셋 커맨드(FF)를 전송할 수 있다. 이후에, 컨트롤러(120b)는 리셋을 수행할 수 있다. 리셋이 수행된 후(또는 리셋이 수행되는 동안), 컨트롤러(120b)는 외부 장치로부터 커맨드를 수신하지 않고, 불휘발성 메모리(110b)로 커맨드를 출력하지 않을 수 있다. 컨트롤러(120b)는 리셋이 수행된 후 전원 전압(VCC)이 복원될 때까지, 외부 장치로부터 커맨드를 수신하지 않고, 불휘발성 메모리(110b)로 커맨드를 출력하지 않을 수 있다.
이 실시 예에 따르면, 제 1 시간(T1)과 제 2 시간(T2)의 사이에, 교란 구간(DI)이 발생한다. 교란 구간(DI)에서, 컨트롤러(120b)는 불휘발성 메모리(110b)로 커맨드를 전송할 수 있으나, 불휘발성 메모리(110b)는 컨트롤러(120b)로부터 커맨드를 수신하지 않는다.
본 발명의 실시 예에 따라, 컨트롤러(120b)와 연관된 제 1 문턱값(VTH1)이 불휘발성 메모리(110b)와 연관된 제 2 문턱값(VTH2)보다 높게 설정되면, 교란 구간(DI)이 발생하는 것이 방지된다. 따라서, 향상된 신뢰성을 갖는 메모리 시스템(100b)이 제공된다.
도 7은 본 발명의 제 3 실시 예에 따른 메모리 시스템(100c)을 보여주는 블록도이다. 도 7을 참조하면, 메모리 시스템(100c)은 불휘발성 메모리(110c) 및 컨트롤러(120c)를 포함한다.
컨트롤러(120c)에 문턱값 레지스터(123)가 더 제공되고, 불휘발성 메모리(110c)에 문턱값 레지스터(113)가 더 제공되는 것을 제외하면, 메모리 시스템(100c)은 도 3을 참조하여 설명된 메모리 시스템(100b)과 동일한 구조를 갖고 동일한 방법으로 동작한다. 따라서, 중복되는 구조 및 동작에 대한 설명은 생략된다.
불휘발성 메모리(110c)는 문턱값 레지스터(113)를 포함한다. 문턱값 레지스터(123)는 불휘발성 메모리(110c)가 리셋을 수행하기 위한 전원 전압(VCC)의 레벨에 대한 정보를 저장할 수 있다. 불휘발성 메모리(110c)는 전압 검출기(111)에 의해 모니터되는 전원 전압(VCC)의 레벨이 문턱값 레지스터(113)에 저장된 문턱값보다 낮아질 때, 리셋을 수행할 수 있다.
컨트롤러(120c)는 문턱값 레지스터(123)를 포함한다. 문턱값 레지스터(123)는 컨트롤러(120c)가 리셋을 수행하기 위한 전원 전압(VCC)의 레벨에 대한 정보를 저장할 수 있다. 컨트롤러(120c)는 전압 검출기(121)에 의해 모니터되는 전원 전압(VCC)의 레벨이 문턱값 레지스터(123)에 저장된 문턱값보다 낮아질 때, 불휘발성 메모리(110c)로 리셋 커맨드를 전송하고, 리셋을 수행할 수 있다.
도 8은 도 7의 컨트롤러(120c)의 동작 방법의 제 1 예를 보여주는 순서도이다. 도 7 및 도 8을 참조하면, S310 단계에서, 컨트롤러(120c)는 불휘발성 메모리(110c)로부터 제 2 문턱값을 검출한다. 예를 들어, 컨트롤러(120c)는 불휘발성 메모리(110c)의 문턱값 레지스터(113)에 저장된 제 2 문턱값을 검출할 수 있다. 컨트롤러(120c)는 불휘발성 메모리(110c)에 제 2 문턱값을 요청하는 커맨드를 전송하고, 불휘발성 메모리(110c)로부터 제 2 문턱값에 대한 정보를 수신할 수 있다.
S320 단계에서, 컨트롤러(120c)는 제 2 문턱값보다 높은 값을 갖도록 제 1 문턱값을 결정할 수 있다.
S330 단계에서, 컨트롤러(120c)는 결정된 제 1 문턱값을 문턱값 레지스터(123)에 저장할 수 있다.
S310 단계 내지 S330 단계가 수행되면, 컨트롤러(120c)가 리셋을 수행하기 위한 제 2 문턱값이 불휘발성 메모리(110c)가 리셋을 수행하기 위한 제 1 문턱값보다 높은 값으로 설정된다.
S340 단계에서, 컨트롤러(120c)는, 도 2의 S110 단계 내지 S140 단계를 참조하여 설명된 바와 같이, 전원 전압(VCC)을 모니터하고, 모니터 결과에 따라 불휘발성 메모리(110c) 및 자신의 리셋을 수행할 수 있다.
예시적으로, 컨트롤러(120c)는 제 1 문턱값이 제 2 문턱값보다 미리 정해진 기준값만큼 높은 값을 갖도록, 제 1 문턱값을 결정할 수 있다. 컨트롤러(120c)는 제 1 문턱값이 제 2 문턱값에 대해 미리 정해진 배율을 갖도록 제 1 문턱값을 결정할 수 있다.
컨트롤러(120c)는 제 1 문턱값이 미리 정해진 상한값을 넘지 않도록 결정할 수 있다. 미리 정해진 상한값은 컨트롤러(120c)의 스펙에 정의된 컨트롤러(120c)의 전원 전압(VCC)의 범위의 하한값과 같거나 그보다 낮은 값일 수 있다. 미리 정해진 상한값은 컨트롤러(120c)가 오동작을 유발하는 전원 전압(VCC)의 레벨보다 높을 수 있다. 컨트롤러(120c)는 제 1 문턱값이 미리 정해진 상한값 및 제 2 문턱값의 레벨 사이의 레벨을 갖도록 제 1 문턱값을 결정할 수 있다.
컨트롤러(120c)는 미리 정해진 테이블(PDT, PreDetermined Table)에 기반하여 제 1 문턱값을 결정할 수 있다. 예시적으로, 미리 정해진 테이블(PDT)은 제 2 문턱값의 범위들 및 그들에 따른 제 1 문턱값들에 대한 정보를 포함할 수 있다. 컨트롤러(120c)는 제 2 문턱값을 검출하고, 검출된 제 2 문턱값이 미리 정해진 테이블(PDT)의 범위들들 중 어느 범위에 속하는지 판별하고, 판별된 범위에 대응하는 값을 제 2 문턱값으로 결정할 수 있다.
도 9는 도 7의 컨트롤러(120c)의 동작 방법의 제 2 예를 보여주는 순서도이다. 도 7 및 도 9를 참조하면, S410 단계에서, 컨트롤러(120c)는 제 1 문턱값을 검출한다. 예를 들어, 컨트롤러(120c)는 문턱값 레지스터(123)에 저장된 제 1 문턱값을 읽을 수 있다.
S420 단계에서, 컨트롤러(120c)는 제 1 문턱값보다 낮은 값을 갖도록 제 2 문턱값을 결정한다.
S430 단계에서, 컨트롤러(120c)는 결정된 제 2 문턱값을 문턱값 불휘발성 메모리(110c)에 저장할 수 있다. 예를 들어, 컨트롤러(120c)는 결정된 제 2 문턱값을 불휘발성 메모리(110c)의 문턱값 레지스터(113)에 저장할 수 있다. 컨트롤러(120c)는 제 2 문턱값을 저장하기 위한 커맨드 및 제 2 문턱값을 불휘발성 메모리(110c)로 전송할 수 있다.
S410 단계 내지 S430 단계가 수행되면, 컨트롤러(120c)가 리셋을 수행하기 위한 제 2 문턱값이 불휘발성 메모리(110c)가 리셋을 수행하기 위한 제 1 문턱값보다 높은 값으로 설정된다.
S440 단계에서, 컨트롤러(120c)는, 도 2의 S110 단계 내지 S140 단계를 참조하여 설명된 바와 같이, 전원 전압(VCC)을 모니터하고, 모니터 결과에 따라 불휘발성 메모리(110c) 및 자신의 리셋을 수행할 수 있다.
예시적으로, 컨트롤러(120c)는 제 1 문턱값이 제 2 문턱값보다 미리 정해진 기준값만큼 높은 값을 갖도록, 제 2 문턱값을 결정할 수 있다. 컨트롤러(120c)는 제 2 문턱값이 제 1 문턱값에 대해 미리 정해진 비율을 갖도록 제 2 문턱값을 결정할 수 있다.
컨트롤러(120c)는 제 2 문턱값이 미리 정해진 하한값을 넘지 않도록 결정할 수 있다. 미리 정해진 하한값은 컨트롤러(120c)가 오동작을 유발하는 전원 전압(VCC)의 레벨보다 높을 수 있다. 컨트롤러(120c)는 제 2 문턱값이 미리 정해진 하한값 및 제 1 문턱값의 레벨 사이의 레벨을 갖도록 제 2 문턱값을 결정할 수 있다.
컨트롤러(120c)는 미리 정해진 테이블(PDT, PreDetermined Table)에 기반하여 제 2 문턱값을 결정할 수 있다. 예시적으로, 미리 정해진 테이블(PDT)은 제 1 문턱값의 범위들 및 그들에 따른 제 2 문턱값들에 대한 정보를 포함할 수 있다. 컨트롤러(120c)는 제 1 문턱값을 검출하고, 검출된 제 1 문턱값이 미리 정해진 테이블(PDT)의 범위들 중 어느 범위에 속하는지 판별하고, 판별된 범위에 대응하는 값을 제 2 문턱값으로 결정할 수 있다.
도 10은 도 7의 컨트롤러(120c)의 동작 방법의 제 3 예를 보여주는 순서도이다. 도 7 및 도 10을 참조하면, S510 단계에서, 컨트롤러(120c)는 제 1 문턱값을 결정한다.
S520 단계에서, 컨트롤러(120c)는 제 1 문턱값보다 낮은 값을 갖도록 제 2 문턱값을 결정한다.
S530 단계에서, 컨트롤러(120c)는 결정된 제 1 및 제 2 문턱값들을 문턱값 레지스터(123) 및 불휘발성 메모리(110c)의 문턱값 레지스터(113)에 각각 저장한다.
S510 단계 내지 S530 단계가 수행되면, 컨트롤러(120c)가 리셋을 수행하기 위한 제 2 문턱값이 불휘발성 메모리(110c)가 리셋을 수행하기 위한 제 1 문턱값보다 높은 값으로 설정된다.
S540 단계에서, 컨트롤러(120c)는, 도 2의 S110 단계 내지 S140 단계를 참조하여 설명된 바와 같이, 전원 전압(VCC)을 모니터하고, 모니터 결과에 따라 불휘발성 메모리(110c) 및 자신의 리셋을 수행할 수 있다.
예시적으로, 컨트롤러(120c)는 제 1 문턱값이 제 2 문턱값보다 미리 정해진 기준값만큼 높은 값을 갖도록, 제 1 및 제 2 문턱값들을 결정할 수 있다. 컨트롤러(120c)는 제 2 문턱값이 제 1 문턱값에 대해 미리 정해진 비율을 갖도록 제 1 및 제 2 문턱값들을 결정할 수 있다.
컨트롤러(120c)는 제 1 문턱값이 미리 정해진 상한값을 넘지 않도록 결정할 수 있다. 미리 정해진 상한값은 컨트롤러(120c)의 스펙에 정의된 컨트롤러(120c)의 전원 전압(VCC)의 범위의 하한값과 같거나 그보다 낮은 값일 수 있다. 미리 정해진 상한값은 컨트롤러(120c)가 오동작을 유발하는 전원 전압(VCC)의 레벨보다 높을 수 있다. 컨트롤러(120c)는 제 1 문턱값이 미리 정해진 상한값 및 제 2 문턱값의 레벨 사이의 레벨을 갖도록 제 1 문턱값을 결정할 수 있다.
컨트롤러(120c)는 제 2 문턱값이 미리 정해진 하한값을 넘지 않도록 결정할 수 있다. 미리 정해진 하한값은 컨트롤러(120c)가 오동작을 유발하는 전원 전압(VCC)의 레벨보다 높을 수 있다.
컨트롤러(120c)는 미리 정해진 테이블(PDT, PreDetermined Table)에 기반하여 제 1 및 제 2 문턱값들을 결정할 수 있다. 예시적으로, 미리 정해진 테이블(PDT)은 제 1 문턱값들 및 그들에 따른 제 2 문턱값들에 대한 정보를 포함할 수 있다. 컨트롤러(120c)는 미리 정해진 테이블(PDT)에 따라 제 1 및 제 2 문턱값들을 결정할 수 있다.
도 8 내지 도 10을 참조하여 설명된 바와 같이, 컨트롤러(120c)는 불휘발성 메모리(110c)가 리셋을 수행하는 제 2 문턱값 또는 컨트롤러(120c)가 리셋을 수행하는 제 1 문턱값을 결정할 수 있다. 제 1 문턱값은 제 2 문턱값보다 높은 값으로 설정된다. 따라서, 메모리 시스템(100c)의 신뢰성이 향상된다.
예시적으로, 문턱값 레지스터들(113, 123)은 전원이 차단되어도 데이터를 소실하지 않을 수 있다. 문턱값 레지스터들(113, 123)은 불휘발성 메모리를 포함할 수 있다. 문턱값 레지스터들(113, 123)은 퓨즈 회로를 포함할 수 있다.
도 11은 도 1의 메모리 시스템(100)의 응용 예를 보여주는 블록도이다. 도 11을 참조하면, 메모리 시스템(200)은 불휘발성 메모리(210) 및 컨트롤러(220)를 포함한다. 불휘발성 메모리(210)는 복수의 불휘발성 메모리 칩들을 포함한다. 복수의 불휘발성 메모리 칩들은 복수의 그룹들로 분할된다. 복수의 불휘발성 메모리 칩들의 각 그룹은 하나의 공통 채널을 통해 컨트롤러(220)와 통신하도록 구성된다. 예시적으로, 복수의 불휘발성 메모리 칩들은 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(220)와 통신하는 것으로 도시되어 있다.
도 11에서, 하나의 채널에 복수의 불휘발성 메모리 칩들이 연결되는 것으로 설명되었다. 그러나, 하나의 채널에 하나의 불휘발성 메모리 칩이 연결되도록 메모리 시스템(200)이 변형될 수 있다.
도 1 내지 도 10을 참조하여 설명된 바와 같이, 컨트롤러(220)는 전원 전압의 레벨에 따라 불휘발성 메모리(210)에 리셋 커맨드를 전송한 후, 자신의 리셋을 수행할 수 있다. 불휘발성 메모리(210)가 전원 전압의 레벨에 따라 리셋을 수행하도록 구성되는 경우, 컨트롤러(220)가 리셋을 수행하는 제 1 문턱값은 불휘발성 메모리(210)가 리셋을 수행하는 제 2 문턱값보다 높을 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 카드(1000)를 보여준다. 도 12를 참조하면, 메모리 카드(1000)는 불휘발성 메모리(1100), 컨트롤러(1200), 그리고 커넥터(1300)를 포함한다.
불휘발성 메모리(1100) 또는 컨트롤러(1200)는 본 발명의 실시 예들에 따라 리셋을을 수행할 수 있다. 커넥터(1300)는 메모리 카드(1000)와 외부 장치(예를 들어, 호스트)를 전기적으로 연결할 수 있다.
메모리 카드(1000)는 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드들을 구성할 수 있다.
도 13은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(2000, SSD, Solid State Drive)를 보여준다. 도 13을 참조하면, 솔리드 스테이트 드라이브(2000)는 복수의 불휘발성 메모리들(2100), 컨트롤러(2200), 그리고 커넥터(2300)를 포함한다.
복수의 불휘발성 메모리들(2100) 각각 또는 컨트롤러(2200)는 본 발명의 실시 예들에 따라 리셋을 수행할 수 있다. 커넥터(2300)는 솔리드 스테이트 드라이브(2000)와 외부 장치(예를 들어, 호스트)를 전기적으로 연결할 수 있다.
도 14는 본 발명의 실시 예에 따른 컴퓨팅 장치(3000)를 보여주는 블록도이다. 도 14를 참조하면, 컴퓨팅 장치(3000)는 프로세서(3100), 메모리(3200), 스토리지(3300), 모뎀(3400), 그리고 사용자 인터페이스(3500)를 포함한다.
프로세서(3100)는 컴퓨팅 장치(3000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 예를 들어, 프로세서(3100)는 시스템-온-칩(SoC, System-on-Chip)으로 구성될 수 있다.
메모리(3200)는 프로세서(3100)와 통신할 수 있다. 메모리(3200)는 프로세서(3100) 또는 컴퓨팅 장치(3000)의 동작 메모리(또는 메인 메모리)일 수 있다. 메모리(3200)는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등과 같은 휘발성 메모리, 또는 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다.
모뎀(3400)은 프로세서(3100)의 제어에 따라 외부 장치와 통신을 수행할 수 있다. 예를 들어, 모뎀(3400)은 외부 장치와 유선 또는 무선 통신을 수행할 수 있다. 모뎀(3400)은 LTE (Long Term Evolution), 와이맥스(WiMax), GSM (Global System for Mobile communication), CDMA (Code Division Multiple Access), 블루투스(Bluetooth), NFC (Near Field Communication), 와이파이(WiFi), RFID (Radio Frequency IDentification) 등과 같은 다양한 무선 통신 방식들, 또는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SCSI (Small Computer Small Interface), 파이어와이어(Firewire), PCI (Peripheral Component Interconnection) 등과 같은 다양한 유선 통신 방식들 중 적어도 하나에 기반하여 통신을 수행할 수 있다.
사용자 인터페이스(3500)는 프로세서(3100)의 제어에 따라 사용자와 통신할 수 있다. 예를 들어, 사용자 인터페이스(3500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(150)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
컴퓨팅 장치(3000)는 본 발명의 실시 예에 따른 메모리 시스템들(100a, 100b, 100c) 중 하나를 포함할 수 있다. 예시적으로, 불휘발성 메모리(110a, 110b, 또는 110c) 및 컨트롤러(120a, 120b, 또는 120c)는 스토리지(3300)로 제공될 수 있다. 불휘발성 메모리(110a, 110b, 또는 110c)는 스토리지(3300)로 제공되고, 컨트롤러(120a, 120b, 또는 120c)는 프로세서(3100)에 제공될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100a, 100b, 100c; 메모리 시스템
110a, 110b, 110c; 불휘발성 메모리
111; 전압 검출기
113; 문턱값 레지스터
120a, 120b, 120c; 컨트롤러
121; 전압 검출기
123; 문턱값 레지스터

Claims (10)

  1. 불휘발성 메모리; 그리고
    상기 불휘발성 메모리의 외부에서 상기 불휘발성 메모리를 제어하도록 구성되는 컨트롤러를 포함하고,
    상기 컨트롤러는 전원 전압의 레벨을 검출하도록 구성되는 전압 검출기를 포함하고,
    상기 전원 전압의 레벨이 문턱값보다 낮아질 때, 상기 컨트롤러는 상기 불휘발성 메모리에 리셋 커맨드를 전송한 후, 제1 리셋 동작을 수행하도록 구성되고,
    상기 불휘발성 메모리는 상기 리셋 커맨드에 응답하여 제2 리셋 동작을 수행하는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 불휘발성 메모리는 상기 전원 전압의 레벨을 검출하도록 구성되는 제 2 전압 검출기를 포함하고,
    상기 전원 전압의 레벨이 제 2 문턱값보다 낮아질 때, 상기 불휘발성 메모리는 제3 리셋 동작을 수행하도록 구성되는 메모리 시스템.
  3. 제 2 항에 있어서,
    상기 제 2 문턱값은 상기 문턱값보다 낮은 메모리 시스템.
  4. 제 2 항에 있어서,
    상기 컨트롤러는 상기 문턱값을 저장하도록 구성되는 레지스터를 더 포함하고,
    상기 컨트롤러는 상기 불휘발성 메모리로부터 상기 제 2 문턱값을 검출하고, 상기 제 2 문턱값보다 높은 값을 갖도록 상기 문턱값을 조절하고, 그리고 상기 조절된 문턱값을 상기 레지스터에 저장하도록 구성되는 메모리 시스템.
  5. 제 2 항에 있어서,
    상기 불휘발성 메모리는 상기 제 2 문턱값을 저장하도록 구성되는 레지스터를 더 포함하고,
    상기 컨트롤러는 상기 문턱값보다 낮은 값을 상기 제 2 문턱값으로 상기 레지스터에 저장하도록 구성되는 메모리 시스템.
  6. 제 2 항에 있어서,
    상기 컨트롤러는 상기 문턱값을 저장하도록 구성되는 레지스터를 더 포함하고,
    상기 불휘발성 메모리는 상기 제 2 문턱값을 저장하도록 구성되는 제 2 레지스터를 더 포함하고,
    상기 컨트롤러는 상기 제 2 문턱값이 상기 문턱값보다 낮은 값을 갖도록 상기 문턱값 및 상기 제 2 문턱값을 결정하고, 상기 결정된 문턱값 및 상기 결정된 제 2 문턱값을 상기 레지스터 및 상기 제 2 레지스터에 각각 저장하도록 구성되는 메모리 시스템.
  7. 불휘발성 메모리 및 컨트롤러를 포함하는 메모리 시스템의 동작 방법에 있어서:
    상기 컨트롤러가 전원 전압을 모니터하는 단계; 그리고
    상기 전원 전압이 문턱값보다 낮아지면, 상기 컨트롤러가 상기 불휘발성 메모리로 리셋 커맨드를 전송하는 단계;
    상기 불휘발성 메모리가 상기 리셋 커맨드에 응답하여 제1 리셋을 수행하는 단계; 그리고
    상기 리셋 커맨드를 전송한 후에, 상기 컨트롤러가 상기 컨트롤러의 제2 리셋을 수행하는 단계를 포함하는 동작 방법.
  8. 제 7 항에 있어서,
    상기 컨트롤러가 상기 불휘발성 메모리로부터 상기 불휘발성 메모리가 리셋을 수행하는 기준인 제 2 문턱값을 검출하는 단계; 그리고
    상기 문턱값이 상기 제 2 문턱값보다 높아지도록, 상기 컨트롤러가 상기 문턱값 또는 상기 제 2 문턱값을 조절하는 단계를 더 포함하는 동작 방법.
  9. 제 8 항에 있어서,
    상기 조절하는 단계는,
    상기 문턱값보다 낮은 값을 갖도록 상기 컨트롤러가 상기 제 2 문턱값을 결정하고, 그리고 상기 컨트롤러가 상기 결정된 제 2 문턱값을 상기 불휘발성 메모리에 저장하는 단계를 포함하는 동작 방법.
  10. 제 8 항에 있어서,
    상기 조절하는 단계는,
    상기 제 2 문턱값보다 높은 값을 갖도록 상기 컨트롤러가 상기 문턱값을 결정하고, 상기 컨트롤러가 상기 결정된 문턱값을 저장하는 단계를 포함하는 동작 방법.
KR1020130012517A 2013-02-04 2013-02-04 메모리 시스템 및 메모리 컨트롤러의 동작 방법 KR102081923B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130012517A KR102081923B1 (ko) 2013-02-04 2013-02-04 메모리 시스템 및 메모리 컨트롤러의 동작 방법
US14/162,928 US9390805B2 (en) 2013-02-04 2014-01-24 Memory systems and operating methods of memory controllers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130012517A KR102081923B1 (ko) 2013-02-04 2013-02-04 메모리 시스템 및 메모리 컨트롤러의 동작 방법

Publications (2)

Publication Number Publication Date
KR20140099735A KR20140099735A (ko) 2014-08-13
KR102081923B1 true KR102081923B1 (ko) 2020-02-26

Family

ID=51260309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130012517A KR102081923B1 (ko) 2013-02-04 2013-02-04 메모리 시스템 및 메모리 컨트롤러의 동작 방법

Country Status (2)

Country Link
US (1) US9390805B2 (ko)
KR (1) KR102081923B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6903398B2 (ja) * 2016-01-27 2021-07-14 三菱電機株式会社 駆動装置および液晶表示装置
KR20180101760A (ko) * 2017-03-06 2018-09-14 에스케이하이닉스 주식회사 저장 장치, 데이터 처리 시스템 및 이의 동작 방법
KR102299682B1 (ko) * 2017-09-13 2021-09-09 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 그것을 포함하는 저장 장치 및 저장 장치의 동작 방법
WO2020255997A1 (ja) * 2019-06-21 2020-12-24 京セラ株式会社 電子機器、車両、及び制御方法
CN113535459B (zh) * 2020-04-14 2024-04-12 慧荣科技股份有限公司 响应电源事件的数据存取方法及装置
CN114627942A (zh) * 2020-12-09 2022-06-14 博泰车联网科技(上海)股份有限公司 eMMC数据保护方法、装置、eMMC封装及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030067831A1 (en) * 2001-03-08 2003-04-10 Micron Technology, Inc. Power validation for memory devices on power up
US20080122499A1 (en) * 2006-08-31 2008-05-29 Louis Frew Multi-threshold reset circuit
KR101110994B1 (ko) * 2004-09-22 2012-02-17 프리스케일 세미컨덕터, 인크. 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69325458T2 (de) * 1993-12-31 1999-10-21 Stmicroelectronics S.R.L., Agrate Brianza Schaltungsanordnung und entsprechendes Verfahren zum Rücksetzen nichtflüchtiger elektrisch programmierbarer Speicheranordnungen
JP3302847B2 (ja) * 1994-12-02 2002-07-15 富士通株式会社 記憶装置
JPH08249244A (ja) 1995-03-13 1996-09-27 Oki Electric Ind Co Ltd データ保持回路
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
JP2002049536A (ja) 2000-08-02 2002-02-15 Canon Inc メモリ制御装置およびメモリ制御方法
US6711701B1 (en) * 2000-08-25 2004-03-23 Micron Technology, Inc. Write and erase protection in a synchronous memory
KR100527571B1 (ko) 2002-08-30 2005-11-09 주식회사 하이닉스반도체 불휘발성 메모리 칩의 저전압 감지 수단 및 감지 방법,그리고 그 감지 수단을 이용하는 저전압 감지 시스템
JP2004295724A (ja) 2003-03-28 2004-10-21 Renesas Technology Corp 半導体処理装置
KR100618051B1 (ko) * 2005-09-08 2006-08-30 삼성전자주식회사 전압 글리치를 검출하기 위한 장치와 검출방법
JP4544167B2 (ja) 2006-01-31 2010-09-15 Ｔｄｋ株式会社 メモリコントローラおよびフラッシュメモリシステム
KR100909358B1 (ko) * 2007-04-16 2009-07-24 삼성전자주식회사 신뢰성 높은 초기화 데이터를 제공하는 플래시 메모리 장치및 그것의 초기화 방법
JP5164597B2 (ja) 2008-02-14 2013-03-21 ローム株式会社 データ制御装置
KR20110046243A (ko) 2009-10-27 2011-05-04 삼성전자주식회사 사용자 장치 및 그것의 맵핑 데이터 관리 방법
JP5454291B2 (ja) 2010-03-29 2014-03-26 パナソニック株式会社 不揮発性記憶装置および不揮発性メモリ
US8904161B2 (en) * 2010-10-20 2014-12-02 Samsung Electronics Co., Ltd. Memory system and reset method thereof to prevent nonvolatile memory corruption due to premature power loss
JP5623882B2 (ja) 2010-11-26 2014-11-12 株式会社日立製作所 ディジタル装置
JP5085744B2 (ja) * 2011-01-05 2012-11-28 株式会社東芝 半導体記憶装置
KR101772020B1 (ko) 2011-05-30 2017-08-29 삼성전자주식회사 불휘발성 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템
US8634267B2 (en) * 2012-05-14 2014-01-21 Sandisk Technologies Inc. Flash memory chip power management for data reliability and methods thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030067831A1 (en) * 2001-03-08 2003-04-10 Micron Technology, Inc. Power validation for memory devices on power up
KR101110994B1 (ko) * 2004-09-22 2012-02-17 프리스케일 세미컨덕터, 인크. 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치
US20080122499A1 (en) * 2006-08-31 2008-05-29 Louis Frew Multi-threshold reset circuit

Also Published As

Publication number Publication date
KR20140099735A (ko) 2014-08-13
US9390805B2 (en) 2016-07-12
US20140223085A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
US11972136B2 (en) Memory system and method of operating the same
KR102081923B1 (ko) 메모리 시스템 및 메모리 컨트롤러의 동작 방법
KR102094393B1 (ko) 불휘발성 메모리 시스템 및 그것의 동작 방법
KR102351660B1 (ko) 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법
US20180121343A1 (en) Apparatus and method for controlling memory device
KR20150017599A (ko) 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20150112074A (ko) 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법
US10860455B2 (en) Storage device for generating trace data and method of operating the same
KR102225313B1 (ko) 데이터 저장 장치의 동작 방법
CN108536622B (zh) 存储装置、数据处理系统以及操作存储装置的方法
US11302405B2 (en) System approach to reduce stable threshold voltage (Vt) read disturb degradation
KR20190073101A (ko) 선택적으로 메모리를 부팅시키도록 구성되는 램 컨트롤러 및 그 동작 방법
US20170038974A1 (en) Storage device changing condition parameter value based on aging level and method for managing the same
KR20140146275A (ko) 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 시스템
US9013945B2 (en) Token ring architecture based memory system and operating method to optimize current consumption
KR102511341B1 (ko) 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법
US9588708B2 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
KR20210090774A (ko) 호스트 장치로부터의 레퍼런스 클럭에 기반하여 전력 상태를 변경하도록 구성되는 스토리지 장치 및 그 동작 방법
US11188485B2 (en) Memory system and operating method thereof
US10073637B2 (en) Data storage device based on a descriptor and operating method thereof
US20150169235A1 (en) Data storage device and operating method thereof
KR20200114216A (ko) 데이터 저장 장치 및 동작 방법
US20190286336A1 (en) Nonvolatile memory device, data storage device and operating method thereof
US10908843B2 (en) Memory system for managing free pages based on real time clock and operating method thereof
KR20170117776A (ko) 반도체 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant