DE69325458T2 - Schaltungsanordnung und entsprechendes Verfahren zum Rücksetzen nichtflüchtiger elektrisch programmierbarer Speicheranordnungen - Google Patents

Schaltungsanordnung und entsprechendes Verfahren zum Rücksetzen nichtflüchtiger elektrisch programmierbarer Speicheranordnungen

Info

Publication number
DE69325458T2
DE69325458T2 DE69325458T DE69325458T DE69325458T2 DE 69325458 T2 DE69325458 T2 DE 69325458T2 DE 69325458 T DE69325458 T DE 69325458T DE 69325458 T DE69325458 T DE 69325458T DE 69325458 T2 DE69325458 T2 DE 69325458T2
Authority
DE
Germany
Prior art keywords
reset signal
supply voltage
vcc
vpp
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69325458T
Other languages
English (en)
Other versions
DE69325458D1 (de
Inventor
Marco Olivo
Silvia Padoan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of DE69325458D1 publication Critical patent/DE69325458D1/de
Publication of DE69325458T2 publication Critical patent/DE69325458T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits

Landscapes

  • Read Only Memory (AREA)
  • Electronic Switches (AREA)

Description

    Gebiet der Erfindung
  • Die Erfindung betrifft eine Schaltungseinrichtung und ein dazugehöriges Verfahren zum Erzeugen eines Rücksetzsignals in Speicherbauelementen.
  • Die Erfindung ist insbesondere, jedoch nicht ausschließlich, mit einem nicht-flüchtigen Speicherbauelement befaßt, welches auf einem Halbleiter integriert und elektrisch programmierbar ist, wobei in der folgenden Beschreibung zum Zweck der Veranschaulichung auf diesen Anwendungsfall Bezug genommen wird.
  • Stand der Technik
  • Bekanntlich ermöglichen zahlreiche der derzeit im Handel erhältlichen Speicherbauelemente ein Rücksetzen der speicherinternen Steuerlogikschaltung.
  • Das Rücksetzsignal wird normalerweise innerhalb der integrierten Speicherschaltung erzeugt, das Aktivieren des Signals erfolgt ansprechend auf eine Abnahme der Schaltungs-Spannungsversorgung Vcc.
  • Diese Betriebsweise ist von besonderer Bedeutung bei Bauelementen, die von außerhalb eine Programmierspannung Vpp erhalten, die üblicherweise einen relativ hohen Wert besitzt, mehr als 10 Volt. Die bei solchen Bauelementen leicht eintretende gefährlichste Situation besteht tatsächlich in einer Abnahme der Versorgungsspannung Vcc, während der Wert der Programmierspannung Vpp auf einem hohen Pegel gehalten wird. In diesem Zustand kann es aufgrund der nicht vorhandenen Möglichkeit, den Steuerschaltungsbetrieb zu steuern, zu einem Löschen oder einer nicht korrekten Programmierung der Speicherelemente kommen.
  • Um diese Probleme zu vermeiden, sind derzeit erhältliche Bauelemente so ausgebildet, daß sie Schwellenwertnachweiseinrichtungen enthalten, die mit der Programmierspannung Vpp gespeist werden und einen Nachweis eines Abfalls der Versorgungsspannung Vcc unter einen vorbestimmten Minimumwert erfassen. Diese Schaltungen aktivieren das Rücksetzen des Bauelements, indem sämtliche Schaltkreise gesperrt werden, die mit der relativ hohen Programmierspannung Vpp verbunden sind. Der Betrieb der Nachweisschaltungen ist allerdings nur dann garantiert, wenn eine Programmierspannung Vpp vorhanden ist, die einen positiven Wert oberhalb eines vorbestimmten Minimumwerts besitzt.
  • Ein Beispiel für eine Nachweisschaltung, die auf den oben umrissenen Arbeitsprinzipien beruht, findet sich in dem US-Patent 4,975,883 von INTEL. Die dort beschriebene Schaltung besitzt einen Ausgang, der einen Abfall der Versorgungsspannung Vcc unter einen Schwellenwert von 3,7 Volt signalisiert, jedoch nur für Werte der Programmierspannung von mehr als 4,5 Volt.
  • Allerdings bietet der in den bekannten Schaltungen vorgesehene Rücksetzmodus keine Steuermöglichkeit im Netzeinschalt-Stadium des Bauelements, d. h. dann, wenn die Versorgungsspannung Vcc von 0 auf den stationären Wert gebracht wird.
  • Dieser Mangel ist deshalb ziemlich schwerwiegend, weil beim Einschalten und bei der Abwesenheit der Programmierspannung Vpp kein Rücksetzsignal erzeugt wird. Damit bleibt der Anfangszustand der internen Steuerlogik unbestimmt.
  • Um diesen Nachteil zu überwinden, sorgen einige Bauelemente für ein Speicher-Rücksetzsignal, welches von außen zugespeist wird. Beispielsweise besitzt die derzeit im Handel verfügbare integrierte Speicherschaltung einen PWD-Stift (Deep Power Down), der dazu dienen soll, den Verbrauch der Schaltung zu minimieren. Allerdings kann der PWD-Stift auch ein von dem Benutzer aktiviertes Rücksetzsignal empfangen.
  • Die Unzulänglichkeit einer solchen Lösung, die von dem richtigen Erinnerungsvermögen des Benutzers abhängt, ist aus sich heraus ersichtlich.
  • Das der vorliegenden Erfindung zugrundeliegende technische Problem ist die Schaffung einer besonders einfachen schaltungstechnischen Lösung, die es ermöglicht, das Speicherbauelement auch während des Einschwingens bei der Netzeinschaltung automatisch zurückzusetzen, um dadurch sämtliche Nachteile zu überwinden, mit denen zum Stand der Technik gehörige Vorgehensweisen behaftet sind.
  • Offenbarung der Erfindung
  • Die Lösungsidee gemäß der Erfindung sieht vor, eine logische Summe zu bilden zwischen einem logischen Signal in Abhängigkeit einer Abnahme der Versorgungsspannung Vcc, wirksam nur bei Vorhandensein einer Programmierspannung Vpp oberhalb eines vorbestimmten Werts, und einem Signal, welches von einer speziellen Schaltung erzeugt wird, die dem Einschalt-Einschwingvorgang folgt.
  • Basierend auf dieser Lösungsidee wird das technische Problem gelöst durch eine Schaltung, wie sie im Anspruch 1 angegeben ist.
  • Außerdem wird das technische Problem in Verbindung mit einem Verfahren zum Rücksetzen eines Speicherbauelements gemäß Anspruch 4 gelöst.
  • Die Merkmale und Vorteile einer Schaltung sowie eines Verfahrens gemäß der Erfindung ergeben sich aus der nachfolgenden detaillierten Beschreibung einer Ausführungsform der Erfindung, die beispielhaft und ohne Beschränkung in Verbindung mit den begleitenden Zeichnungen gegeben wird.
  • Kurze Beschreibung der Zeichnungen
  • In den Zeichnungen zeigen:
  • Fig. 1 schematisch ein nicht-flüchtiges Speicherbauelement mit einer Rücksetzsignal-Erzeugungsschaltung gemäß der Erindung; und
  • Fig. 2 und 3 schematisch den zeitlichen Verlauf einer Reihe elektrischer Signale in dem in Fig. 1 gezeigten Bauelement.
  • Detaillierte Beschreibung
  • In den Zeichnungsfiguren ist allgemein und schematisch bei 1 eine nicht- flüchtige Speicherschaltung dargestellt, die auf einem Halbleiter integriert ist und elektrisch programmierbar ist.
  • Die Schaltung 1 ist insbesondere, jedoch ohne Beschränkung, ein Speicherbauelement vom "Flash"-Typ.
  • Dieses Bauelement enthält eine Speichermatrix 2 und einen logischen Steuerschaltungsteil 3 sowie elektrische Verbindungen 4 vom Bus-Typ zwischen der Matrix 2 und der Steuerlogik 3.
  • Der Schaltung 1 wird eine Versorgungsspannung Vcc von etwa 5 V sowie eine Programmierspannung Vpp von etwa 12 V zugeführt. Diese Spannungen werden der Speicherschaltung über zugehörige Eingangsanschlüsse oder -stifte zugeführt.
  • Das Bauelement 1 enthält außerdem eine Schwellenwert-Nachweisschaltung 5, die zwischen der Versorgungsspannung Vcc, der Programmierspannung Vpp und einer Signalerde GND liegt.
  • Die Schaltung 5 besitzt einen Ausgang 6, an dem ein logisches Signal LowVcc mit einem logisch "hohen" Pegel erscheint, sobald eine Abnahme der Versorgungsspannung Vcc unter einen vorbestimmten Minimumwert Vccmin nachgewiesen wird.
  • Die Schaltung 5 ist nur dann in Betrieb, wenn eine Programmierspannung Vpp oberhalb eines vorbestimmten Minimumwerts Vppmin vorhanden ist. Unter dieser Bedingung (Vpp > Vppmin) erhält das Signal LowVcc einen logisch "hohen" Wert, sobald die Versorgungsspannung Vcc unter den Minimum-Schwellenwert Vccmin fällt.
  • Das Signalmuster von LowVcc in Relation zu dem Schwellenwert Vccmin ist durch die Kurve in Fig. 2 dargestellt.
  • Außerdem ist eine Schaltung 7 vorgesehen, die ein logisches Rücksetzsignal POR (Netzeinschalt-Rücksetzsignal) erzeugt. Die Schaltung 7 erhält die Versorgungsspannung Vcc und arbeitet auch bei fehlender Programmierspannung Vpp. Ihre wichtigste Rolle spielt sie dann, wenn das Bauelement 1 eingeschaltet wird.
  • Das Signal POR gelangt an einen Ausgang 8 der Schaltung 7, und während des Einschalt- oder Ausschalt-Einschwingvorgangs ist es im wesentlichen dem Wert der Versorgungsspannung Vcc nachgeführt, bis die Spannung Vcc zwischen zwei vorbestimmten Werten Va und Vb erscheint, wobei letztere Grenze unterhalb der minimalen Schwelle Vccmin liegt.
  • Das Muster des Signals POR ist durch die Kurve in Fig. 3 dargestellt.
  • Die Schaltung 1 enthält in vorteilhafter Weise erfindungsgemäß ein logisches Gatter 10 mit zwei Eingängen 9 und 11 und einem Ausgang 12. Das logische Gatter 10 ist vom ODER-Typ.
  • Die Eingänge 9 und 11 des logischen Gatters 10 sind mit dem Ausgang 6 der Schaltung 5 bzw. mit dem Ausgang 8 der Schaltung 7 verbunden.
  • Im Ergebnis wird dem ersten Eingang 9 des Gatters 10 der Logikwert LowVcc zugeführt, während dem zweiten Eingang 11 das logische Signal POR zugeführt wird.
  • Der Ausgang 12 des logischen Gatters 10 liefert ein Rücksetzsignal, welches festgelegt wird durch die logische Summe der Eingangssignale, und welches an die Steuerlogik 3 gegeben wird.
  • Das erfindungsgemäße Verfahren zum Erzeugen des Rücksetzsignals wird im folgenden beschrieben.
  • Wie bereits in der obigen Beschreibung dargelegt, sorgt das erfindungsgemäße Verfahren für das Anlegen des Rücksetzsignals an die Steuerlogik 3 als Funktion des Wechsels zwischen dem Ausgangssignal von dem Schwellenwertdetektor 5 und dem von der Schaltung 7 während des Einschalt-Einschwingvorgangs des Bauelements 1 erzeugten Signal POR. Insbesondere ist die Wechselfunktion eine logische Summe (ODER).
  • Das Rücksetzsignal am Ausgang des logischen Gatters 10 verhält sich ähnlich wie das Signal LowVcc bei vorhandener Programmierspannung Vpp (natürlich nur dann, wenn Vccmin größer als Vb ist), und verdoppelt das Muster des Signals POR in Abwesenheit der Programmierspannung Vpp.
  • Beim Einschalten und bei nicht-vorhandener Programmierspannung Vpp wird also die gesamte Logikschaltung 3 des Bauelements 1 in einem Rücksetzzustand gehalten, so lange, wie der Wert der Versorgungsspannung Vcc zwischen Va und Vb verbleibt. Damit nimmt die gesamte Schaltung einen logischen Zustand ein, wie er vor Betriebsbeginn definiert war, wodurch die oben aufgezeigten Probleme des Standes der Technik überwunden werden.
  • Die Werte für die Schwellenspannungen Va und Vb, die in der Schaltung verwendet werden, sind so gewählt, daß die Anforderungen für den richtigen Betrieb der Speicherschaltung erfüllt sind.
  • Beispielsweise muß der Schwellenwert Vb geringer sein als Vccmin, in sämtlichen Fällen jedoch gleich einer Spannung, durch die die gesamte Logik des Bauelements zufriedenstellend arbeiten kann.
  • Außerdem würde in einer Speicherschaltung, die mit einem PWD-Anschluß (Deep Power Down) ausgestattet ist, dieser Anschluß die einzige Funktion haben, den Verbrauch des Bauelements zu senken, und es wäre kein externes Rücksetzen notwendig.
  • Bei Verwendung der erfindungsgemäßen Lösung kann ein Benutzer, der keines niedrigen Verbrauchs bedarf, den PWD-Anschluß direkt auf Masse legen. Dies ermöglicht eine zweckmäßigere Handhabung des Bauelements.

Claims (4)

1. Elektrisch programmierbares, nicht-flüchtiges Speicherbauelement (1) mit einer Matrix (2) aus Speicherzellen, einem Steuerlogikteil (3), gespeist von einer Versorgungsspannung (Vcc) und einer Programmierspannung (Vpp), einem Rücksetzsignalgenerator (7) und einer Schwellenwertnachweisschaltung (5), ausgebildet zum Nachweisen einer Abnahme der Versorgungsspannung (Vcc) unter einen ersten vorbestimmten Minimumwert (Vccmin),
dadurch gekennzeichnet, daß
das Speicherbauelement (1) außerdem ein logisches ODER-Gatter (10) mit einem ersten Eingang (9), der an einen Ausgang (6) der Schwellenwertnachweisschaltung (5) angeschlossen ist, einem zweiten Eingang (11) und einem mit dem Steuerlogikteil (3) verbundenen Ausgang (12) aufweist;
und daß der Rücksetzsignalgenerator (7) mit einem Ausgang (8) an den zweiten Eingang (11) des logischen ODER-Gatters (10) angeschlossen ist und ein Rücksetzsignal (POR) liefert, wenn die Versorgungsspannung (Vcc) in dem Bereich zwischen einem Minimum- Schwellenwert (Va) und einem Maximum-Schwellenwert (Vb) liegt, wobei der Minimum- und der Maximum-Schwellenwert (Va, Vb) kleiner sind als der erste vorbestimmte Minimumwert (Vccmin), und
die Schwellenwertnachweisschaltung (5) nur dann in Betrieb ist, wenn die Programmierspannung (Vpp) höher ist als ein zweiter vorbestimmter Minimumwert (Vppmin), und der Rücksetzsignalgenerator (7) in Betrieb ist und das Rücksetzsignal (POR) erzeugt wird auch bei Abwesenheit der Programmierspannung (Vpp).
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Rücksetzsignalgenerator (7) nur mit der Versorgungsspannung (Vcc) gespeist wird.
3. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß das Rücksetzsignal (POR) den gleichen Wert wie die Versorgungsspannung (Vcc) hat.
4. Verfahren zum Erzeugen eines Rücksetzsignals in einem elektrisch programmierbaren, nicht-flüchtigen Speicherbauelement (1), das eine Matrix (2) aus Speicherzellen, einen Steuerlogikteil (3), gespeist von einer Versorgungsspannung (Vcc) und einer Programmierspannung (Vpp), einen Rücksetzsignalgenerator (7) und eine Schwellenwertnachweisschaltung (5) zum Nachweisen einer Abnahme der Versorgungsspannung (Vcc) unter einem ersten vorbestimmten Minimumwert (Vccmin) aufweist,
dadurch gekennzeichnet, daß
das Rücksetzsignal an den Steuerlogikteil (3) gelegt wird und mit Hilfe einer logischen Summe (OR) aus dem Ausgangssignal der Schwellenwertnachweisschaltung (5) und einem Netzeinschalt-Rücksetzsignal (POR), welches während des Netzeinschalt-Einschwingvorgangs des Speicherbauelements (1) erzeugt wird, gebildet wird, wobei die Schwellenwertnachweisschaltung (5) nur im Betrieb ist, wenn die Programmierspannung (Vpp) höher ist als ein zweiter vorbestimmter Minimumwert (Vppmin), und das Netzeinschalt- Rücksetzsignal (POR) erzeugt wird, wenn die Versorgungsspannung (Vcc) in dem Bereich zwischen einem Minimum-Schwellenwert (Va) und einem Maximum-Schwellenwert (Vb) liegt, wobei der Minimum- und der Maximum-Schwellenwert (Va, Vb) kleiner sind als der erste vorbestimmte Minimumwert (Vccmin), auch bei Abwesenheit der Programmierspannung (Vpp).
DE69325458T 1993-12-31 1993-12-31 Schaltungsanordnung und entsprechendes Verfahren zum Rücksetzen nichtflüchtiger elektrisch programmierbarer Speicheranordnungen Expired - Fee Related DE69325458T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP93830540A EP0661714B1 (de) 1993-12-31 1993-12-31 Schaltungsanordnung und entsprechendes Verfahren zum Rücksetzen nichtflüchtiger elektrisch programmierbarer Speicheranordnungen

Publications (2)

Publication Number Publication Date
DE69325458D1 DE69325458D1 (de) 1999-07-29
DE69325458T2 true DE69325458T2 (de) 1999-10-21

Family

ID=8215297

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69325458T Expired - Fee Related DE69325458T2 (de) 1993-12-31 1993-12-31 Schaltungsanordnung und entsprechendes Verfahren zum Rücksetzen nichtflüchtiger elektrisch programmierbarer Speicheranordnungen

Country Status (4)

Country Link
US (1) US5586077A (de)
EP (1) EP0661714B1 (de)
JP (1) JP2619615B2 (de)
DE (1) DE69325458T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2745415B1 (fr) * 1996-02-22 1998-05-22 Sgs Thomson Microelectronics Circuit d'inhibition de fonctionnement
US6150835A (en) * 1998-05-08 2000-11-21 Intel Corporation Method and apparatus for fast production programming and low-voltage in-system writes for programmable logic device
US6201751B1 (en) * 1999-03-08 2001-03-13 Micron Technology, Inc. Integrated circuit power-up controllers, integrated circuit power-up circuits, and integrated circuit power-up methods
US7215587B2 (en) * 2005-07-05 2007-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking circuit for a memory device
TWI397818B (zh) 2010-07-27 2013-06-01 Transcend Information Inc 儲存裝置及其運作方法
KR102081923B1 (ko) * 2013-02-04 2020-02-26 삼성전자주식회사 메모리 시스템 및 메모리 컨트롤러의 동작 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60214031A (ja) * 1984-04-09 1985-10-26 Hitachi Ltd マイコンのリセツト回路
JPH01173827U (de) * 1988-05-11 1989-12-11
US5019996A (en) * 1988-08-29 1991-05-28 Advanced Micro Devices, Inc. Programmable power supply level detection and initialization circuitry
JPH0743952B2 (ja) * 1988-11-30 1995-05-15 日本電気株式会社 電源電圧低下検出回路
JP2522381B2 (ja) * 1989-02-27 1996-08-07 日本電気株式会社 半導体装置
JPH02241319A (ja) * 1989-03-13 1990-09-26 Fujitsu Ltd 電源保護制御方式
US4975883A (en) * 1990-03-29 1990-12-04 Intel Corporation Method and apparatus for preventing the erasure and programming of a nonvolatile memory
KR100209449B1 (ko) * 1990-05-21 1999-07-15 가나이 쓰토무 반도체 집적회로 장치
JPH05196662A (ja) * 1992-01-22 1993-08-06 Hitachi Ltd 電源電圧監視装置
US5450417A (en) * 1993-10-26 1995-09-12 Texas Instruments Incorporated Circuit for testing power-on-reset circuitry

Also Published As

Publication number Publication date
DE69325458D1 (de) 1999-07-29
JPH07253830A (ja) 1995-10-03
EP0661714B1 (de) 1999-06-23
JP2619615B2 (ja) 1997-06-11
EP0661714A1 (de) 1995-07-05
US5586077A (en) 1996-12-17

Similar Documents

Publication Publication Date Title
DE69027252T2 (de) Festwertspeichersystem mit Mehrfachwert-Speicherung
DE3687015T2 (de) Zeitueberwachungsschaltung geeignet fuer gebrauch in mikrorechner.
DE69732291T2 (de) Verfahren und apparat zum programmieren von anti-sicherungen mittels einer intern generierten programmierspannung
DE69202340T2 (de) Programmierungsspannungsregelschaltung für programmierbare speicher.
DE3051230C2 (de) Spannungserhöhungsschaltung
DE4201516C2 (de) Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung
DE69025875T2 (de) Leseverstärker
DE3618572A1 (de) Halbleiterspeicherelement
DE69024929T2 (de) Spannungsregler mit Leistungszusatzsystem
DE69700058T2 (de) Einschaltrücksetzschaltung
DE3614421C2 (de)
DE19521730C2 (de) Halbleitervorrichtung mit Programmierspannungserzeugung
DE68915432T2 (de) Schaltung zur Feststellung eines Versorgungsspannungsabfalls sowie zur Wiederherstellung des Beginnschaltzustands.
DE2347968B2 (de) Assoziative speicherzelle
DE69325458T2 (de) Schaltungsanordnung und entsprechendes Verfahren zum Rücksetzen nichtflüchtiger elektrisch programmierbarer Speicheranordnungen
DE69532071T2 (de) Aufwärtswandlerschaltung
DE3630679A1 (de) Stromversorgungsschalter-schaltkreis fuer groesstintegration auf einem wafer
DE3889211T2 (de) Speisespannungsschalteranordnung für nichtflüchtige Speicher in MOS-Technologie.
DE10322246A1 (de) Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr
DE4117882C2 (de)
DE19758068A1 (de) Schaltung zum Treiben/Steuern eines Erfassungsverstärkers
DE69400020T2 (de) Automatische Triggerschaltung.
DE19502116A1 (de) MOS-Schaltungsanordnung zum Schalten hoher Spannungen auf einem Halbleiterchip
DE3529033A1 (de) Treiberschaltung fuer gleichstrommotoren
DE69518826T2 (de) Spannungserhöhungsschaltung zur Erzeugung eines annähernd konstanten Spannungspegels

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee