DE10146176A1 - Verfahren zur Umverdrahtung von Pads beim Waferlevel-Package - Google Patents

Verfahren zur Umverdrahtung von Pads beim Waferlevel-Package

Info

Publication number
DE10146176A1
DE10146176A1 DE10146176A DE10146176A DE10146176A1 DE 10146176 A1 DE10146176 A1 DE 10146176A1 DE 10146176 A DE10146176 A DE 10146176A DE 10146176 A DE10146176 A DE 10146176A DE 10146176 A1 DE10146176 A1 DE 10146176A1
Authority
DE
Germany
Prior art keywords
rewiring
pads
wafer
wafer level
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10146176A
Other languages
English (en)
Other versions
DE10146176B4 (de
Inventor
Michael Huebner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10146176A priority Critical patent/DE10146176B4/de
Priority to US10/247,575 priority patent/US6867479B2/en
Publication of DE10146176A1 publication Critical patent/DE10146176A1/de
Application granted granted Critical
Publication of DE10146176B4 publication Critical patent/DE10146176B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Erfindungsgemäß ist ein Verfahren zur Umverdrahtung von Kontaktpads (7) beim Waferlevel-Package bereitgestellt. Um beim Waferlavel-Package die Anschlüsse der Charakterisierungspads zum Testen verfügbar machen zu können, ohne dass die später für den Endkunden zugänglich sind, ist vorgesehen, dass die Umverdrahtungsleitung (9.2) über den Ritzrahmen (11) des Wafers (1) geführt wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Umverdrahtung von Pads beim Waferlevel-Package gemäß dem Oberbegriff des Patentanspruches 1 sowie einen entsprechend hergestellten Chip.
  • Beispielsweise bei Speicherchips gibt es gemäß dem Stand der Technik neben den Anschlüssen, die für den normalen Betrieb des Bausteins genutzt werden, noch weitere Anschlüsse. Diese dienen der Charakterisierung der Chips und der Einstellung einiger chipinterner Spannungswerte beim Wafertest. Die Anschlüsse werden im normalen Package (TSOP oder ähnlich) nicht nach außen geführt. Dadurch werden zum einen Pins am Package gespart und zum anderen wird verhindert, dass der Endkunde durch das Anlegen falscher Spannungswerte an diese Anschlüsse das elektrische Verhalten der Bausteine negativ beeinflusst. Es kann dadurch insbesondere auch sicher ausgeschlossen werden, dass unbeabsichtigt angelegte Spannungen den Chip zerstören. Beim konventionellen Wafertest werden diese Pads wie auch die zum normalen Betrieb des Chips genutzten Pads mittels einer Prüfkarte kontaktiert und so elektrisch zugänglich gemacht.
  • Weiterhin ist es gemäß dem Stand der Technik bekannt, ein sogenanntes Waferlevel-Package bereits vor dem ersten Test auf Waferebene aufzubringen. Beim Test des Wafers, der bereits mit einem Waferlevel-Package prozessiert ist, können nun jedoch keine Prüfkarten im herkömmlichen Sinn mehr verwendet werden, sondern es müssen die vorhandenen Anschlüsse, wie z. B. Solderballs oder Micro-Springs, zur elektrischen Kontaktierung genutzt werden. Das bedeutet jedoch auch, dass die Charakterisierungspads des Chips durch eine Umverdrahtung auf Anschlüsse geführt werden müssen, die von außen elektrisch abgreifbar sind mit den oben beschriebenen Nachteilen.
  • Aufgabe der vorliegenden Erfindung ist es, ein Umverdrahtungs-Verfahren für ein Waferlevel-Package bereitzustellen, das die obigen Nachteile vermeidet.
  • Erfindungsgemäß ist dies bei einem Verfahren mit den Merkmalen des Patentanspruches 1 erreicht. Die Lösung besteht darin, die Umverdrahtung der Charakterisierungspads, also die Verbindung zwischen den Pads und den Anschlüssen des Waferlevel-Packages, z. B. Micro-Spring oder Solderball, über den Ritzrahmen des Wafers zu führen. Die Charakterisierungspads sind damit über die Anschlüsse des Waferlevel-Package zugänglich, solange der Wafer noch nicht gesägt ist. Nach dem Sägen ist der Ritzrahmen verschwunden und die Umverdrahtungsleitung durchtrennt. Ein extra Prozessschritt zum Auftrennen der Leitungen kann erfindungsgemäß bei der Herstellung des Halbleiterproduktes entfallen. Erfindungsgemäß sind also beim Waferlevel-Package die Anschlüsse der Charakterisierungspads zum Testen verfügbar gemacht, ohne dass sie später für den Endkunden zugänglich sind.
  • Die elektrisch nun nicht mehr mit dem Chip verbundenen Anschlüsse/Kontaktelemente können vorteilhafter Weise mechanische Aufgaben übernehmen, wie die Verbesserung der Stabilität und Steifigkeit des Chips. Derartige "Stützballs" sind schon jetzt bei einigen Package-Designs vorhanden.
  • Die technische Realisierung der erfindungsgemäßen Umverdrahtung ist auch insofern einfach, wenn sich die Charakterisierungspads am Rand des Chips in der Nähe des Ritzrahmens befinden. Die entsprechenden Umverdrahtungsleitungen verlaufen dadurch überwiegend auf dem Ritzrahmen - der Platzbedarf der Umverdrahtungleitungen auf dem Chip selbst ist entsprechend gering.
  • Mit der einzigen Figur ist das erfindungsgemäße Umverdrahtungsverfahren sowie dadurch das Verfahren zur Herstellung des Halbleiterproduktes veranschaulicht und ist ausschnittsweise ein entsprechendes Halbleiterprodukt am Beispiel eines Speicherchips schematisiert dargestellt. Auf einem Wafer 1 sind zahlreiche Speicherchips 3 angeordnet. Der Chip 3 weist jeweils beidseitig drei Spalten von Anschlusspins 5 in Form von Solderballs sowie dazwischen zwei Spalten von Kontaktpads 7 auf. Dabei dienen je Chip typischer Weise etwa 6 bis 10 der Kontaktpads als sogenannte Charakterisierungspads des Chips. Zu Testzwecken werden bestimmte Anschlusspins 5 mit bestimmten Kontaktpads 7 über eine Umverdrahtungsleitung 9 elektrisch miteinander verbunden. Dazu werden erste Umverdrahtungsleitungen 9.1 auf dem Chip 3 selbst ausgebildet, während zweite Umverdrahtungsleitungen 9.2 über einen Ritzrahmen 11 des Wafers 1 geführt werden. Ohne die Umverdrahtung ist die Speicherschaltung (nicht gezeigt) lediglich mit den Kontaktpads 7 verbunden. Durch die Umverdrahtung wird nun die Speicherschaltung über bestimmte Anschlusspins 5 mit den Kontaktpads 7 verdrahtet. Die Charakterisierungspads 7 sind damit über die Anschlüsse bzw. Anschlusspads 5 eines Waferlevel- Package zugänglich, solange der Wafer 1 noch nicht gesägt ist. Durch das Sägen des Wafers 1 verschwindet der Ritzrahmen 11 und die durch die über den Ritzrahmen geführten zweiten Umverdrahtungsleitungen 9.2 realisierte Verdrahtung wird aufgehoben. Die Charakterisierungspads 7 sind nicht mehr leitend mit den entsprechenden Anschlusspads 5 verbunden. Die durch die ersten Umverdrahtungsleitungen 9.1 realisierte Verdrahtung der für den normalen Betrieb des Chips notwendigen Steuerungs- und Datenleitungen sowie der Stromversorgung bleibt im Gegensatz dazu unverändert bestehen.
  • Aus Vereinfachungsgründen sind in der Figur nicht alle Umverdrahtungsleitungen 9 dargestellt. Weiterhin sind auch die vorhandenen Speicherzellen und Logik-/Interfaceschaltungen des Chips 3 nicht gezeigt. Bezugszeichenliste 1 Wafer
    3 Chip
    5 Anschlusspin
    7 Kontaktpad
    9 Umverdrahtungsleitung
    9.1 erste Umverdrahtungsleitungen
    9.2 zweite Umverdrahtungsleitungen
    11 Ritzrahmen

Claims (3)

1. Verfahren zur Umverdrahtung von Kontaktpads (7) eines Chips (3) beim Waferlevel-Package, dadurch gekennzeichnet, dass die Umverdrahtungsleitung (9.2) über den Ritzrahmen (11) des Wafers (1) geführt wird.
2. Verfahren nach Anspruch 1, dass die Umverdrahtungsleitung (9.2) über einen Großteil deren Länge auf dem Ritzrahmen (11) geführt wird.
3. Halbleiterchip mit Kontaktpads (7) und Anschlusspins (5), von denen einige jeweils miteinander über eine Umverdrahtungsleitung (9.1) zu Testzwecken elektrisch verbunden sind, dadurch gekennzeichnet, dass die Umverdrahtungsleitung (9.2) über den Ritzrahmen (11) geführt und dadurch unterbrochen ist.
DE10146176A 2001-09-19 2001-09-19 Verfahren zur Umverdrahtung von Pads bei einem Waferlevel-Package, Waferlevel-Package und Halbleiterchip Expired - Fee Related DE10146176B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10146176A DE10146176B4 (de) 2001-09-19 2001-09-19 Verfahren zur Umverdrahtung von Pads bei einem Waferlevel-Package, Waferlevel-Package und Halbleiterchip
US10/247,575 US6867479B2 (en) 2001-09-19 2002-09-19 Method for rewiring pads in a wafer-level package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10146176A DE10146176B4 (de) 2001-09-19 2001-09-19 Verfahren zur Umverdrahtung von Pads bei einem Waferlevel-Package, Waferlevel-Package und Halbleiterchip

Publications (2)

Publication Number Publication Date
DE10146176A1 true DE10146176A1 (de) 2003-04-10
DE10146176B4 DE10146176B4 (de) 2009-04-02

Family

ID=7699550

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10146176A Expired - Fee Related DE10146176B4 (de) 2001-09-19 2001-09-19 Verfahren zur Umverdrahtung von Pads bei einem Waferlevel-Package, Waferlevel-Package und Halbleiterchip

Country Status (2)

Country Link
US (1) US6867479B2 (de)
DE (1) DE10146176B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004014644A1 (de) * 2004-03-25 2005-10-13 Atmel Germany Gmbh Integrierter Schaltkreis
US7422930B2 (en) 2004-03-02 2008-09-09 Infineon Technologies Ag Integrated circuit with re-route layer and stacked die assembly

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4405719B2 (ja) * 2002-10-17 2010-01-27 株式会社ルネサステクノロジ 半導体ウエハ
JP4014579B2 (ja) 2004-04-01 2007-11-28 沖電気工業株式会社 ワイヤボンディング装置及びワイヤボンディング方法
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151535A (ja) * 1992-11-04 1994-05-31 Kawasaki Steel Corp 半導体ウエハ及び半導体ウエハの検査方法
JPH1050780A (ja) * 1996-08-05 1998-02-20 Hitachi Ltd 半導体ウェハと半導体集積回路の試験方法
JPH10125745A (ja) * 1996-09-17 1998-05-15 Sgs Thomson Microelectron Inc ウエハレベルテストをサポートする集積回路及び方法
US5923047A (en) * 1997-04-21 1999-07-13 Lsi Logic Corporation Semiconductor die having sacrificial bond pads for die test
JPH11330176A (ja) * 1998-05-19 1999-11-30 Fujitsu Ltd 半導体集積回路装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69432016T2 (de) * 1994-09-13 2004-01-08 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Herstellung integrierter Schaltungen und erzeugte Halbleiterscheibe
JP4234244B2 (ja) * 1998-12-28 2009-03-04 富士通マイクロエレクトロニクス株式会社 ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法
DE10141591A1 (de) * 2001-08-24 2003-03-13 Infineon Technologies Ag Elektronisches Bauelement, insbesondere Speicherchip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151535A (ja) * 1992-11-04 1994-05-31 Kawasaki Steel Corp 半導体ウエハ及び半導体ウエハの検査方法
JPH1050780A (ja) * 1996-08-05 1998-02-20 Hitachi Ltd 半導体ウェハと半導体集積回路の試験方法
JPH10125745A (ja) * 1996-09-17 1998-05-15 Sgs Thomson Microelectron Inc ウエハレベルテストをサポートする集積回路及び方法
US5923047A (en) * 1997-04-21 1999-07-13 Lsi Logic Corporation Semiconductor die having sacrificial bond pads for die test
JPH11330176A (ja) * 1998-05-19 1999-11-30 Fujitsu Ltd 半導体集積回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7422930B2 (en) 2004-03-02 2008-09-09 Infineon Technologies Ag Integrated circuit with re-route layer and stacked die assembly
US7948071B2 (en) 2004-03-02 2011-05-24 Qimonda Ag Integrated circuit with re-route layer and stacked die assembly
DE102005010156B4 (de) * 2004-03-02 2014-02-06 Qimonda Ag Verfahren zum Ausbilden einer Anordnung aus gestapelten Einzelschaltkreisen
DE102004014644A1 (de) * 2004-03-25 2005-10-13 Atmel Germany Gmbh Integrierter Schaltkreis

Also Published As

Publication number Publication date
US6867479B2 (en) 2005-03-15
US20030052397A1 (en) 2003-03-20
DE10146176B4 (de) 2009-04-02

Similar Documents

Publication Publication Date Title
DE19835840B4 (de) Herstellungsverfahren für einen Halbleiterchip
DE69219165T2 (de) Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung
DE69223906T2 (de) Verfahren zur Herstellung invertierter IC's und IC-Moduln mit einem solcher IC's
EP1098200B1 (de) Nadelkarten-Justageeinrichtung zur Planarisierung von Nadelsätzen einer Nadelkarte
DE19809509A1 (de) Halbleitervorrichtung
DE19645568B4 (de) Herstellungsverfahren für ein Halbleiterbauelement
DE112018003756B4 (de) Prüfung und initialisierung von klein-chips auf wafer-niveau
DE19961791C2 (de) Anordnung zum Testen von Chips mittels einer gedruckten Schaltungsplatte
DE10352671A1 (de) Leistungsmodul
DE69633695T2 (de) Konfigurierbare Testkontakte zum Erleichtern der parallelen Prüfung von integrierten Schaltungen
DE10146176A1 (de) Verfahren zur Umverdrahtung von Pads beim Waferlevel-Package
DE19819570C2 (de) Anordnung zum Testen mehrerer Speicherchips auf einem Wafer
DE19917586A1 (de) Anordnung zur Durchführung von Burn-In-Behandlungen von Halbleitervorrichtungen auf Waferebene
DE10150441B4 (de) Verfahren zum Testen von Halbleiterspeichern
DE10310536B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
EP1162655A2 (de) Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung
DE19819252A1 (de) Halbleiterspeichervorrichtung
DE10229493B4 (de) Integrierte Halbleiterstruktur
DE10152095A1 (de) Blank-Chip-Träger und Verfahren zum Herstellen einer Halbleitervorrichtung unter Verwendung des Blank-Chip-Trägers
DE10315246A1 (de) Halbleiter-Speichermodul
DE69028527T2 (de) Verfahren und apparat zum testen des zusammenbaus einer vielzahl von elektrischen komponenten auf einem substrat
DE102005002678A1 (de) Ritzrahmen mit verbesserter Füllroutine
DE10343578B4 (de) Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen und Verfahren zu seiner Herstellung
DE102004001956B4 (de) Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
WO2000004585A2 (de) Chipträgeranordnung sowie verfahren zur herstellung einer chipträgeranordnung mit elektrischem test

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee