DE19645568B4 - Herstellungsverfahren für ein Halbleiterbauelement - Google Patents

Herstellungsverfahren für ein Halbleiterbauelement Download PDF

Info

Publication number
DE19645568B4
DE19645568B4 DE19645568A DE19645568A DE19645568B4 DE 19645568 B4 DE19645568 B4 DE 19645568B4 DE 19645568 A DE19645568 A DE 19645568A DE 19645568 A DE19645568 A DE 19645568A DE 19645568 B4 DE19645568 B4 DE 19645568B4
Authority
DE
Germany
Prior art keywords
semiconductor
area
semiconductor wafer
separation
islands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19645568A
Other languages
English (en)
Other versions
DE19645568A1 (de
Inventor
Kazuko Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19645568A1 publication Critical patent/DE19645568A1/de
Application granted granted Critical
Publication of DE19645568B4 publication Critical patent/DE19645568B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum Herstellen eines Halbleiterbauelements mit folgenden Schritten:
Präparieren einer Halbleiterscheibe mit einem Ausbildungsbereich für einen integrierten Halbleiterschaltkreis (1a), einen um den Ausbildungsbereich herum gebildeten Trennbereich (6), einer ersten Kontaktinsel (2) auf dem Ausbildungsbereich, einer zweiten Kontaktinsel (3) auf dem Trennbereich (6) und einer elektrischen Verbindung (7) zwischen der ersten Kontaktinsel (2) und der zweiten Kontaktinsel (3);
Trennen der Verbindung (7) durch Ausbilden einer Vertiefung (8a) an einer Grenze zwischen dem Ausbildungsbereich und dem Trennbereich (6);
Bilden einer Isolationsschicht (9), die einen Trennschnitt der Verbindung (7) in der Vertiefung (8a) abdeckt; und
Trennen der Halbleiterscheibe entlang dem Trennbereich (6), um den integrierten Haibleiterschaltkreis zu einem Chip zu vereinzeln.

Description

  • Die Erfindung betrifft ein Herstellungsverfahren für ein Halbleiterbauelement; speziell betrifft sie ein Herstellungsverfahren für ein Halbleiterbauelement, das aus einer Halbleiterscheibe gebildet wird, die eine Verbindung hat, die sich von einer Bondinsel an dem Halbleiterbauelement zu einem Trennbereich erstreckt.
  • 16 ist eine Draufsicht von oben, die eine herkömmliche Halbleiterscheibe zeigt. Eine Halbleiterscheibenprüfung wird durchgeführt, wobei Prüfsonden 4 an Drahtbondinseln 2 in den integrierten Haibleiterschaltkreisen 1a angelegt werden. 17 ist ein Schnitt durch die Halbleiterscheibe 1, die in 16 gezeigt ist. Nach Beendigung der Halbleiterscheibenprüfung wird die Halbleiterscheibe, wie 18 zeigt, entlang dem Trennbereich 6 durchtrennt, so daß die integrierten Halbleiterschaltkreise 1a zu Chips vereinzelt werden. Die 19 bzw. 20 entsprechen jeweils den 17 bzw. 18 und zeigen das Aufbringen einer Isolationsschicht 9 zum Schutz von aktiven Bereichen auf den integrierten Halbleiterschaltkreisen 1a. Nach dem Vereinzeln der integrierten Halbleiterschaltkreise 1a zu Chips werden Bonddrähte (nicht gezeigt) gebildet, die mit den Drahtbondinseln 2 der integrierten Halbleiterschaltkreise 1a verbunden werden.
  • Wenn die Halbleiterscheiben-Prüfsonden 4 mit den Drahtbondinseln 2 in Kontakt gelangen, verursachen sie Schadstellen 5 an den Drahtbondinseln 2. Seit einiger Zeit werden die Drahtbondinseln 2 immer stärker miniaturisiert, um die Größe der integrierten Halbleiterschaltkreise 1 zu verringern und das Verhältnis der aktiven Bereiche in den integrierten Halbieiterschaltkreisen 12 zu steigern. Durch die Miniaturisierung der integrierten Halbleiterschaitkreise 1a besteht somit die Gefahr, daß die Bonddrähte mit den Schadstellen 5 an den Drahtbondinseln 2 verbunden werden, was zu einer schlechten Verbindung zwischen den Drahtbondinseln 2 und den Bonddrähten führt.
  • 21 zeigt einen Schnitt durch eine herkömmliche Halbleiterscheibe 1 zur Vermeidung einer minderwertigen Verbindung. Die Halbleiterscheibenprüfung wird so durchgeführt, daß die Prüfsonden 4 für die Halbleiterscheiben nur an die Halbleiterscheiben-Prüfinseln 3 innerhalb des Trennbereichs 6 angelegt werden. Nach Beendigung der Halbleiterscheibenprüfung wird die Halbleiterscheibe, wie 22 zeigt, entlang dem Trennbereich 6 durchtrennt, und dadurch werden die integrierten Halbleiterschaltkreise 1a zu Chips vereinzelt. Die 23 und 24 entsprechen den 21 bzw. 22 und zeigen das Aufbringen der Isolationsschicht 9 zum Schutz von aktiven Bereichen auf den integrierten Halbleiterschaltkreisen 1a.
  • Wie 22 zeigt, sind jedoch die oberen Oberflächen und die Schnittstellen der Halbleiterscheiben-Prüfinselreste 3a freigelegt. Das führt zu dem Problem, daß Substanzen die Aluminium (Al) korrodieren, also beispielsweise Wasser, Kalium, Magnesium usw., ausgehend von den Halbleiterscheiben-Prüfinselresten 3a in die Drahtbondinseln 2 eindringen und zu einer Aluminium-Korrosion der Drahtbondinseln 2 führen.
  • Aus der JP 59-52 860 A ist eine integrierte Halbleiterschaltung mit Kontaktinseln in einem Ausbildungsbereich und in einem Trennbereich bekannt, die miteinander verbunden sind, wobei die Verbindung eine Krümmung aufweist. Durch eine Vergleichsmessung zwischen den Kontaktinseln im Ausbildungsbereich und im Trennbereich lassen sich Leckströme an Ein- und Ausgangsanschlüssen der Halbleiterschaltung ermitteln.
  • Aus der JP 5-206 383 A sind die Struktur einer Halbleiterscheibe und ein Testverfahren dafür bekannt. Die Halbleiterscheibe hat Kontaktinseln in einem Ausbildungsbereich und in einem Trennbereich, wobei die Kontaktinsel im Trennbereich größer als diejenigen im Ausbildungsbereich sind. Diese großen Kontaktinseln im Trennbereich erleichtern den Zugriff externer Prüfgeräte mittels Nadelelektroden oder dergleichen.
  • Aus der US 50 59 899 ist ein Verfahren zur Herstellung von Halbleiterchips bekannt. In dem darin aufgezeigten Verfahren werden auf einer Halbleiterscheibe in einem Ausbildungsbereich und in einem Trennbereich miteinander verbundene Kontaktinseln ausgebildet, um die Halbleiterchips vor einem Trennen der Halbleiterscheibe in einzelne Halbleiterchips testen zu können.
    •
  • Aufgabe der vorliegenden Erfindung ist die Lösung der vorgenannten Probleme unter Bereitstellung eines Verfahrens zum Herstellen des Halbleiterbauelements, wobei eine Korrosion von Bondinseln in einem integrierten Halbleiterschaltkreis verhindert wird.
  • Das erfindungsgemäße Verfahren eignet sich in besonders bevorzugter Weise zur Herstellung einer Halbleiterscheibe, die folgendes aufweist: einen Ausbildungsbereich für integrierte Halbleiterschaltkreise zur Ausbildung eines integrierten Halbleiterschaltkreises, der eine erste Kontakt- bzw. Bondinsel hat; einen Trennbereich, der um den Ausbildungsbereich des integrierten Halbleiterschaltkreises herum gebildet ist, um den integrierten Halbleiterschaltkreis als Chip zu vereinzeln; eine zweite Kontaktinsel, die auf dem Trennbereich vorhanden ist; und eine Verbindung, die die erste Kontaktinsel und die zweite Kontaktinsel elektrisch miteinander verbindet und eine Krümmung auf dem Ausbildungsbereich des integrierten Halbleiterschaltkreises hat.
  • Bevorzugt ist dabei vorgesehen, daß die Fläche der zweiten Kontaktinsel größer als die Fläche der ersten Kontaktinsel ist.
  • Ferner ist bevorzugt vorgesehen, daß die zweite Kontaktinsel um den Ausbildungsbereich des integrierten Halbleiterschaltkreises herum ohne Leerfläche gebildet ist und die gleiche Fläche wie eine Fläche hat, in der wenigstens eine zweite Kontaktinsel in dem Trennbereich um den Ausbildungsbereich des integrierten Halbleiterschaltkreises herum gebildet sein kann.
  • Des weiteren eignet sich das erfindungsgemäße Verfahren zur Herstellung einer Halbleiterscheibe, bei der der Ausbildungsbereich des integrierten Halbleiterschaltkreises aus einer Vielzahl der integrierten Halbleiterschaltkreise besteht, wobei erste und zweite Ausbildildungsbereiche der integrierten Halbleiterschaltkreise vorgesehen sind, und bei der die Verbindung eine Velzahl von Verbindungen aufweist, die erste und zweite Verbindungen umfassen, bei der die erste Verbindung die erste Kontaktinsel auf dem ersten Ausbildungsbereich des integrierten Halbleiterschaltkreises und die zweite Kontaktinsel elektrisch miteinander verbindet und eine Krümmung auf den ersten Ausbildungsbereich des integrierten Halbleiterschaltkreises hat, und bei der die zweite Verbindung die erste Kontaktinsel auf dem zweiten Ausbildungsbereich des integrierten Halbleiterschaltkreises und die zweite Kontaktinsel miteinander elektrisch verbindet und eine Krümmung auf dem zweiten Ausbildungsbereich des integrierten Halbleiterschaltkreises hat.
  • Auch eignet sich das erfindungsgemäße Herstellungsverfahren zur Herstellung eines Halbleiterbauelements, welches ausgebildet wird durch Trennen einer Halbleiterscheibe, die eine zwischen einem Ausbildungsbereich eines integrierten Halbleiterschaltkreises und einem Trennbereich, der um den Ausbildungsbereich des integrierten Halbleiterschaltkreises herum gebildet ist, verlaufende Verbindung hat, entlang dem Trennbereich, der eine Isolationsschicht aufweist, die einen Trennschnitt der Verbindung überdeckt.
  • Ferner ist denkbar, das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterbauelements einzusetzen, welches durch Trennen einer Halbleiterscheibe ausgebildet wird, die eine zwischen einem Ausbildungsbereich eines integrierten Halbleiterschaltkreises und einem Trennbereich, der um den Ausbildungsbereich des integrierten Halbleiterschaltkreises herum gebildet ist, verlaufende Verbindung hat, entlang dem Trennbereich, wobei die Verbindung auf dem Ausbildungsbereich des integrierten Halbleiterschaltkreises eine Krümmung hat.
  • Das erfindungsgemäße Verfahren zum Herstellen eines Halbleiterbauelements ist gekennzeichnet durch die folgenden Schritte: Präparieren einer Halbleiterscheibe mit einem Ausbildungsbereich für einen integrierten Halbleiterschaltkreis, einen um den Ausbildungsbereich herum gebildeten Trennbereich, einer ersten Kontaktinsel auf dem Ausbildungsbereich, einer zweiten Kontaktinsel auf dem Trennbereich und einer elektrischen Verbindung zwischen der ersten Kontaktinsel und der zweiten Kontaktinsel; Trennen der Verbindung durch Ausbilden einer Vertiefung an einer Grenze zwischen dem Ausbildungsbereich und dem Trennbereich; Bilden einer Isolationsschicht, die einen Trennschnitt der Verbindung in der Vertiefung abdeckt; und Trennen der Halbleiterscheibe entlang dem Trennbereich, um den integrierten Halbleiterschaltkreis zu einem Chip zu vereinzeln.
  • Dabei ist gemäß einem weiteren Aspekt der Erfindung das Verfahren bevorzugt dadurch gekennzeichnet, daß bei dem Schritt der Bildung der Isolationsschicht diese in dem Ausbildungsbereich des integrierten Halbleiterschaltkreises, ausgenommen auf einer Drahtbondinsel des integrierten Halbleiterschaltkreises, und in dem Trennbereich gebildet wird.
  • Die große Fläche der zweiten Inseln ermöglicht eine größere zulässige Positionsabweichung, wenn die Sonde bei einer Halbleiterscheibenprüfung mit der zweiten Insel in Kontakt gebracht wird, wodurch der Vorgang der Prüfung der Halbleiterscheibe erleichtert wird.
  • Durch das erfindungsgemäße Herstellüngsverfahren kann der Trennbereich um dem Ausbildungsbereich des integrierten Halbleiterschaltkreises herum wirkungsvoll genutzt werden.
  • Ferner kann eine Miniaturisierung des Trennbereichs erreicht werden, was wiederum zu einer erhöhten Ausbeute der Halbleiterbauelemente führt.
  • Durch das Herstellungsverfahren der vorliegenden Erfindung kann ferner ein Halbleiterbauelement bereitgestellt werden, bei dem ein Eindringen von Wasser usw. ausgehend von der Trennstelle der Verbindung verhindert werden kann, wodurch eine Korrosion der Bondinsel in dem integrierten Halbleiterschaltkreis vermieden wird, was zu einer Verbesserung der Zuverlässigkeit und Dauerfestigkeit der Halbleiterbauelement-Erzeugnisse führt.
  • Nach einem weiteren Aspekt der Erfindung wird in der Vertiefung auf dem Ausbildungsbereich des integrierten Halbleiterschaltkreises, mit Ausnahme der Kontaktinsel des integrierten Halbleiterschaltkreises, und auf dem Trennbereich gleichzeitig eine Isolationsschicht gebildet, was die Auswirkung hat, daß die Präzision hinsichtlich des Designs und des Aufbringens der Maske zur Bildung der Isolationsschicht geringer sein kann.
    •
  • Die Erfindung wird nachstehend auch hinsichtlich weiterer Merkmale und Vorteile anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
  • 1 eine Draufsicht von oben, die ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einer ersten bevorzugten Ausführungsform der Erfindung zeigt;
  • 2 eine Schnittansicht, die das Herstellungsverfahren für das Halbleiterbauelement gemäß der ersten bevorzugten Ausführungsform der Erfindung zeigt;
  • 3 eine Schnittansicht, die das Verfahren zum Herstellen des Halbleiterbauelements gemäß der ersten Ausführungsform der Erfindung zeigt;
  • 4 eine Draufsicht von oben, die das Verfahren zum Herstellen des Halbleiterbauelements gemäß der ersten bevorzugten Ausführungsform der Erfindung zeigt;
  • 5 eine Schnittansicht, die das Verfahren zum Herstellen des Halbleiterbauelements gemäß der ersten bevorzugten Ausführungsform der Erfindung zeigt;
  • 6 eine Draufsicht von oben, die das Verfahren zum Herstellen des Halbleiterbauelements gemäß der ersten bevorzugten Ausführungsform der Erfindung zeigt;
  • 7 eine Schnittansicht, die mittels des erfindungsgemäßen Verfahrens hergestellte Halbleiterbauelemente zeigt;
  • 8 eine Draufsicht von oben, die eine weitere, mittels des erfindungsgemäßen Verfahrens hergestellte Halbleiterscheibe zeigt;
  • 9 eine Draufsicht von oben, die eine weitere, mittels des erfindungsgemäßen Verfahrens hergestellte Halbleiterscheibe zeigt;
  • 10 eine Draufsicht von oben, die eine weitere, mittels des erfindungsgemäßen Verfahrens hergestellte Halbleiterscheibe zeigt;
  • 11 eine Draufsicht von oben, die eine weitere, mittels des erfindungsgemäßen Verfahrens hergestellte Halbleiterscheibe zeigt;
  • 12 eine Draufsicht von oben, die eine weitere, mittels des erfindungsgemäßen Verfahrens hergestellte Halbleiterscheibe zeigt;
  • 13 eine Draufsicht von oben, die eine weitere, mittels des erfindungsgemäßen Verfahrens hergestellte Halbleiterscheibe zeigt;
  • 14 eine Draufsicht von oben, die eine weitere, mittels des erfindungsgemäßen Verfahrens hergestellte Halbleiterscheibe zeigt;
  • 15 eine Draufsicht von oben, die eine weitere, mittels des erfindungsgemäßen Verfahrens hergestellte Halbleiterscheibe zeigt;
  • 16 eine Draufsicht von oben auf eine herkömmliche Halbleiterscheibe;
  • 17 einen Schnitt durch 16;
  • 18 eine Schnittansicht, die die herkömmlichen Halbleiterbauelemente zeigt;
  • 19 eine Schnittansicht der herkömmlichen Halbleiterscheibe;
  • 20 eine Schnittansicht der herkömmlichen Halbleiterbauelemente;
  • 21 eine Schnittansicht einer herkömmlichen Halbleiterscheibe;
  • 22 eine Schnittansicht der herkömmlichen Halbleiterbauelemente;
  • 23 eine Schnittansicht der herkömmlichen Halbleiterscheibe; und
  • 24 eine Schnittansicht der herkömmlichen Halbleiterbauelemente.
  • Die 1 bis 7 zeigen das Verfahren zum Herstellen eines Halbleiterbauelements gemäß der ersten Ausführungsform. Gemäß 1 wird eine Halbleiterscheibe 1 präpariert. Integrierte Halbleiterschaltkreise 1a werden auf den Ausbildungsbereichen der integrierten Schaltkreise auf der Halbleiterscheibe 1 ausgebildet. Der Trennbereich 6, der ein Schneidbereich ist, unterteilt den Ausbildungsbereich der integrierten Schaltkreise. Drahtbondinseln 2 werden auf den integrierten Halbleiterschaltkreisen 1a gebildet. Die Drahtbondinseln 2 erstrecken sich auf den Trennbereich 6, wobei die Drahtbondinseln 2 auf dem Trennbereich 6 als Halb leiterscheiben-Prüfinseln 3 dienen, und die Drahtbondinseln 2 und die Halbleiterscheiben-Prüfinseln 3 sind elektrisch miteinander verbunden. Das heißt, die Drahtbondinseln 6 auf dem Trennbereich 6 dienen als die Halbleiterscheiben-Prüfinseln 3, und diejenigen Bereiche, die von den integrierten Halbleiterschaltkreisen 1a bis zu dem Trennbereich 6 in den Drahtbondinseln 2 verlaufen, dienen als Verbindungen, die die Drahtbondinseln 2 und die Halbleiterscheiben-Prüfinseln 3 elektrisch miteinander verbinden. 2 zeigt einen Schnitt durch 1.
  • Diese Halbleiterscheibe 1 wird einer Prüfung unterzogen. Bei der Halbleiterscheiben-Prüfung werden Prüfsonden 4 mit den Halbleiterscheiben-Prüfinseln 3 für eine Leitfähigkeitsprüfung in Kontakt gebracht. Die Halbleiterscheiben-Prüfsonden 4 werden nicht mit den Drahtbondinseln 2 auf dem integrierten Halbleiterschaltkreis 1a in Kontakt gebracht. Daher werden keine Schadstellen 5 an den Drahtbondinseln 2 auf dem integrierten Halbleiterschaltkreis 1a verursacht.
  • Unter Bezugnahme auf 3 werden als nächstes Vertiefungen 8a in den Grenzbereichen zwischen den Ausbildungsbereichen der integrierten Halbleiterschaltkreise und dem Trennbereich 6 oder dem Schneidbereich unter Anwendung eines Laserstrahls 8 gebildet (Vortrennschritt). Die Vertiefung 8a verläuft durchgehend von der Oberfläche der Halbleiterscheiben-Prüfinseln 3 bis zur Rückseite, um die Halbleiterscheiben-Prüfinseln 3, die als Verbindung dienen, abzutrennen. Dieser Trennschnitt verläuft nicht durchgehend von der Oberfläche des integrierten Halbleiterschaltkreises 1a bis zu seiner Rückseite (d. h. er vereinzelt ihn nicht zu Chips). Ein Teil der Halbleiterscheiben-Prüfinseln 3 verbleibt an dem Ausbildungsbereich des integrierten Halbleiterschaltkreises als Halbleiterscheiben-Prüfinselreste 3a. 4 zeigt die obere Oberfläche von 3.
  • Unter Bezugnahme auf 5 wird als nächstes eine Isolationsschicht 9, die die durchtrennten Abschnitte der Halbleiterscheiben-Prüfinseln 3 überdeckt, in den Vertiefungen 8a gebildet (Isolationsschicht-Ausbildungsschritt). Die Isolations schicht 9 ist eine Passivierungsschicht, eine Polyimidschicht oder dergleichen, die auf dem Ausbildungsbereich der integrierten Halbleiterschaltkreise mit Ausnahme der Drahtbondinseln 2 und auf dem Trennbereich gebildet wird. 6 zeigt die obere Oberfläche von 5.
  • Unter Bezugnahme auf 7 wird die große Anzahl von integrierten Halbleiterschaltkreisen 1a entlang der Trennlinie 6 zu Chips abgetrennt (End-Trennschritt). Der integrierte Halbleiterschaltkreis 1a weist die Isolationsschicht 9 auf, die die Trennschnitte der Halbleiterscheiben-Prüfinseln 3 überdeckt.
  • Bei dieser Ausführungsform überdeckt die Isolationsschicht 9 die Halbleiterscheiben-Prüfinselreste 3a, die Reste der Drahtbondinseln 2 sind, die in dem Chip nach dem Vereinzeln desselben verbleiben, vollständig, so daß das Eindringen von Feuchtigkeit usw. und damit eine Korrosion der Drahtbondinseln 2 in dem Chip verhindert wird. Das erhöht die Zuverlässigkeit und Dauerbeständigkeit der Halbleiterbauelement-Erzeugnisse.
  • Der Vortrennschritt, der Isolationsschicht-Ausbildungsschritt und der End-Trennschritt können nach dem Präparieren der Halbleiterscheibe 1, die in 23 gezeigt ist, durchgeführt werden. In diesem Fall wird jedoch, während die Isolationsschicht 9 zum Schutz der aktiven Bereiche auf den integrierten Halbleiterschaltkreisen 1a in der Halbleiterscheibe 1 von 23 gebildet wird, die Isolationsschicht 9 bei dem Isolationsschicht-Ausbildungsschritt aufgebracht. Im Vergleich mit den herkömmlichen Bauelementen wird also größere Genauigkeit hinsichtlich der Maskenausbildung, des Aufbringens der Masken usw. gefordert, um die Halbleiterscheiben-Prüfinseln 3 sicher zu erhalten, und dieser Faktor vermindert die Produktionsausbeute.
  • Außerdem werden bei dem in 5 gezeigten Vorgang der Ausbildung der Isolationsschicht die integrierten Halbleiterschaltkreise 1a, ausgenommen die Oberflächen der Drahtbondinseln 2, und der Trennbereich 6 mit der Isolationsschicht 9 überzogen. In 23 dagegen sind die integrierten Halbleiterschaltkreise 1a mit Ausnahme der Oberflächen der Drahtbondinseln 2 und eines Teils des Trennbereichs 6 bedeckt, und die Halbleiterscheiben-Prüfinseln 3 sind für die Halbleiterscheibenprüfung freigelegt. Daher wird in 5 hinsichtlich des Designs und der Aufbringung der Maske zum Aufbringen der Isolationsschicht 9 keine so hohe Präzision wie im Fall von 23 gefordert, weil die Halbleiterscheiben-Prüfinseln 3 nicht freigelegt sind.
  • 8 zeigt eine mittels des erfindungsgemäßen Verfahrens hergestellte Halbleiterscheibe. In 8 ist 1 eine Halbleiterscheibe, 1a ist ein integrierter Halbleiterschaltkreis, der auf dem Ausbildungsbereich für den integrierten Halbleiterschaltkreis auf der Halbleiterscheibe 1 ausgebildet ist, 2 ist eine Drahtbondinsel, die in dem integrierten Halbleiterschaltkreis 1a gebildet ist, 3 ist eine Halbleiterscheiben-Prüfinsel, 4 ist eine Halbleiterscheiben-Prüfsonde 4, die bei der Halbleiterscheibenprüfung verwendet wird, 5 ist eine Schadstelle an der Halbleiterscheiben-Prüfinsel 3, 6 ist ein Trennbereich, der ein Schneidbereich zum Trennen des Ausbildungsbereichs des integrierten Halbleiterschaltkreises ist, und 7 ist eine Aluminium-Erweiterungsverbindung zum Verbinden der Drahtbondinsel 2 mit der Halbleiterscheiben-Prüfinsel 3.
  • Der integrierte Halbleiterschaltkreis 1a ist auf dem Ausbildungsbereich des integrierten Halbleiterschaltkreises in der Oberfläche der Halbleiterscheibe 1 gebildet. Der Trennbereich 6 unterteilt den Ausbildungsbereich des integrierten Halbleiterschaltkreises. Eine große Anzahl Drahtbondinseln 2 ist auf dem integrierten Halbleiterschaltkreis 1a gebildet. Die Halbleiterscheiben-Prüfinseln 3 sind an der Trennlinie 6 ausgebildet. Die Aluminium-Erweiterungsverbindungen 7 verbinden die Drahtbondinseln 2 und die Halbleiterscheiben-Prüfinseln 3 elektrisch miteinander. Die Aluminium-Erweiterungsverbindung 7 ist so geformt, daß sie Krümmungen hat, die wie eine scharfwinklig gebogene Gerade verlaufen, wie 8 zeigt, und die Krümmungen sind wenigstens auf dem Ausbildungsbereich des integrierten Halbleiterschaltkreises gebildet. Eine Isolationsschicht (nicht gezeigt) aus einer Passivierungsschicht, einer Polyimidschicht usw. ist auf dem Ausbildungsbereich des integrierten Halbleiterschaltkreises, ausgenommen die Drahtbondinseln 2, und auf dem Trennbereich gebildet.
  • Diese Halbleiterscheibe 1 wird einer Halbleiterscheibenprüfung unterzogen. Bei dieser Prüfung wird eine Leitfähigkeitsprüfung durchgeführt, wobei die Halbleiterscheiben-Prüfsonden 4 mit den Halbleiterscheiben-Prüfinseln 3 in Kontakt sind. Die Halbleiterscheiben-Prüfsonden 4 werden dabei nicht mit den Drahtbondinseln 2 in Kontakt gebracht. Daher entstehen keine Schadstellen 5 an den Drahtbondinseln 2. Nach der Halbleiterscheibenprüfung wird die Isolationsschicht 9 auf die Oberfläche der Halbleiterscheibe 1 so aufgebracht, daß die Drahtbondinseln 2 freigelegt sind. Oder die Isolationsschicht 9 kann auf die Oberfläche der Halbleiterscheibe 1 auf solche Weise aufgebracht werden, daß die Drahtbondinseln 2 und die Halbleiterscheiben-Prüfinseln 3 freiliegen, bevor die Halbleiterscheibenprüfung durchgeführt wird. Anschließend wird die Halbleiterscheibe 1 entlang dem Trennbereich 6 zertrennt, so daß eine große Anzahl integrierte Halbleiterschaltkreise 1a zu Chips vereinzelt werden.
  • Der Vortrennschritt, der Isolationsschicht-Ausbildungsschritt und der End-Trennschritt, die bei der ersten Ausführungsform erläutert wurden, werden hier ebenfalls angewandt. Die Trennstellen der Aluminium- Erweiterungsverbindungen 7 werden mit der Isolationsschicht 9 überzogen, was zu einer weiteren Verbesserung der Zuverlässigkeit und Dauerbeständigkeit der Halblei terbauelement-Erzeugnisse führt.
  • Die Krümmungen der Aluminium-Erweiterungsverbindung 7 können U-förmig, L- förmig, zickzackförmig oder Kombinationen dieser Formen sein.
  • 9 zeigt eine weitere, mittels des erfindungsgemäßen Verfahrens hergestellte Ausführungsform einer Halbleiterscheibe. Die Bezugszeichen in 9 entsprechen denen von 8. Wie 9 zeigt, sind die Drahtbondinseln 2 auf einer Vielzahl von benachbarten integrierten Halbleiterschaltkreisen 1a und eine Halbleiterscheiben-Prüfinsel 3 durch die Aluminium-Erweiterungsverbindung, die Krümmungen hat, elektrisch miteinander verbunden. Die Krümmungen der Aluminium-Erweiterungsverbindung 7 sind wenigstens auf dem Ausbildungsbereich der integrierten Halbleiterschaltkreise ausgebildet.
  • Bei dieser Ausführungsform sind eine Vielzahl von Drahtbondinseln 2 und eine einzige Halbleiterscheiben-Prüfinsel 3 durch die Aluminium-Erweiterungsverbindung 7 elektrisch miteinander verbunden, was eine Miniaturisierung des Trennbereichs 6 erlaubt und somit zu einer Steigerung der Ausbeute an Halbleiterbauelementen führt.
  • Die 10 bis 15 zeigen Modifikationen einer mittels des erfindungsgemäßen Verfahrens hergestellten Ausführungsform der Halbleiterscheibe. Dabei ist 10 eine Modifikation von 1, wobei die Verbindung zum elektrischen Verbinden der Drahtbondinsel 2 und der Halbleiterscheiben-Prüfinsel 3 durch die Afuminium-Erweiterungsverbindung 7 ersetzt ist.
  • 11 ist eine Modifikation von 10, wobei die Oberfläche der Halbleiterscheiben-Prüfinsel 3 größer als die Oberfläche der Drahtbondinsel 2 ist. Es wird bevorzugt, daß die Halbleiterscheiben-Prüfinsel 3 groß ausgebildet ist, wobei so weit wie möglich die Oberfläche des Trennbereichs 6 genutzt wird. Die Vergrößerung der Oberfläche der Halbleiterscheiben-Prüfinsel 3 vergrößert die zulässige positionsmäßige Abweichung des Kontakts zwischen der Halbleiterscheiben-Prüfsonde 4 und der Halbleiterscheiben-Prüfinsel 3, wodurch der Prüfvorgang erleichtert wird.
  • 12 ist wiederum eine Modifikation von 11, wobei die Halbleiterscheiben-Prüfinseln 3 ebenfalls auf dem Trennbereich 6 nahe den Ecken des integrierten Halbleiterschaltkreises 1a angeordnet sind. Während Leerflächen, die dieselbe Fläche wie die Fläche haben, in der wenigstens eine Halbleiterscheiben-Prüfinsel 3 gebildet sein kann, auf dem Trennbereich 6 nahe den Ecken des integrierten Halbleiterschaltkreises 1a in 11 vorhanden sind, sind in 12 die Prüfinseln 3 auch auf dem Trennbereich 6 nahe den Ecken des integrierten Halbleiterschaltkreises 1a ausgebildet, so daß auf dem Trennbereich 6 keine Leerflächen vorhanden sind und der Trennbereich 6 somit effizient genutzt wird. Die Aluminium-Erweiterungsverbindung 7 ist beispielsweise L-förmig, so daß die Halbleiterscheiben-Prüfinsel 3 auch nahe den Ecken des Trennbereichs 6 ausgebildet sein kann.
  • 13 ist eine Modifikation von 1, wobei Drahtbondinseln 2 auf der benachbarten Vielzahl von integrierten Halbleiterschaltkreisen 1a von einer Drahtbondinsel 2 gebildet sind, wobei das Zentrum der Drahtbondinsel 2 als eine Halbleiterscheiben-Prüfinsel 3 dient; das erlaubt die Miniaturisierung des Trennbereichs 6 und eine entsprechende Steigerung der Ausbeute an Halbleiterbauelementen.
  • 14 ist eine Modifikation von 13, wobei die Verbindung, die sich von dem integrierten Halbleiterschaltkreis 1a zu dem Trennbereich 6 erstreckt, um die Drahtbondinsel 2 und die Prüfinsel 3 elektrisch miteinander zu verbinden, durch die Aluminium-Erweiterungsverbindung 7 ersetzt ist.
  • 15 ist eine Modifikation von 14, wobei die Oberfläche der Halbleiterscheiben-Prüfinsel 3 größer als die Oberfläche der Drahtbondinsel 2 ist.
  • Bei den mittels des erfindungsgemäßen Verfahrens hergestellten Halbleiterscheiben 1, die in den 10 bis 15 gezeigt sind, sind die zu Chips vereinzelten integrierten Halbleiterschaltkreise 1a durch Anwendung des Vortrennschritts, des Isolationsschicht-Ausbildungsschritts und des End-Trennschritts gebildet, was im Zusammenhang mit der ersten Ausführungsform erläutert wurde. Die vereinzelten integrierten Halbleiterschaltkreise 1a weisen die Isolationsschicht 9 auf, die die Trennschnitte der Halbleiterscheiben-Prüfinseln 3 bedeckt.
  • Als die in den 10, 11, 12, 14 und 15 gezeigten Halbleiterscheiben 1 können solche verwendet werden, bei denen die Aluminium-Erweiterungsverbindungen 7 durch die Krümmungen aufweisenden Aluminium-Erweiterungsverbindungen ersetzt sind, wobei die Krümmungen wenigstens auf den Ausbildungsbereichen der integrierten Halbleiterschaltkreise ausgebildet sind.

Claims (4)

  1. Verfahren zum Herstellen eines Halbleiterbauelements mit folgenden Schritten: Präparieren einer Halbleiterscheibe mit einem Ausbildungsbereich für einen integrierten Halbleiterschaltkreis (1a), einen um den Ausbildungsbereich herum gebildeten Trennbereich (6), einer ersten Kontaktinsel (2) auf dem Ausbildungsbereich, einer zweiten Kontaktinsel (3) auf dem Trennbereich (6) und einer elektrischen Verbindung (7) zwischen der ersten Kontaktinsel (2) und der zweiten Kontaktinsel (3); Trennen der Verbindung (7) durch Ausbilden einer Vertiefung (8a) an einer Grenze zwischen dem Ausbildungsbereich und dem Trennbereich (6); Bilden einer Isolationsschicht (9), die einen Trennschnitt der Verbindung (7) in der Vertiefung (8a) abdeckt; und Trennen der Halbleiterscheibe entlang dem Trennbereich (6), um den integrierten Haibleiterschaltkreis zu einem Chip zu vereinzeln.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Bilden der Isolationsschicht (9) in dem Trennbereich (6) und in dem Ausbildungsbereich mit Ausnahme der ersten Kontaktinsel (2) erfolgt.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Fläche der zweiten Kontaktinsel (3) größer als die Fläche der ersten Kontaktinsel (2) ausgebildet wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Halbleiterscheibe für eine Vielzahl integrierter Halbleiterschaltkreise (1a) vorgesehen ist und mit einem ersten und einem zweiten Ausbildungsbereich für Halbleiterschaltkreise (1a) ausgebildet wird; die Verbindung als Vielzahl von Verbindungen mit jeweils ersten und zweiten Verbindungen (7) ausgebildet wird; die erste Verbindung zwischen der ersten Kontaktinsel (2) auf dem ersten Ausbildungsbereich und der zweiten Kontaktinsel (3) elektrisch leitend ausgebildet wird; und die zweite Verbindung zwischen der ersten Kontaktinsel (2) auf dem zweiten Ausbildungsbereich und der zweiten Kontaktinsel (3) elektrisch leitend ausgebildet wird.
DE19645568A 1996-03-18 1996-11-05 Herstellungsverfahren für ein Halbleiterbauelement Expired - Fee Related DE19645568B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8-60794 1996-03-18
JP8060794A JPH09252034A (ja) 1996-03-18 1996-03-18 半導体ウエハ，半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE19645568A1 DE19645568A1 (de) 1997-09-25
DE19645568B4 true DE19645568B4 (de) 2005-03-03

Family

ID=13152578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19645568A Expired - Fee Related DE19645568B4 (de) 1996-03-18 1996-11-05 Herstellungsverfahren für ein Halbleiterbauelement

Country Status (6)

Country Link
US (1) US5982042A (de)
JP (1) JPH09252034A (de)
KR (1) KR100245434B1 (de)
CN (1) CN1095197C (de)
DE (1) DE19645568B4 (de)
TW (1) TW318952B (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100295637B1 (ko) 1997-12-29 2001-10-24 김영환 반도체웨이퍼의구조및반도체칩의제조방법
DE19839807C1 (de) 1998-09-01 1999-10-07 Siemens Ag Verfahren zum Betrieb einer integrierten Schaltung
US6150669A (en) * 1998-12-18 2000-11-21 Texas Instruments Incorporated Combination test structures for in-situ measurements during fabrication of semiconductor devices
JP4246835B2 (ja) * 1999-03-09 2009-04-02 ローム株式会社 半導体集積装置
US6175125B1 (en) * 1999-05-10 2001-01-16 Taiwan Semiconductor Manufacturing Company Semiconductor structure for testing vias interconnecting layers of the structure
US6429452B1 (en) * 1999-08-17 2002-08-06 Advanced Micro Devices, Inc. Test structure and methodology for characterizing ion implantation in an integrated circuit fabrication process
TW478089B (en) 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
TW502355B (en) * 2000-12-15 2002-09-11 Ind Tech Res Inst Bonding pad structure to avoid probing damage
US7344899B2 (en) * 2002-01-22 2008-03-18 Micron Technology, Inc. Die assembly and method for forming a die on a wafer
JP2003249465A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法
JP4405719B2 (ja) 2002-10-17 2010-01-27 株式会社ルネサステクノロジ 半導体ウエハ
US7808115B2 (en) * 2004-05-03 2010-10-05 Broadcom Corporation Test circuit under pad
JP2006140338A (ja) * 2004-11-12 2006-06-01 Matsushita Electric Ind Co Ltd 半導体装置
DE102007028512A1 (de) * 2007-06-21 2008-12-24 Robert Bosch Gmbh Elektrisches Bauteil
JP4907678B2 (ja) * 2009-02-20 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2011021506A1 (ja) * 2009-08-18 2011-02-24 アルプス電気株式会社 ボンディングパッドを有するシリコン構造体
US10553508B2 (en) * 2014-01-13 2020-02-04 Nxp Usa, Inc. Semiconductor manufacturing using disposable test circuitry within scribe lanes
US20150270184A1 (en) * 2014-03-19 2015-09-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Location-Shifted Probe Pads For Pre-Bond Testing
JP5976055B2 (ja) * 2014-08-21 2016-08-23 力晶科技股▲ふん▼有限公司 半導体ウエハ、半導体チップ及び半導体装置とそれらの製造方法
US9818656B1 (en) * 2017-05-23 2017-11-14 Nxp Usa, Inc. Devices and methods for testing integrated circuit devices
FR3124308B1 (fr) * 2021-06-17 2023-11-03 St Microelectronics Rousset Puce électronique
US12016131B2 (en) * 2021-12-30 2024-06-18 X Display Company Technology Limited Transfer printing high-precision devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952860A (ja) * 1982-09-20 1984-03-27 Mitsubishi Electric Corp 半導体集積回路装置
JPH02211648A (ja) * 1989-02-11 1990-08-22 Nec Ic Microcomput Syst Ltd 半導体装置
US5059899A (en) * 1990-08-16 1991-10-22 Micron Technology, Inc. Semiconductor dies and wafers and methods for making
JPH05206383A (ja) * 1992-01-24 1993-08-13 Sony Corp 半導体ウエハー及びその検査方法
US5239191A (en) * 1990-01-19 1993-08-24 Kabushiki Kaisha Toshiba Semiconductor wafer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62106638A (ja) * 1985-11-05 1987-05-18 Toshiba Corp 半導体ウエハ−
JPH01304744A (ja) * 1988-06-01 1989-12-08 Mitsubishi Electric Corp 半導体装置
JPH02184043A (ja) * 1989-01-10 1990-07-18 Nec Corp 半導体装置の製造方法
JPH02235356A (ja) * 1989-03-08 1990-09-18 Mitsubishi Electric Corp 半導体装置
JP3093216B2 (ja) * 1989-06-19 2000-10-03 日本電気株式会社 半導体装置及びその検査方法
JPH0758725B2 (ja) * 1990-01-19 1995-06-21 株式会社東芝 半導体ウェハ
JPH05299484A (ja) * 1992-04-20 1993-11-12 Sumitomo Electric Ind Ltd 半導体ウェハ
JPH0637137A (ja) * 1992-07-14 1994-02-10 Oki Electric Ind Co Ltd 半導体ウエハの電極構造
JPH0685019A (ja) * 1992-09-07 1994-03-25 Kawasaki Steel Corp 半導体ウエハ及び半導体ウエハの検査方法
JPH06151535A (ja) * 1992-11-04 1994-05-31 Kawasaki Steel Corp 半導体ウエハ及び半導体ウエハの検査方法
JPH07235598A (ja) * 1994-02-23 1995-09-05 Mitsubishi Electric Corp 半導体装置、その製造方法及び製造装置
US5532518A (en) * 1994-11-22 1996-07-02 International Business Machines Corporation Electrical connect and method of fabrication for semiconductor cube technology

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952860A (ja) * 1982-09-20 1984-03-27 Mitsubishi Electric Corp 半導体集積回路装置
JPH02211648A (ja) * 1989-02-11 1990-08-22 Nec Ic Microcomput Syst Ltd 半導体装置
US5239191A (en) * 1990-01-19 1993-08-24 Kabushiki Kaisha Toshiba Semiconductor wafer
US5059899A (en) * 1990-08-16 1991-10-22 Micron Technology, Inc. Semiconductor dies and wafers and methods for making
JPH05206383A (ja) * 1992-01-24 1993-08-13 Sony Corp 半導体ウエハー及びその検査方法

Also Published As

Publication number Publication date
US5982042A (en) 1999-11-09
CN1095197C (zh) 2002-11-27
KR970067746A (ko) 1997-10-13
JPH09252034A (ja) 1997-09-22
KR100245434B1 (ko) 2000-03-02
TW318952B (de) 1997-11-01
DE19645568A1 (de) 1997-09-25
CN1160290A (zh) 1997-09-24

Similar Documents

Publication Publication Date Title
DE19645568B4 (de) Herstellungsverfahren für ein Halbleiterbauelement
DE69838695T2 (de) System und Verfahren zur Verstärkung einer Anschlussfläche
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE69735318T2 (de) Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE19835840B4 (de) Herstellungsverfahren für einen Halbleiterchip
DE3686990T2 (de) Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
DE69533041T2 (de) Montage von federelementen auf halbleiterbauteilen
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE19742360A1 (de) Gehäuse für gestapelten Halbleiterchip und Verfahren zum Herstellen desselben
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE19927873C2 (de) Verfahren zum Prüfen von Chip-Scale-Gehäusen für integrierte Schaltungen
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE19707887C2 (de) Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
EP0867932B1 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins
DE19842481B4 (de) Stapelbarer Halbleiterchip und Verfahren zur Herstellung eines gestapelten Halbleiterchipmoduls
DE69013646T2 (de) Integrierte Halbleiterschaltungsvorrichtung mit Kontaktierungsflächen am Rande des Halbleiterchips.
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
EP0167732B1 (de) Verfahren zur Herstellung eines Basismaterials für eine Hybridschaltung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE112004003008T5 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 19655297

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 19655297

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee