TW318952B - - Google Patents

Download PDF

Info

Publication number
TW318952B
TW318952B TW085111132A TW85111132A TW318952B TW 318952 B TW318952 B TW 318952B TW 085111132 A TW085111132 A TW 085111132A TW 85111132 A TW85111132 A TW 85111132A TW 318952 B TW318952 B TW 318952B
Authority
TW
Taiwan
Prior art keywords
plaque
pad
line
semiconductor
domain
Prior art date
Application number
TW085111132A
Other languages
English (en)
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW318952B publication Critical patent/TW318952B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

〇18952 A7 B7 五、發明説明（3 ) 發明翎城 本發明像醐於半導體晶圔、半導體裝置以及半導體裝 置之製造方法，且尤其有_於具有連接線（ interconnection)之半導體晶圓，該連接線僳由半導體裝 置上之墊（pad)横跨延伸至切片（dicing)線，以及有鼸於 由半導體晶鼷所形成之半導體裝置，舆該半導體裝置製进 方法。 琎明背署 第16画顯示一習知之半導*晶國之上視圈。以施加於 半導體積體電路la内之導線搭接墊Uire-bonding Pad)2 的澜試探針4進行晶圃测試。第17圓僳第16園所示之半導 體晶画1的截面視圖；在晶圓澜試完成後，參考第18_, (請先閲讀背面之注意事項再填寫本頁) 成 割 分 a 1 路 電0 積 賭 導 半 將 以 割 切 6 線 片 切 箸 沿 係 國 晶 片 晶 的00
體 導 半 護 保 以 9 膜 緣 絶 了 加 施 示 顯 ο )/ S P a /|\ 域 匾 動 主 上 a il 路 霣 體 積 Γ β ίΠΚ 與 圔 9 IX β 的 身 與 圜 7 1X 0 於 應 對 別 分 偽 團 該 於 接 連 成 形 後 片 晶 成 a 1X 路 經濟部中央標準局員工消費合作社印製 b 線 導 接 搭 的 2 墊 接 搭 導 與 4 針 探 試0 當 損 了 成 造 2 塾 接 搭 線 導 a •1 Π *1 η /V 化 型 小 di搭 5 on線傷 接 近 電線 體導 積之 體中 導la 半路 該電 割體 分積 在體 .，導，.接 ，導匾接成 園半¥1!!來半動搭造 示 顯 未 些 這 ， 搭 時線 觸導 接 2 墊 1地 針 斷 探 澜 2 墊路；能墊 接電值可接 體比 積的 體域 小 減 以 輿於 小由 大 ， 的此 a Ϊ 1 因 d 路小 β 8 ν 霄 序 主 中 a 1 路 I 體 積 體 導 半 該 加 增 ,将 化這 型 , 上 5 位 部 傷 損 的 上 2 墊 接 a ix 路 體 積0 導 半 有搭 線線 導導 搭 線導 绍接 導搭 於" i輿 逋 2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3 38 399 318952 A7 B7 五、發明説明（4 ) 線之間的不良連接。 第21圖顯示一用以防止不良連接之傳统半導體晶鬭1 的截面。該晶圓測試你將澜試探針僅接觸於切片線6内之 晶圓拥試墊3來進行。在完成晶國澜試後，參照第22團， 晶圓偽沿著切片線6切割，而半導腥積髏霣路la因而分割 成一值催的晶Η。顯示施加绝緣膜9以保護半導臁積膿電 路la上主動匾域的第2 3圓與第24圏葆分別對應於第21画與 第 22_ 〇 然而，如第22_所示，晶圓测試墊殘餘部分3a的上表 面與切割截面露出來而産生一鴒問題，即會腐蝕鋁（A1)之 物質，諸如水、鉀、鎂等物質，將由晶圓測試墊殘餘部分 3a侵入導線搭接墊2,造成導線搭接墊2的鋁腐蝕。 發明：> 概沭 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 根據本發明之第一形態，半導體晶圔包括：用以形成 具有第一墊（first pad)之半導醱積體電路的半導醱積體 電路形成匾域；形成於半導體積體電路形成匾域之周匾而 用以將該半導醱積體電路切割成晶Η之切割匾域；存在於 該切割區域的第二墊（second pad);以及用以電氣連接第 一墊與第二墊、於半導體積體電路形成匾域上具有彎曲部 (bend)的連接線。 根據本發明之第二形態，第二墊之面積最好大於第一 墊之面積。 根據本發明之第三形態，第二墊最好形成於該半導體 積體電路形成匾域之周圍，而未留有與存在積體電路形成 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 38399 ^>18952 A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明（5 ) 1 I 區 域 周 圍 之 切 割 區 域 内 至 少 可 形 成 一 個 第 二 墊 相 同 之 空 虛 1 I 面 積 〇 1 1 1 根 m 本 發 明 之 第 四 形 態 9 該 半 導 鼸 積 體 電 路 形 成 匾 域 /·—S 1 I 請 I 最 好 包 含 數 健 包 含 有 第 一 與 第 二 半 導 體 積 體 電 路 形 成 區 域 先 聞 1 1 1 1 的 半 導 髏 積 體 電 路 » 該 連 接 線 包 含 有 第 一 與 第 二 内 連 線 的 背 1 | 之 1 多 數 m 連 接 線 » 該 第 一 連 接 線 % 電 氣 連 接 第 一 半 導 體 積 體 注 意 1 I 事 1 電 路 形 成 區 域 上 的 第 一 墊 與 該 第 二 墊 ί 且 在 該 第 一 半 導 體 項 再 導 %- I 積 體 電 路 形 成 區 域 上 具 有 彎 曲 部 ； 該 第 二 内 連 線 僳 電 氣 連 寫 本 百 接 第 二 半 導 體 積 體 電 路 形 成 匾 域 上 的 第 一 墊 輿 該 第 二 墊 » 貝 1 1 | 且 在 該 第 二 半 導 體 積 體 電 路 形 成 匾 域 上 具 有 彎 曲 部 〇 1 1 本 發 明 之 第 五 形 態 你 有 醐 於 以 沿 著 具 有 連 接 線 之 半 導 1 1 體 晶 圓 的 切 割 匾 域 切 割 所 形 成 的 半 導 體 裝 置 » 而 該 連 接 線 訂 1 你 由 用 以 形 成 半 導 醱 積 體 電 路 之 半 導 體 積 體 電 路 形 成 匾 域 1 I 横 跨 延 伸 至 形 成 於 半 導 體 積 體 電 路 形 成 區 域 周 圍 的 切 割 區 1 I 域 9 該 半 導 醱 裝 置 包 括 覆 蓋 該 連 接 線 之 切 斷 面 的 絶 m 膜 〇 1 Λ 本 發 明 之 第 形 態 傜 有 期 於 以 沿 著 具 有 連 接 線 之 半 導 1 1 體 晶 圃 的 切 剌 匾 域 切 割 所 形 成 的 半 導 醱 裝 置 » 而 該 連 接 線 1 1 像 由 用 以 形 成 半 導 體 積 醱 電 路 之 半 導 體 積 體 電 路 形 成 區 域 1 1 横 跨 延 伸 至 形 成 於 半 導 醱 積 髏 電 路 形 成 匾 域 周 圍 的 切 割 匾 1 1 域 其 中 在 半 導 體 積 體 罨 路 形 成 匾 域 上 的 連 接 線 具 有 m 曲 1 1 部 Ο 1 I 根 據 本 發 明 之 第 七 形 態 » 一 種 製 造 半 導 體 裝 置 的 方 法 1 1 1 包 括 步 驟 有 ： 準 備 具 有 連 接 線 之 半 導 醱 晶 圚 » 該 連 接 線 换 1 1 由 用 以 形 成 半 導 體 積 臑 W 路 之 半 導 醱 積 m 電 路 形 成 匾 域 横 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 38 399 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ 6 ) 跨 延 伸 至 形 成 於 半 導 體 稹 體 電 路 形 成 匾 域 周 園 的 切 割 區 域 在 該 半 導 膿 積 體 m 路 形 成 匾 域 與 該 切 割 匾 域 之 間 的 邊 界 形 成 一 分 割 溝 槽 (g Γ 0 0 V e ) 9 以 切 割 該 連 接 線 * 在 該 溝 槽 内 形 成 覆 蓋 該 連 接 線 之 切 割 斷 面 之 絶 緣 膜 » 以 及 沿 著 該 切 割 匾 域 切 割 該 半 導 ·_ m 晶 圔 $ 以 將 該 半 導 體 積 體 電 路 分 割 為 晶 Η 〇 根 據 本 發 明 之 第 八 形 態 » 在 該 形 成 絶 m 膜 之 步 m 中 該 絶 緣 膜 最 好 形 成 於 除 了 該 半 導 體 積 體 霄 路 之 導 線 搭 接 墊 以 外 之 半 導 體 穰 鼸 電 路 形 成 匾 域 » 以 及 切 割 匾 域 〇 根 據 本 發 明 之 第 一 形 態 9 當 該 半 導 體 積 體 電 路 分 割 成 晶 Η 時 9 彎 曲 部 防 止 水 等 侵 蝕 該 第 一 塾 > 提 供 了 該 半 導 體 裝 置 産 品 於 可 靠 性 與 耐 久 性 上 改 良 的 效 果 〇 根 據 本 發 明 之 第 二 形 態 9 當 使 测 試 探 針 在 晶 圓 m 試 中 與 第 二 墊 接 觸 時 9 該 第 二 墊 的 大 面 積 使 可 容 許 之 位 置 鴒 差 增 加 Ρ 而 提 供 便 利 晶 圖 測 試 程 序 之 效 果 0 本 發 明 之 第 三 形 態 具 有 使 半 導 體 積 體 電 路 形 成 區 域 周 圍 之 切 割 匾 域 可 有 效 地 利 用 的 效 果 Ο 本 發 明 之 第 四 形 態 産 生 使 該 切 匾 域 之 小 型 化 的 效 果 » 導 致 半 導 體 裝 置 産 率 的 增 加 Ο 根 據 本 發 明 之 第 五 形 態 9 防 止 由 連 接 線 斷 面 滲 入 如 水 之 類 等 以 抑 止 其 侵 蝕 半 導 醱 稹 釅 電 路 之 墊 9 提 供 了 該 半 導 體 裝 置 産 品 於 可 靠 性 與 m 久 性 上 改 良 的 效 果 Ο 根 據 本 發 明 之 第 形 態 9 該 彎 曲 部 防 止 由 如 水 之 類 等 由 連 接 線 滲 入 以 抑 止 其 侵 蝕 晶 片 中 的 墊 9 提 供 了 該 半 導 體 本紙張尺度逋用中國國家標準（CNS ) Α4規格（210Χ297公釐） 38399 請 先 聞 讀 背 之 注 意 事 項 再-填 棄.裝 頁 訂 Λ 經濟部中央樣準局員工消費合作社印策 A7 B7 五、發明説明（7 ) 裝置産品於可靠性與耐久性上改良的效果。 本發明之第*t形態提供了防止如水之類等由連接線侵 入而腐蝕晶片之墊的半導體装置。 根據本發明之第八形態，絶緣膜你同時形成於溝槽内 、除了半導醱積體電路整墊以外之半導體稹腥霄路形成匾 域上，以及切割匾域上，以減輕形成絶綠膜之屛蔽（MSk) 之設計精密度及塗敷精密度之要求。 本發明俗解決上述問題，且其一目的為得到防止半導 體積醱電路之墊被侵蝕的半導體晶圔舆半導體裝置及製迪 該半導體裝置之方法。 本發明之這些與其他之目的、特街[、形態以及優點將 由以下之本發明之詳細說明與配合附園而更為清楚。 匾式夕筋菫說明 第1圖偽顯示本發明之第一較佳實施例中半導體裝置 之製造方法的上視圖。 第2圏偽顯示本發明之第一較佳實施例中半導醱裝置 之製造方法的截面圖。 第3圏偽顯示本發明之第一較佳實施例中半導體裝置 之製造方法的截面園。 第4匾傷顯示本發明之該第一較佳實施例中半導齦裝 置之製造方法的上視圆。 第5園换顯示本發明之第一較佳實施例中半導臛裝置 之製造方法的截面画。 第6圓僳顯示本發明之該第一較佳實施例中半導臞裝 ---------裝------訂------^旅 (請先閲讀背面之注意事項再填寫本頁) . 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 7 38399 ^18Q52 A7 B7 經濟部中央標準局員工消費合作社印製 五、. 發明説明（8 ) 1 | 置 之 製 造方法 的 上 視 Η 〇 1 I 第 7画你顯示本發明之第- -較佳實施例中半導體裝置 1 1 | 之 截 面 rat 圏。 r-V 1 I 請 I 第 8圜偽顯示本發明之第二較佳實施例之半導體晶圓 先 聞 1 | 讀 1 I 的 上 視 圖。 背 面 1 I 之 1 I 第 9圓你顯示本發明之第三較佳實施例之半導體晶國 注 意 1 I 事 的 上 視 圏Ο 項 再 Ί 第 10画係 顯 示 本 發 明 之 第 四 較 佳 實 施 例 之 半 導 醱 晶 國 烏 本 頁 1 的 上 視 _ 〇 S_✓ 1 1 第 11圔愾 顯 示 本 發 明 之 該 第 四 較 佳 實 施 例 之 半 導 m 晶 1 1 1 圜 的 上 視画。 1 1 第 12_你 顯 示 本 發 明 之 該 第 四 較 佳 實 施 例 之 半 導 體 晶 訂 1 圖 的 上 視画。 1 1 第 13· % 顙 示 本 發 明 之 該 第 四 較 佳 實 施 例 之 半 導 體 晶 . 1 I 圓 的 上 視圖。 A 第 14圖係 顯 示 本 發 明 之 該 第 四 較 佳 實 施 例 之 半 導 酱 晶 1 1 圚 的 上 視園。 1 1 第 15_偽 顯 示 本 發 明 之 該 第 四 較 佳 實 施 例 之 半 導 體 晶 1 1 圜 的 上 視_ 0 1 1 第 16園係 顯 示 習 知 半 導 體 晶 圔 的 上 視 Η 〇 1 1 第 17圃為 第 16 謹 之 截 面 園 0 1 I 第 18團像 顯 示 習 知 半 導 醱 裝 置 的 上 視 圓 〇 1 1 I 第 19圈偽 習 知 半 導 體 晶 圜 的 截 面 画 〇 1 1 1 第 20圜偽 習 知 半 導 m RK 裝 置 的 截 面 麗 〇 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） 38 399 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（9 ) 第21_偽習知半導體晶圔的截面園。 第22圄像習知半導體裝置的截面圓。 第23圏僳習知半導體晶國的截面圖。 第24_换習知半導體裝置的截面圏。 »住窗渝例> 說明 笛一齡佯啻渝例 第1至第7匾你顯示根據本發明之第一較佳實施例的製 造方法的圖示。首先，參照第1圈，準備一半導醱晶圓， 半導體積體電路la傺形成於半導龌晶國1之積體電路形成 匾域上；切割匾域的切Η線6分割該半導體積體電路形成 匾域。半導體稹體電路la上形成了導線搭接墊2Uire bonding pad)導線搭接墊2延伸至切片線6上，在切片線6 上的導'線搭接墊2條作為晶圏測試墊（wafer testing pad) 3,而導線搭接墊2與晶圈澜試墊3則電氣連接；也就是說， 該位於切Η線6上的導線搭接墊2像作為晶圈測試墊3且由 半導體積醍電路la延伸播跨至導線搭接塾2内之切片線6的 部分你作為電氣連接導線搭接墊2輿晶圔溯試墊3的連接線 。第2_顧示第1圓之截面。 半導髏晶圓測試像施於此半導體晶圔1上，在此晶圈 測試中，澜試探針4俱輿晶圖測試墊3接觸以作為導通澜試 ，而测試探針4並未輿半導體稹體霉路la上的導線搭接墊 2接觸，因此，不會在半導醴積體電路la上的導線搭接塾 2産生損傷5。 接替，參照第3匪，利用雷射光8於半導體稹體電路形 I--------^^------、1τ------旅 (請先閱讀背面之注意事項再填寫本頁) . 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 9 38 399 經濟部中央標準局員工消費合作社印製 318952 A7 B7五、發明説明（l〇 ) 成匾域舆切片線6或切割匾域之間的邊界上（預切割程序） 形成溝槽（grooves)8a;該溝槽8a由晶圔測試墊3的表面延 伸穿透至其背後，以切斷作為連接線之晶圓測試墊3;但 此切割並未由半導體積體電路la的表面穿透至其背後（亦 邸，並未切入晶片）。晶國澜試墊3的一部分偽殘留於半導 體積體電路形成匾域上，是為晶圆搏I試墊殘餘3a。第4圓 0 圏 面 5 表B 上照 參 之 圆 ， 31箸 第接 示 顯 M 試 測 國 晶 蓋覆 成 形 内 a 8槽溝 在 切 之 3 膜 化 鈍 0 緣 绝 之SS 面pa 割f
a V 序 程 成 形 膜), 錁In绝 η /tv 胺 亞醯 聚 為膜 QV )/ 膜de 緣II I *1 绝 y 該 ο 之 外 以 2 墊 接 搭 線 導 了 除 於 成 形 你 膜 緣 絶 該 膜 之 似 類 或 體 導 半示 數 大 些 序 (請先閱讀背面之注意事項再填寫本頁) 表 _ 6 0 上 域 區 割 切 及 以 上 域 匾 成 形 路電 二，二 9J 積1<著量 _ 膜此 接 各 緣在 絶 之 面 表 線 片 切 著 沿Η Τ 照 參 Η 晶 為 成 切 a ΊΑ 路 S 體 積 這 將 6 VI/ e η 程 割 切 後 最 面 斷 切 之 3 墊 試 0 國 晶 蓋 覆 有 具 a 路 S Φ0Γ體 積 髏 試 測 圔 晶 蓋 覆 全 完 你 9 膜 緣 絶 以 中 例 施 實 佳 墊 接 搭 線 導 為膜 换緣 3a絶 餘 殘餘 墊殘 試的 測内 圚片 晶晶 該在 , 留 3a殘 餘後 殘.片 墊晶 0 9 割等 分氣 於溼 止 防 以 用 醱 導 半 了 高 提 逭 • V 蝕 腐 的 2 M。 銲性 線久 導耐 内與 片性 晶靠 止可 防之 而品 臣一 , 産 入置 侵裝 序 程 割 切 終 最 及 以 序 程 成 形 膜 線 絶 ' 序 程 割 切 預 該 時 此 ο 行 進 再 後 1 圓 晶 體 導 半 之 示 所 圓 3 2 第 好 備 準 在 可 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 38399 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（1 1 ) 雖然在第23_所示之半導體晶圔1上已形成用以保護半導 體積體電路la上主動匾域的絶綠膜9,卻須要在绝緣膜形 成程序再施加絶錁膜9,因此，舆習知之技術相比，為了 確保晶圜拥試墊3,屏蔽之設計精密度與塗敷精密度之要 求更高，因而造成了産率下降之一因素。 在第5圔所示之絶緣膜形成程序中，除了導線搭接墊 2以外，該半導鼸積醱電路la與切片線皆以絶緣膜9覆蓋之 。相比之下，在第23圃中，除了導線搭接墊2以外，半導 體積體電路la舆切片線6之一部分表面被覆蓋，且使晶園 澜試墊3露出以作為晶圔測試用；因此，與第23圜比較下， 第5圃由於晶國測試墊3未露出，故對作為絶緣膜9的光軍 設計與施加之精確度要求較低。 隹二》株奮餱例 第8圖偽本發明之第二較佳實施例之半導醱晶圓圏示 。在第8圜中，1表示半導體晶圚，la表示形成於半導體晶 圓1之半導醱積體電路形成匾域上的半導醱積體電路，2表 示形成於半導醱積體電路la内之導線搭接墊，3表示晶圖 澜試墊，4表示晶圃測試中所使用之澜試探針，5表示在晶 圓澜試墊3上的損傷，6表示用以分割半導體積醱電路形成 匾域之切割匾域的切Η線6, 7表示用以連接導線搭接墊2 與晶圈澜試墊3的延伸連接鋁線。 半導體積體電路la偽形成於半導醱晶圈1表面内之半 導醱積體電路形成區域上。半導體積體電路形成匾域被切 Η線6(dicing line)分隔。大數量之導線搭接墊2形成於 11 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 38399 I----------「裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 318952 A7 B7 上 6 線 片 切 於 成 形 則 3M 試 測 國 晶 上 a 1 } 路 2 8 1 货(0 I積 和導 、 半 五 線線 鋁鋁 接接 I I 伸 伸 延延 7 7 與 211就 塾 , 銲狀 線形 導之 接曲 連彎 氣成 電形 你0 3 墊 試 澜 圔 晶 折 彎 線 直 將 像 該如 成 圖 8 角 直 之 示 所 上 域 匾 成 形 第路 as 體 積 體 導 半 於 成 形 少 至 部 曲 彎 該 且 P /V 膜 化 鈍 由 胺 亞 酵 聚 墊 de銲 1線 • 1 y 導 11 ο 了 (P除 膜於 示 顯 未 /1, 9 膜 緣 絶 之 成 形 所 等 成以 形 ， 你上 丨域 匾 成 形 路 I 龌 積 體 導 半 之 外 以 像 中 試 測 圈 晶 在 上 TX 圔 晶 體 導 半 於 施 οβ 上試 域澜 區園 割晶 切 及 拥II 圓接 晶搭 觸線 接導Μ β 探未 ij έ £ 如 3S 4 潮針 以探 來 3 墊 試 觸 接 2 試墊 澜接 該搭 但線 , 導 試於 澜會 通不 導 ， 成此 達因 (請先閱讀背面之注意事項再填寫本頁) 2 國出 晶2Μ 於墊 你接 9 搭 謨線 峡 篛 I 絶使 51: 傷上 損面 生表 連 上 _ 晶 之 試 測 者 或 體亦 導9 半li 於緣 加絶 施 後 方像丨 的1殳 11被 uu Li a 露畠1 31鱧路 墊導電 試半體 测該積 國 ，體 晶後導 輿然半 接i Μ ^ ffi » 好1¾纟 導圔 使晶 以體 前導9, @ ¥BSB 切 測於 6 圚加線 晶施片 在 ，切 可式沿 是 於 經濟部中央標準局員工消費合作社印製 線 鋁 接 be 逋 伸 延 由 會 只 等 類 之 水 如 故 ο Η 晶 的 滲抑 個 本 面以 0 ^ « 一 ο 7 根 切 為 ？ 線 的 割7&絕 bnc 遘 内 展 延 入 0 其 止 抑 可20 部墊 曲接 彎搭 該線 , 導 而逹 然到 , 其 入止 晶 防 預 以 入 侵 的 等 等 水 止 防 部 曲 彎 該 例 施 實 的 品 産 置 裝 體 導 半 該 了 加 增 這 蝕 腐 的 2 ο 墊性 銲久 線耐 導與 之性 中靠 片可 序 7 程線 割鋁 切接 終連 最伸 及延 以 ， , 下 序況 程狀 成此 形在 膜 ， 緣者 絶述 、所 序例 程施 割實 切 一 預第 該用 使 可 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 12 38399 A7 B7 善 改 的 步膜 一 線進 绝之 以 性 13偽久 H分耐 Μ部與 韻δ t 段 ΜΏ ^ Η 0 、之可 五 之 羞 覆 9 品 ugl 産 置 裝 獲 導 半 該 供 提 形 U 為 可 部 曲 彎 之 7 線 。 鋁式 接型 連合 伸組 延之 述 上
形 L 或 形 齒 鋸 例 音 佳 較三£ 3 示 園 國 晶 體 導 半 之 例 施 實 佳 較三 第 之 明 發 本0 園 9 第 第接而 如搭117 線 。線 字！f Η 接 x^i# ± Μ & a 伸 #1 延之 画電 8 隱§ρ 第IΜ曲 於·彎 (ill有 對 具 U ¥ 2 傷 由 字ais 目 文"偽 考® 3 I 數II ! ί 8Φ’圖 園 9·示晶 第所與 圏 9 ί 2 0 Au S 酱 霄 積讎 導 半 少 至 於 成 形0 部 曲邐 之 7 線 鋁 。 接上 連域 伸匾 延成 該形 。路 接電 連醱 中 例 施 實 本墊 在接 搭 線 與 2 單 導^ 0 0 7 數線 多鋁 ，接 外連 以伸 例延 施由 實經 佳 係 較 3 一二 Μ 試 芻 f , 測 了圖 除 — 晶 的 置 裝 體 導 半 使 俥 化 型 小 之 6 線 Η 切 許 容 例 以 II , 〇 奮 接升佳 «提 較 氣率四 電産第 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 «§ 伸 導 係 半 ’部 態 之 ' 接 形 例：連 施實 佳 較 一 第 第為 示圖 顯10 像第墊 圏 ，接 15先搭 第首線 至 。導 國示接 10_ 連 第正氣 修電 的以 用 中 其 態 形 正 修 之墊 試 溯 國 晶 與 2 之 3 代 取 所 例 形 變 圈 2 10塾 第銲 為線 圖導 11於 第大 ，像 線次積 鋁其面 接表 連 之 稍 面 表 3 墊 試 測 國 晶 中 其 用 利 的 能 可 儘 好 最 圓 & 接 晶 3 加間 增3S ί 塾 好試 愈澜 大國 愈晶 得與 成針 形 SC 3 探 墊試 試潮 測加 鬮增 晶即 使積 而面 面表 表之 6 3 線墊 片試 切澜 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 13 38399 318252 A7 B7 五、發明説明（14 ) 觸黏可容許之位置鵃差，而便利了晶鼷澜試程序 S上相 鬮 6 3 晶線墊 中片試 其切測 ，的圓 例近晶 形附個 變角一 之隅成 画la形 11路可 第電少 為體至 國積舆 12體有 第導具 ,半示 著於所 接置中 配圖 亦11 3 Μ 試 m 第積 與面 〇 同 同 白不 空形 i(情 積之 面上 一 處 6 空線 之 Η 於 在 存 是 的 切於 的成 近形 附亦 ft- 3 声 ki I塾 0 £. a 詞 ^ 0 路 ΗΠΠ s i I匾晶 0 之 圈 糖 2 導1 Μ 半第 ^ 6角 線隅 V Η 上 g 線 切 線 3片 片 j切 二 Μ 效 近 成 有 附 形 ^ ^ ΒΛΓ 9： 6 » la線形 路HIL I 3 為 M W 0 體於 7 積在線 體存鋁 導不接 半積連 面伸 虛延 空 ， 此如 得例 使 圓 晶 之 近 附 半接 鶴搭 數線 多導 於個 位一 中於 其成 ，形 例僳 變墊 8<搭 1β線 第導 為之 圍上 3 a ii 1± 第路 asa , φΙΓ 3 後體 墊然積 試 體 澜 導 用 1 3 e 墊yl 試率 産 置 裝 體 導 ---------^-裝— (請先閱讀背面之注意事項再填寫本頁) ill 理 晶 為 作 心 中半 使 塾， 接化 搭型 線小 導之 該6 線 2, Η 墊切 許 容 以 加 增 的 試 Η 测 晶 圔 為 晶 割 中 分 其 ， , 中 態。圖 形積晶 正面醱 修表導 之之半 圓？之 14Μ 示 第罾听 示 圓 二15 5H於第 1 ^ M 第 UH 0 ο0^0 接罾在 表 3 墊
、ST 經濟部中央標準局員工消費合作社印製 切 預 之 釋 〇 解成 例形 施所 實序 佳程 較割 一 切 第终 在最 用舆 利序 偽程 la成 路形 電膜 體緣 積絶 體 、 導序 半程 的割 圖 晶 體 導 半 之 示 所 5 1 與 半 路霞籩 ΑΒ 積 線體 鋁導 接半 連少 伸至 延於 之成 部形 曲修 4,彎部 1有曲 2、具彎 1以該 1、用而1使， ο、可S7 1 1 線 第圖鋁 如晶接 體連 導伸 7 延 之 代 取 述 教 之 態 形 各 中 文 前 在 但 明 説 地 細 詳 已 明 。發 上本 域然 匾雖 成 形 £ 變 與 改 修 BBC 8 各 他 其 > 0 是出 的計 解設 了内 可圍 ; 範 性之 制明 限發 非本 而離 性镉 示不 例在 俗可 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 38 399

Claims (1)

  1. 申請專利範圍 .一種半導體晶圚，包括 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 體以 體1111有可 二 ，悔 形積形 導用 積 4 4 留少 第路 數 路醴 路 半， 龌第 第未至 與電多 電導電 的團； 導。该 該而内 一體 的 醱半 體 路周域 半線申 申 ，域 第積 線 積一 積 電之區 該接 t 圍區 纟含體 接 體第 體 髏域割及於連 周割 Ϊ 包導 連 導該 導 積 匾切以 、的I,i,之切S,有半 二 半在 半 as 3B 髏成之.，墊 d„, 域之。具 fi 第 一且且二 Ϊ e 晶晶 晶 導形 Η 墊二 eg I 匾圍積 — 域數 與 第 ，，第 bis_^ 半路晶二第 f 成周面 — 區多 一 接墊部接 導導 導 之電成第與部 形域虛 成的 第 連二曲連 熟醱割的墊曲 。2 路區空 Μ 形域 有 氣第彎氣 1 積切域一彎 i 稹 i 電成之 i 路區 含 電該有電 第；體路區第有 1 面1S體形同15電成 包 係與具你 有域導電割接具第之第積路相第體形 備 線墊上線 具匾半體切連上圍墊圍體電墊圍稹路 具 接一域接 成成該積該氣域範一範導體二 範體電 線 連第匾連 形形於體於電匾利第利半積第利導體 接 ，一的成二 以路成導在以成專於專該該魅專半稹 連 ，第上形第 用電形半存用形議大請於在一請該醱 該線 k 域路該 醱 該 路申 積申成存成申 導 、接 匾電 積 将 電如面如形與形如 半且 連 成體 --------ί I裝------訂-----/線 t * - - (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 38399 ABCD 經濟部中央標準局員工消費合作社印製 #、申請專利範圍 成匾域上的第一墊與該第二墊，且在該第二半導醱積 體電路形成匾域上具有彎曲部。 5. —種半導體裝置，像沿箸具有連接線之半導醱晶國的 切割區域切割所形成，而該逋接線像由用以形成半導 體積體電路之半導體積體電路形成匾域横跨延伸至形 成於半導體積醱霄路形成區域周圍的切割區域，該切 割匾域像包括覆蓋該連接線之切割斷面的绝緣膜。 6. —種半導體裝置，僳沿著具有逋接線之半導體晶國的 切割匾域切割所形成，而該連接線葆由用以形成半導 體積體電路之半導體積醱電路形成區域横跨延伸至形 成於半導體積匾電路形成區域周圍的切割區域，其中 在該半導體積體電路形成區域上的連接線具有彎曲部 〇 7. —種製造半導釅裝置的方法，包括步驟有： 準備具有連接線之半導體晶圓，該連接線供由用 以形成半導龌積觴電路之半導醱積腰電路形成匾域播 跨延伸至形成於半導體積腥電路形成區域周圍的切割 區域； 在該半導體積體電路形成區域輿該切割匾域之間 的邊界形成一分割溝槽（groove),以切割該連接線； 在該溝槽内形成覆蓋該連接線之切割斷面之絶緣 膜；以及 沿著該切割區域切割該半導體晶圖，以將該半導 體積鼸電路分割為晶片。 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） 16 38399 318952 会 88 C8 D8 六、申請專利範圍 _ 「教麥a· ·泼滅鸷1 8.如申請專利範圍第7項之 球，其中在 該形成絶緣膜之步驟中，該絶緣膜像形成於除了該半 形 路 SSZ 調 體 積 體 導 半 之 外 以 墊。 接域 搭匾 線割 導.切 之該 路及 電以 膿， 積域 體區 導成 .(裝------訂 (請先έ讀t-面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 38399 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉
TW085111132A 1996-03-18 1996-09-12 TW318952B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8060794A JPH09252034A (ja) 1996-03-18 1996-03-18 半導体ウエハ，半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW318952B true TW318952B (zh) 1997-11-01

Family

ID=13152578

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085111132A TW318952B (zh) 1996-03-18 1996-09-12

Country Status (6)

Country Link
US (1) US5982042A (zh)
JP (1) JPH09252034A (zh)
KR (1) KR100245434B1 (zh)
CN (1) CN1095197C (zh)
DE (1) DE19645568B4 (zh)
TW (1) TW318952B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100295637B1 (ko) * 1997-12-29 2001-10-24 김영환 반도체웨이퍼의구조및반도체칩의제조방법
DE19839807C1 (de) * 1998-09-01 1999-10-07 Siemens Ag Verfahren zum Betrieb einer integrierten Schaltung
US6150669A (en) * 1998-12-18 2000-11-21 Texas Instruments Incorporated Combination test structures for in-situ measurements during fabrication of semiconductor devices
JP4246835B2 (ja) * 1999-03-09 2009-04-02 ローム株式会社 半導体集積装置
US6175125B1 (en) * 1999-05-10 2001-01-16 Taiwan Semiconductor Manufacturing Company Semiconductor structure for testing vias interconnecting layers of the structure
US6429452B1 (en) * 1999-08-17 2002-08-06 Advanced Micro Devices, Inc. Test structure and methodology for characterizing ion implantation in an integrated circuit fabrication process
TW478089B (en) 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
TW502355B (en) * 2000-12-15 2002-09-11 Ind Tech Res Inst Bonding pad structure to avoid probing damage
US7344899B2 (en) * 2002-01-22 2008-03-18 Micron Technology, Inc. Die assembly and method for forming a die on a wafer
JP2003249465A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法
JP4405719B2 (ja) 2002-10-17 2010-01-27 株式会社ルネサステクノロジ 半導体ウエハ
US7808115B2 (en) * 2004-05-03 2010-10-05 Broadcom Corporation Test circuit under pad
JP2006140338A (ja) * 2004-11-12 2006-06-01 Matsushita Electric Ind Co Ltd 半導体装置
DE102007028512A1 (de) * 2007-06-21 2008-12-24 Robert Bosch Gmbh Elektrisches Bauteil
JP4907678B2 (ja) * 2009-02-20 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JPWO2011021506A1 (ja) 2009-08-18 2013-01-24 アルプス電気株式会社 ボンディングパッドを有するシリコン構造体
US10553508B2 (en) * 2014-01-13 2020-02-04 Nxp Usa, Inc. Semiconductor manufacturing using disposable test circuitry within scribe lanes
US20150270184A1 (en) * 2014-03-19 2015-09-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Location-Shifted Probe Pads For Pre-Bond Testing
JP5976055B2 (ja) * 2014-08-21 2016-08-23 力晶科技股▲ふん▼有限公司 半導体ウエハ、半導体チップ及び半導体装置とそれらの製造方法
US9818656B1 (en) * 2017-05-23 2017-11-14 Nxp Usa, Inc. Devices and methods for testing integrated circuit devices
FR3124308B1 (fr) * 2021-06-17 2023-11-03 St Microelectronics Rousset Puce électronique
US12016131B2 (en) * 2021-12-30 2024-06-18 X Display Company Technology Limited Transfer printing high-precision devices

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245339B2 (ja) * 1982-09-20 1990-10-09 Mitsubishi Electric Corp Handotaishusekikairosochi
JPS62106638A (ja) * 1985-11-05 1987-05-18 Toshiba Corp 半導体ウエハ−
JPH01304744A (ja) * 1988-06-01 1989-12-08 Mitsubishi Electric Corp 半導体装置
JPH02184043A (ja) * 1989-01-10 1990-07-18 Nec Corp 半導体装置の製造方法
JPH02211648A (ja) * 1989-02-11 1990-08-22 Nec Ic Microcomput Syst Ltd 半導体装置
JPH02235356A (ja) * 1989-03-08 1990-09-18 Mitsubishi Electric Corp 半導体装置
JP3093216B2 (ja) * 1989-06-19 2000-10-03 日本電気株式会社 半導体装置及びその検査方法
JPH0758725B2 (ja) * 1990-01-19 1995-06-21 株式会社東芝 半導体ウェハ
US5239191A (en) * 1990-01-19 1993-08-24 Kabushiki Kaisha Toshiba Semiconductor wafer
US5059899A (en) * 1990-08-16 1991-10-22 Micron Technology, Inc. Semiconductor dies and wafers and methods for making
JPH05206383A (ja) * 1992-01-24 1993-08-13 Sony Corp 半導体ウエハー及びその検査方法
JPH05299484A (ja) * 1992-04-20 1993-11-12 Sumitomo Electric Ind Ltd 半導体ウェハ
JPH0637137A (ja) * 1992-07-14 1994-02-10 Oki Electric Ind Co Ltd 半導体ウエハの電極構造
JPH0685019A (ja) * 1992-09-07 1994-03-25 Kawasaki Steel Corp 半導体ウエハ及び半導体ウエハの検査方法
JPH06151535A (ja) * 1992-11-04 1994-05-31 Kawasaki Steel Corp 半導体ウエハ及び半導体ウエハの検査方法
JPH07235598A (ja) * 1994-02-23 1995-09-05 Mitsubishi Electric Corp 半導体装置、その製造方法及び製造装置
US5532518A (en) * 1994-11-22 1996-07-02 International Business Machines Corporation Electrical connect and method of fabrication for semiconductor cube technology

Also Published As

Publication number Publication date
US5982042A (en) 1999-11-09
KR970067746A (ko) 1997-10-13
CN1160290A (zh) 1997-09-24
JPH09252034A (ja) 1997-09-22
DE19645568A1 (de) 1997-09-25
CN1095197C (zh) 2002-11-27
DE19645568B4 (de) 2005-03-03
KR100245434B1 (ko) 2000-03-02

Similar Documents

Publication Publication Date Title
TW318952B (zh)
TW408445B (en) Layout structure of semiconductor device
TWI271130B (en) Circuit device and method of producing the same
TWI288854B (en) Method of fabricating liquid crystal display with a high aperture ratio
TW409387B (en) Stacked via in copper/polyimide beol
TW385452B (en) Cable with predetermined discrete connectorization locations cable
US20010051426A1 (en) Method for forming a semiconductor device having a mechanically robust pad interface.
KR20080014820A (ko) 플랫 케이블 실드 접지 접속부
JPH08330036A (ja) 試験およびジャンパ・アクセス付きコネクタ・モジュール
TW200913097A (en) Semiconductor device and manufacturing method thereof
TW411492B (en) Semiconductor device
JPS5920917A (ja) インタフエイス用バスケ−ブル装置
US5640097A (en) Test pattern for separately determining plug resistance and interfactial resistance
TWI259507B (en) Circuit device and method for making same
NO892527L (no) Overslagsvern.
TW465121B (en) Optical semiconductor device and a method of manufacturing the same
CN101295650A (zh) 半导体装置及其制法
EP0788675A1 (en) Environmental protection
JPS54128296A (en) Wiring structure and its manufacture
TW307908B (zh)
TW315473B (zh)
TW396666B (en) Electric wire work and the method to produce the same
Muto et al. Development of cold-shrinkable joints with silicone rubber sleeve for 110-230 kV XLPE cables
JPH0897339A (ja) 半導体集積回路装置
JPS6436039A (en) Semiconductor device