JPH06151535A - 半導体ウエハ及び半導体ウエハの検査方法 - Google Patents
半導体ウエハ及び半導体ウエハの検査方法Info
- Publication number
- JPH06151535A JPH06151535A JP29535992A JP29535992A JPH06151535A JP H06151535 A JPH06151535 A JP H06151535A JP 29535992 A JP29535992 A JP 29535992A JP 29535992 A JP29535992 A JP 29535992A JP H06151535 A JPH06151535 A JP H06151535A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- pads
- wafer
- inspection
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体チップに形成された各ボンディングパ
ッドに損傷を与えることなく、検査を実施することがで
きる半導体ウエハ及び半導体ウエハの検査方法を提供す
ることにある。 【構成】 半導体ウエハ１は、配列された各半導体チッ
プ２のうち、スクライブ領域４を挟んで相対するパッド
３同士を導電層５を介して個々に電気的に接続し、か
つ、このスクライブ領域４には、この各導電層５と個々
に電気的に接続された検査用パッド８をそれぞれ形成し
て構成する。検査時には、該当する半導体チップ２上の
パッド３に対してではなく、その周囲のスクライブ領域
４に形成された各検査用パッド８に対して各検査用プロ
ープを接触させる。
ッドに損傷を与えることなく、検査を実施することがで
きる半導体ウエハ及び半導体ウエハの検査方法を提供す
ることにある。 【構成】 半導体ウエハ１は、配列された各半導体チッ
プ２のうち、スクライブ領域４を挟んで相対するパッド
３同士を導電層５を介して個々に電気的に接続し、か
つ、このスクライブ領域４には、この各導電層５と個々
に電気的に接続された検査用パッド８をそれぞれ形成し
て構成する。検査時には、該当する半導体チップ２上の
パッド３に対してではなく、その周囲のスクライブ領域
４に形成された各検査用パッド８に対して各検査用プロ
ープを接触させる。
Description
【０００１】
【産業上の利用分野】多数の半導体チップを配列形成し
た半導体ウエハ、及びこの半導体ウエハの検査方法に関
するものである。
た半導体ウエハ、及びこの半導体ウエハの検査方法に関
するものである。
【０００２】
【従来の技術】一般に、半導体チップの製造において
は、１枚の半導体ウエハ上に多数の半導体チップを配列
形成し、この後、このウエハを個々の半導体チップに分
割する、いわゆるダイシングが行われる。通常、このダ
イシングの前にウエハ状態の半導体チップの機能検査を
行い、不良品にマーキングを施しておく。
は、１枚の半導体ウエハ上に多数の半導体チップを配列
形成し、この後、このウエハを個々の半導体チップに分
割する、いわゆるダイシングが行われる。通常、このダ
イシングの前にウエハ状態の半導体チップの機能検査を
行い、不良品にマーキングを施しておく。
【０００３】図５にウエハ状態の半導体チップ１２を示
す。この配列された各半導体チップ間にはスクライブ領
域１４が形成されており、この領域部分を、高速回転す
るダイヤモンドブレードなどによって深く切り込み、ダ
イシングを行うものである。
す。この配列された各半導体チップ間にはスクライブ領
域１４が形成されており、この領域部分を、高速回転す
るダイヤモンドブレードなどによって深く切り込み、ダ
イシングを行うものである。
【０００４】また、各半導体チップ１２の上部には、チ
ップの各辺に沿ってボンディングパッド１３が形成され
ている。機能検査の際には、開口部を有するプローブ保
持板から開口部中央に向かって放射状に向けられた多数
のウエハープローブピン１５を、該当する各ボンディン
グパッド１３に接触させて検査を行う（図２参照）。こ
のウエハープローブピン１５を介して試験装置から電源
及び入力信号が供給されると共に、その出力信号が検出
される。
ップの各辺に沿ってボンディングパッド１３が形成され
ている。機能検査の際には、開口部を有するプローブ保
持板から開口部中央に向かって放射状に向けられた多数
のウエハープローブピン１５を、該当する各ボンディン
グパッド１３に接触させて検査を行う（図２参照）。こ
のウエハープローブピン１５を介して試験装置から電源
及び入力信号が供給されると共に、その出力信号が検出
される。
【０００５】このウエハープローブピン１５の先端部
は、各ボンディングパッド１３の配列位置に対応して予
め位置決めされており、プローブ保持板に対して半導体
ウエハ１０が上昇及び下降することにより、ボンディン
グパッド１３とウエハープローブピン１５との接離が行
われる。１つの半導体チップ１２の検査が終了した後、
隣接する別の半導体チップ１２に対象を移し、同様な検
査が繰り返され、ウエハ上の全ての半導体チップに対し
て順に検査が行われる。
は、各ボンディングパッド１３の配列位置に対応して予
め位置決めされており、プローブ保持板に対して半導体
ウエハ１０が上昇及び下降することにより、ボンディン
グパッド１３とウエハープローブピン１５との接離が行
われる。１つの半導体チップ１２の検査が終了した後、
隣接する別の半導体チップ１２に対象を移し、同様な検
査が繰り返され、ウエハ上の全ての半導体チップに対し
て順に検査が行われる。
【０００６】
【発明が解決しようとする課題】この検査の際には、図
６（ａ）に示すように、ウエハープローブピン１５がボ
ンディングパッド１３に対して一定の力で押圧されて互
いに接触するが、従来のウエハープローブピン１５は比
較的弾性に乏しいため、図６（ｂ）に示すように、半導
体チップ１２上のボンディングパッド１３は、ウエハー
プローブピン１５の先端部に押圧されて変形する場合が
あった。このようなボンディングパッド１５の変形は、
後に施すワイヤボンディング工程において接触不良を引
き起こし、半導体チップの不良品発生の１つの原因にも
なっていた。
６（ａ）に示すように、ウエハープローブピン１５がボ
ンディングパッド１３に対して一定の力で押圧されて互
いに接触するが、従来のウエハープローブピン１５は比
較的弾性に乏しいため、図６（ｂ）に示すように、半導
体チップ１２上のボンディングパッド１３は、ウエハー
プローブピン１５の先端部に押圧されて変形する場合が
あった。このようなボンディングパッド１５の変形は、
後に施すワイヤボンディング工程において接触不良を引
き起こし、半導体チップの不良品発生の１つの原因にも
なっていた。
【０００７】本発明は、このような課題を解決すべくな
されたものであり、半導体チップに形成された各ボンデ
ィングパッドに損傷を与えることなく、検査を実施する
ことができる半導体ウエハ及び半導体ウエハの検査方法
を提供することを目的とする。
されたものであり、半導体チップに形成された各ボンデ
ィングパッドに損傷を与えることなく、検査を実施する
ことができる半導体ウエハ及び半導体ウエハの検査方法
を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明にかかる半導体ウ
エハは、多数の半導体チップを配列形成した半導体ウエ
ハにおいて、配列された各半導体チップはそれぞれ複数
のパッドを有しており、隣接する半導体チップのうち、
スクライブ領域を挟んで相対するパッド同士を、このス
クライブ領域に形成された導電層によって個々に電気的
に接続し、かつ、このスクライブ領域には、この各導電
層と個々に電気的に接続された検査用パッドをそれぞれ
形成して構成する。
エハは、多数の半導体チップを配列形成した半導体ウエ
ハにおいて、配列された各半導体チップはそれぞれ複数
のパッドを有しており、隣接する半導体チップのうち、
スクライブ領域を挟んで相対するパッド同士を、このス
クライブ領域に形成された導電層によって個々に電気的
に接続し、かつ、このスクライブ領域には、この各導電
層と個々に電気的に接続された検査用パッドをそれぞれ
形成して構成する。
【０００９】また、本発明にかかる半導体ウエハの検査
方法は、半導体ウエハ上に配列形成された半導体チップ
の各パッドに対し、この各パッドの配列位置に対応して
設けられた各検査プローブをそれぞれ接触させて検査を
行う半導体ウエハの検査方法において、この半導体ウエ
ハは、隣接する半導体チップのうち、スクライブ領域を
挟んで相対するパッド同士を、このスクライブ領域に形
成された導電層によって個々に電気的に接続し、かつ、
このスクライブ領域には、この各導電層と個々に電気的
に接続された検査用パッドをそれぞれ形成しており、検
査対象となる半導体チップのパッドと電気的に接続され
た各検査用パッドに対し、各検査用プローブを接触させ
て検査を行うことを特徴とする。
方法は、半導体ウエハ上に配列形成された半導体チップ
の各パッドに対し、この各パッドの配列位置に対応して
設けられた各検査プローブをそれぞれ接触させて検査を
行う半導体ウエハの検査方法において、この半導体ウエ
ハは、隣接する半導体チップのうち、スクライブ領域を
挟んで相対するパッド同士を、このスクライブ領域に形
成された導電層によって個々に電気的に接続し、かつ、
このスクライブ領域には、この各導電層と個々に電気的
に接続された検査用パッドをそれぞれ形成しており、検
査対象となる半導体チップのパッドと電気的に接続され
た各検査用パッドに対し、各検査用プローブを接触させ
て検査を行うことを特徴とする。
【００１０】
【作用】本発明に係る半導体ウエハは、１つの半導体チ
ップとその四方に隣接する半導体チップ間で、相対する
パッド同士を、導電層によって個々に電気的に接続して
おり、スクライブ領域には、この各導電層と個々に電気
的に接続された多数の検査用パッドを形成している。従
って、スクライブ領域の各検査用バッドは、導電層を介
してその両側に位置する各半導体チップのパッドと電気
的に接続された状態であり、検査時には互いに共通のパ
ッドとして利用できる。
ップとその四方に隣接する半導体チップ間で、相対する
パッド同士を、導電層によって個々に電気的に接続して
おり、スクライブ領域には、この各導電層と個々に電気
的に接続された多数の検査用パッドを形成している。従
って、スクライブ領域の各検査用バッドは、導電層を介
してその両側に位置する各半導体チップのパッドと電気
的に接続された状態であり、検査時には互いに共通のパ
ッドとして利用できる。
【００１１】一方、半導体ウエハの検査方法では、この
ように半導体ウエハを構成したので、検査を実施する際
には、該当する半導体チップ上のパッドに対してではな
く、その周囲のスクライブ領域に形成された各検査用パ
ッドに対して各検査用プロープを接触させれば、該当す
る半導体チップの各パッドに各検査用プローブが接続さ
れた状態となる。
ように半導体ウエハを構成したので、検査を実施する際
には、該当する半導体チップ上のパッドに対してではな
く、その周囲のスクライブ領域に形成された各検査用パ
ッドに対して各検査用プロープを接触させれば、該当す
る半導体チップの各パッドに各検査用プローブが接続さ
れた状態となる。
【００１２】
【実施例】以下、本発明の実施例を添付図面に基づいて
説明する。図１は、半導体ウエハ１の一部を拡大して示
すものであり、多数の半導体チップ２が規則正しく配列
形成されている。各半導体チップ２上部の周縁には、各
辺に沿って、それぞれ４つのボンディングパッド３が一
定の間隔で形成されている。この各辺に沿って形成され
たボンディングパッド３は、図において斜線で示すスク
ライブ領域４を挟んで、導電層５を介して相対する辺に
沿って形成されたボンディングパッド３と電気的に接続
されている。また、スクライブ領域４の各導電層５上に
は、検査用パッド８を個々に形成しており、各導電層５
と検査用パッド８とは電気的に接続された状態である。
なお、この導電層５は、ウエハ上のアルミ配線層を利用
して形成しているが、この他にも、ポリシリコン層、イ
オン注入によって形成した半導体導電層など、スクライ
ブ領域４を渡るいずれのレイヤーも利用することがで
き、相対するボンディングパッドと検査用パッドとが互
いに電気的に接続できればどのレイヤーを利用しても良
い。
説明する。図１は、半導体ウエハ１の一部を拡大して示
すものであり、多数の半導体チップ２が規則正しく配列
形成されている。各半導体チップ２上部の周縁には、各
辺に沿って、それぞれ４つのボンディングパッド３が一
定の間隔で形成されている。この各辺に沿って形成され
たボンディングパッド３は、図において斜線で示すスク
ライブ領域４を挟んで、導電層５を介して相対する辺に
沿って形成されたボンディングパッド３と電気的に接続
されている。また、スクライブ領域４の各導電層５上に
は、検査用パッド８を個々に形成しており、各導電層５
と検査用パッド８とは電気的に接続された状態である。
なお、この導電層５は、ウエハ上のアルミ配線層を利用
して形成しているが、この他にも、ポリシリコン層、イ
オン注入によって形成した半導体導電層など、スクライ
ブ領域４を渡るいずれのレイヤーも利用することがで
き、相対するボンディングパッドと検査用パッドとが互
いに電気的に接続できればどのレイヤーを利用しても良
い。
【００１３】次に、このように形成した半導体ウエハ１
の検査方法について説明する。この検査は、図２に示す
ように、開口部の中央に向かって放射状に向けられた多
数のウエハープローブピン６を有するプローブ保持板７
を用いて行う。このウエハープローブピン６の先端部
は、検査すべきパッドの配列位置に対応して予め位置決
めされており、このプローブ保持板７に対して半導体ウ
エハ１が上昇及び下降することにより、各半導体チップ
２の各ボンディングパッド３とウエハープローブピン６
との接離が行われる。
の検査方法について説明する。この検査は、図２に示す
ように、開口部の中央に向かって放射状に向けられた多
数のウエハープローブピン６を有するプローブ保持板７
を用いて行う。このウエハープローブピン６の先端部
は、検査すべきパッドの配列位置に対応して予め位置決
めされており、このプローブ保持板７に対して半導体ウ
エハ１が上昇及び下降することにより、各半導体チップ
２の各ボンディングパッド３とウエハープローブピン６
との接離が行われる。
【００１４】図３は、この半導体ウエハ１に配列された
半導体チップ２のうち、検査すべき１つの半導体チップ
を拡大して示したものである。前述したように、プロー
ブ保持板７から放射状に向けられた多数のウエハープロ
ーブピン６の先端部を、該当する各パッドに接触させて
検査を行うが、本検査方法では、ボンディングパッド３
に直接、ウエハープローブピン６を接触させるのではな
く、この各ボンディングパッド３に対し、導電層５を介
して電気的に接続された各検査用パッド８にウエハープ
ローブピン６を接触させる。従って、ウエハープローブ
ピン６の先端部を、各検査用パッド８の配列位置に対応
させて予め位置決めして配列しておく。このように配列
された各ウエハープローブピン６の先端部と、該当する
各検査用パッド８とを接触させて検査を行えば、検査対
象となる半導体チップの全てのボンディングパッド３に
対して、ウエハープローブピン６は電気的に接続された
状態となる。従って、各ウエハープローブピン６を介し
て試験装置から電源及び入力信号を供給すると共に、そ
の出力信号を検出して、従来と同様に機能検査を行うこ
とができる。
半導体チップ２のうち、検査すべき１つの半導体チップ
を拡大して示したものである。前述したように、プロー
ブ保持板７から放射状に向けられた多数のウエハープロ
ーブピン６の先端部を、該当する各パッドに接触させて
検査を行うが、本検査方法では、ボンディングパッド３
に直接、ウエハープローブピン６を接触させるのではな
く、この各ボンディングパッド３に対し、導電層５を介
して電気的に接続された各検査用パッド８にウエハープ
ローブピン６を接触させる。従って、ウエハープローブ
ピン６の先端部を、各検査用パッド８の配列位置に対応
させて予め位置決めして配列しておく。このように配列
された各ウエハープローブピン６の先端部と、該当する
各検査用パッド８とを接触させて検査を行えば、検査対
象となる半導体チップの全てのボンディングパッド３に
対して、ウエハープローブピン６は電気的に接続された
状態となる。従って、各ウエハープローブピン６を介し
て試験装置から電源及び入力信号を供給すると共に、そ
の出力信号を検出して、従来と同様に機能検査を行うこ
とができる。
【００１５】このようにして順に全ての半導体チップ２
に対して機能検査を行い不良品にマーキングを施すなど
した後、スクライブ領域３にダイシングを施し、個々の
半導体チップ２に分割する。このダイシングによって、
スクライブ領域３に形成された検査用パッド８は切削除
去されると共に導電層５も切断され、各ボンディングパ
ッド同士の電気的接続も解消される。このとき、分割さ
れた各半導体チップ２の外周部には、スクライブ領域４
の切削残部と共に、ボンディングパッドと接続状態の導
電層５も一部残ることになるが、この後のダイボンディ
ング工程、ワイヤボンディング工程でも、何等支障とな
ることはなく、従来の半導体チップと同様に取り扱うこ
とができる。
に対して機能検査を行い不良品にマーキングを施すなど
した後、スクライブ領域３にダイシングを施し、個々の
半導体チップ２に分割する。このダイシングによって、
スクライブ領域３に形成された検査用パッド８は切削除
去されると共に導電層５も切断され、各ボンディングパ
ッド同士の電気的接続も解消される。このとき、分割さ
れた各半導体チップ２の外周部には、スクライブ領域４
の切削残部と共に、ボンディングパッドと接続状態の導
電層５も一部残ることになるが、この後のダイボンディ
ング工程、ワイヤボンディング工程でも、何等支障とな
ることはなく、従来の半導体チップと同様に取り扱うこ
とができる。
【００１６】さらに、他の実施例を図４に示す。図４
は、この半導体ウエハ１に配列された半導体チップ２の
うち、隣接する２つの半導体チップを取り出して示した
ものであり、それぞれをＡ、Ｂとする。この各半導体チ
ップＡ，Ｂの相対するボンディングパッドを、それぞれ
ａ1 〜ａ4 、及びｂ1 〜ｂ4 とし、各検査用パッドをｃ
1 〜ｃ4 とする。図４の例では、ａ1 −ｃ1 −ｂ1 ，ａ
2 −ｃ2 −ｂ2 ，ａ3 −ｃ3 −ｂ3 ，ａ4 −ｃ4 −ｂ4
が、導電層５を介してそれぞれ電気的に接続されてい
る。
は、この半導体ウエハ１に配列された半導体チップ２の
うち、隣接する２つの半導体チップを取り出して示した
ものであり、それぞれをＡ、Ｂとする。この各半導体チ
ップＡ，Ｂの相対するボンディングパッドを、それぞれ
ａ1 〜ａ4 、及びｂ1 〜ｂ4 とし、各検査用パッドをｃ
1 〜ｃ4 とする。図４の例では、ａ1 −ｃ1 −ｂ1 ，ａ
2 −ｃ2 −ｂ2 ，ａ3 −ｃ3 −ｂ3 ，ａ4 −ｃ4 −ｂ4
が、導電層５を介してそれぞれ電気的に接続されてい
る。
【００１７】ここで、例えば半導体チップＡについて機
能検査を行う場合には、ウエハープローブピン６を接触
させるパッドとして、ａ1 ，ｃ2 ，ａ3 ，ｃ4 を選定す
る。図４では、右隣の半導体チップＢのみを図示した
が、半導体チップＡの上方、下方及び左隣にも半導体チ
ップが位置しており、半導体チップＡの残る辺に沿って
形成されたボンディングパッドに対しても、同一の配置
で、ウエハープローブピン６の先端部を位置させる。こ
のようにウエハープローブピン６の先端部を配列させて
も、各半導体チップの検査を同様に行うことができる。
この状態にウエハープローブピン６を配置することによ
り、ウエハープローブピン同士の先端部の間隔はｌ1 或
いはｌ2 となる（図４参照）。従って、例えばこのｌ1
の間隔を、ウエハープローブピン先端部の最小ピッチに
設定した場合にも、このピッチよりも短いピッチで配列
するボンディングパッドに対しても、ウエハープローブ
ピンを用いて検査することが可能となる。なお、ウエハ
ープローブピンを接触させるボンディングパッドとし
て、ａ1 ，ｃ2 ，ａ3 ，ｃ4 を例示したが、対抗側のｃ
1 ，ａ2 ，ｃ3 ，ａ4 に接触するようにウエハープロー
ブピンを配列して検査を行うことも勿論可能である。こ
れは、半導体チップＡの上方、下方及び左隣に位置する
半導体チップのボンディングパッドに対しても同様であ
る。
能検査を行う場合には、ウエハープローブピン６を接触
させるパッドとして、ａ1 ，ｃ2 ，ａ3 ，ｃ4 を選定す
る。図４では、右隣の半導体チップＢのみを図示した
が、半導体チップＡの上方、下方及び左隣にも半導体チ
ップが位置しており、半導体チップＡの残る辺に沿って
形成されたボンディングパッドに対しても、同一の配置
で、ウエハープローブピン６の先端部を位置させる。こ
のようにウエハープローブピン６の先端部を配列させて
も、各半導体チップの検査を同様に行うことができる。
この状態にウエハープローブピン６を配置することによ
り、ウエハープローブピン同士の先端部の間隔はｌ1 或
いはｌ2 となる（図４参照）。従って、例えばこのｌ1
の間隔を、ウエハープローブピン先端部の最小ピッチに
設定した場合にも、このピッチよりも短いピッチで配列
するボンディングパッドに対しても、ウエハープローブ
ピンを用いて検査することが可能となる。なお、ウエハ
ープローブピンを接触させるボンディングパッドとし
て、ａ1 ，ｃ2 ，ａ3 ，ｃ4 を例示したが、対抗側のｃ
1 ，ａ2 ，ｃ3 ，ａ4 に接触するようにウエハープロー
ブピンを配列して検査を行うことも勿論可能である。こ
れは、半導体チップＡの上方、下方及び左隣に位置する
半導体チップのボンディングパッドに対しても同様であ
る。
【００１８】
【発明の効果】以上説明したように、本発明にかかる半
導体ウエハは、スクライブ領域を挟んで相対するパッド
同士を互いに電気的に接続し、かつ、このスクライブ領
域には、この各導電層と個々に電気的に接続された検査
用パッドを備えて構成したので、半導体チップ上の各パ
ッドとこれに接続された各検査用パッドとは、機能検査
時に、互いに共通のパッドとして利用することができ
る。また、スクライブ領域に形成された検査用パッド及
び導電層は、この後のダイシング工程で切削除去される
ので、さらにその後のダイボンディング工程、或いはワ
イヤボンディング工程でも、何等支障となることはな
く、従来の半導体チップと同様に取り扱うことができ
る。
導体ウエハは、スクライブ領域を挟んで相対するパッド
同士を互いに電気的に接続し、かつ、このスクライブ領
域には、この各導電層と個々に電気的に接続された検査
用パッドを備えて構成したので、半導体チップ上の各パ
ッドとこれに接続された各検査用パッドとは、機能検査
時に、互いに共通のパッドとして利用することができ
る。また、スクライブ領域に形成された検査用パッド及
び導電層は、この後のダイシング工程で切削除去される
ので、さらにその後のダイボンディング工程、或いはワ
イヤボンディング工程でも、何等支障となることはな
く、従来の半導体チップと同様に取り扱うことができ
る。
【００１９】また、半導体ウエハの検査方法では、該当
する半導体チップ上のパッドに対してではなく、その周
囲のスクライブ領域に形成された各検査用パッドに対し
て各検査用プロープを接触させるので、半導体チップ上
に形成された各ボンディングパッドに損傷を与えること
なく、機能検査を実施することが可能となる。
する半導体チップ上のパッドに対してではなく、その周
囲のスクライブ領域に形成された各検査用パッドに対し
て各検査用プロープを接触させるので、半導体チップ上
に形成された各ボンディングパッドに損傷を与えること
なく、機能検査を実施することが可能となる。
【図１】本発明にかかる半導体ウエハの一部を拡大して
示す概略平面図である。
示す概略平面図である。
【図２】検査状態を示す概略斜視図である。
【図３】半導体チップの検査方法を示す概略平面図であ
る。
る。
【図４】他の検査方法を示す概略平面図である。
【図５】従来の半導体ウエハ及びその検査方法を示すた
め、半導体ウエハの一部を拡大して示す概略平面図であ
る。
め、半導体ウエハの一部を拡大して示す概略平面図であ
る。
【図６】（ａ），（ｂ）は、ウエハープローブピンと接
触するボンディングパッドを示す概略側面図である。
触するボンディングパッドを示す概略側面図である。
１…半導体ウエハ、２…半導体チップ、３…ボンディン
グパッド、４…スクライブ領域、５…導電層、６…ウエ
ハープローブピン、８…検査用パッド。
グパッド、４…スクライブ領域、５…導電層、６…ウエ
ハープローブピン、８…検査用パッド。
Claims (2)
- 【請求項１】 多数の半導体チップを配列形成した半導
体ウエハにおいて、 前記配列された各半導体チップはそれぞれ複数のパッド
を有しており、隣接する半導体チップのうち、スクライ
ブ領域を挟んで相対するパッド同士を、このスクライブ
領域に形成された導電層によって個々に電気的に接続
し、かつ、このスクライブ領域には、この各導電層と個
々に電気的に接続された検査用パッドをそれぞれ形成し
てなる半導体ウエハ。 - 【請求項２】 半導体ウエハ上に配列形成された半導体
チップの各パッドに対し、この各パッドの配列位置に対
応して設けられた各検査プローブをそれぞれ接触させて
検査を行う半導体ウエハの検査方法において、 この半導体ウエハは、隣接する前記半導体チップのう
ち、スクライブ領域を挟んで相対する前記パッド同士
を、このスクライブ領域に形成された導電層によって個
々に電気的に接続し、かつ、このスクライブ領域には、
この各導電層と個々に電気的に接続された検査用パッド
をそれぞれ形成しており、 検査対象となる前記半導体チップのパッドと電気的に接
続された前記各検査用パッドに対し、前記各検査用プロ
ーブを接触させて検査を行うことを特徴とする半導体ウ
エハの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29535992A JPH06151535A (ja) | 1992-11-04 | 1992-11-04 | 半導体ウエハ及び半導体ウエハの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29535992A JPH06151535A (ja) | 1992-11-04 | 1992-11-04 | 半導体ウエハ及び半導体ウエハの検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151535A true JPH06151535A (ja) | 1994-05-31 |
Family
ID=17819603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29535992A Pending JPH06151535A (ja) | 1992-11-04 | 1992-11-04 | 半導体ウエハ及び半導体ウエハの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151535A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982042A (en) * | 1996-03-18 | 1999-11-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor wafer including semiconductor device |
| DE10146176A1 (de) * | 2001-09-19 | 2003-04-10 | Infineon Technologies Ag | Verfahren zur Umverdrahtung von Pads beim Waferlevel-Package |
| US6972583B2 (en) * | 2001-11-16 | 2005-12-06 | Advanced Semiconductor Engineering, Inc. | Method for testing electrical characteristics of bumps |
| US20110186838A1 (en) * | 2008-08-07 | 2011-08-04 | Stmicroelectronics S.R.L. | Circuit architecture for the parallel supplying during an electric or electromagnetic testing of a plurality of electronic devices integrated on a semiconductor wafer |
| US8362620B2 (en) | 2009-08-28 | 2013-01-29 | Stmicroelectronics S.R.L. | Electronic devices with extended metallization layer on a passivation layer |
| KR20190003318A (ko) * | 2017-06-30 | 2019-01-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 보호형 칩 스케일 패키지(csp) 패드 구조체 |
-
1992
- 1992-11-04 JP JP29535992A patent/JPH06151535A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982042A (en) * | 1996-03-18 | 1999-11-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor wafer including semiconductor device |
| DE10146176A1 (de) * | 2001-09-19 | 2003-04-10 | Infineon Technologies Ag | Verfahren zur Umverdrahtung von Pads beim Waferlevel-Package |
| US6867479B2 (en) | 2001-09-19 | 2005-03-15 | Infineon Technologies Ag | Method for rewiring pads in a wafer-level package |
| DE10146176B4 (de) * | 2001-09-19 | 2009-04-02 | Qimonda Ag | Verfahren zur Umverdrahtung von Pads bei einem Waferlevel-Package, Waferlevel-Package und Halbleiterchip |
| US6972583B2 (en) * | 2001-11-16 | 2005-12-06 | Advanced Semiconductor Engineering, Inc. | Method for testing electrical characteristics of bumps |
| US20110186838A1 (en) * | 2008-08-07 | 2011-08-04 | Stmicroelectronics S.R.L. | Circuit architecture for the parallel supplying during an electric or electromagnetic testing of a plurality of electronic devices integrated on a semiconductor wafer |
| US8378346B2 (en) * | 2008-08-07 | 2013-02-19 | Stmicroelectronics S.R.L. | Circuit architecture for the parallel supplying during electric or electromagnetic testing of a plurality of electronic devices integrated on a semiconductor wafer |
| US8362620B2 (en) | 2009-08-28 | 2013-01-29 | Stmicroelectronics S.R.L. | Electronic devices with extended metallization layer on a passivation layer |
| US8941108B2 (en) | 2009-08-28 | 2015-01-27 | Stmicroelectronics S.R.L. | Method to perform electrical testing and assembly of electronic devices |
| KR20190003318A (ko) * | 2017-06-30 | 2019-01-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 보호형 칩 스케일 패키지(csp) 패드 구조체 |
| US10510606B2 (en) | 2017-06-30 | 2019-12-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Protected chip-scale package (CSP) pad structure |
| US10879123B2 (en) | 2017-06-30 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Protected chip-scale package (CSP) pad structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5047711A (en) | Wafer-level burn-in testing of integrated circuits | |
| US5424651A (en) | Fixture for burn-in testing of semiconductor wafers, and a semiconductor wafer | |
| JPH02211648A (ja) | 半導体装置 | |
| JPH0685019A (ja) | 半導体ウエハ及び半導体ウエハの検査方法 | |
| JPH06151535A (ja) | 半導体ウエハ及び半導体ウエハの検査方法 | |
| JPH06168991A (ja) | マルチプロービング半導体検査方法 | |
| JPH08148533A (ja) | 半導体ウェハの試験装置及び試験方法 | |
| JPH07302930A (ja) | 発光ダイオード及びその製造方法 | |
| JPH0637157A (ja) | 半導体ウエハ及び半導体ウエハの検査方法 | |
| US5591649A (en) | Process of removing a tape automated bonded semiconductor from bonded leads | |
| JPS62261139A (ja) | 半導体装置 | |
| JPH0645419A (ja) | 半導体装置 | |
| JPS6379337A (ja) | 半導体基板 | |
| JPS63153880A (ja) | 半導体レ−ザ装置の検査方法 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPS6281724A (ja) | 半導体装置 | |
| JP3365879B2 (ja) | 半導体装置の製造方法 | |
| JPH02235356A (ja) | 半導体装置 | |
| JP3853989B2 (ja) | 半導体装置の製造方法 | |
| JP2767292B2 (ja) | 半導体検査方法 | |
| JPH1050777A (ja) | 半導体装置およびその製造方法 | |
| JPS63275155A (ja) | 半導体装置の製造方法 | |
| JPH02189946A (ja) | 半導体集積回路装置のテスト方法 | |
| JPH0638439B2 (ja) | 半導体装置の試験方法 | |
| JP2996219B2 (ja) | 半導体装置のテスト方法及びテスト治具 |