JP3853989B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3853989B2 JP3853989B2 JP29078198A JP29078198A JP3853989B2 JP 3853989 B2 JP3853989 B2 JP 3853989B2 JP 29078198 A JP29078198 A JP 29078198A JP 29078198 A JP29078198 A JP 29078198A JP 3853989 B2 JP3853989 B2 JP 3853989B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- passivation film
- wafer
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、半導体ウエハ上に形成される複数個のチップ部を検査するのに適した半導体装置の製造方法に係わるものである。
【０００２】
【従来の技術】
集積回路などの半導体チップは半導体ウエハに多数のチップ部をフォトエッチングなどを用いて形成し、各チップ部をスクライブして切り離し半導体チップとする。これらのチップはスクライブ前に電気的特性テストを行うため、プローブ針を各チップ部に形成された電極パッドに接触させて測定する。検査効率を高めるために複数のチップ部を同時にテストするいわゆるマルチテストが採用され、例えば円形ウエハの径方向に最大８個のチップ部パターンが形成されている場合に同時検査のプローブ針のブロックをカードに８個列状に配置して、行方向に相対移動させることにより、検査を行っていく。８ブロックのプローブ針列をもつカードすなわち多個取りプロービングカードと、半導体ウエハを保持し、ＸＹＺ方向に移動する移動台と、テスタとを用いてウエハ上のチップ部の電極パッドにプローブ針を接触させてチップ部の電気的測定を行う。
【０００３】
半導体ウエハのチップ部の外側にある欠けチップ部（パターンが一部欠落した部分またはパターン非形成部）は製品でないので、チップ部にパッシベーション膜を形成する工程で欠けチップ部全面をパッシベーション膜で被覆し、チップ部と欠けチップ部の境界に段差が生じないようにして、スクライブ・ラインを円滑に形成するようにしている。
【０００４】
図４はチップ部１と欠けチップ部２の一部を示しており、チップ部１の電極パッド３を残してパッシベーション膜４でウエハ全面を覆う。このとき欠けチップ部の配線５も被覆する。その後、境界６にスクライブ・ラインを形成して、チップ部相互および欠けチップ部を切り離す。
【０００５】
【発明が解決しようとする課題】
製品ウエハテストで多個取りフロービングカードを円形ウエハの一端縁から行方向に移動させると、図４に示すように、初めは、製品となるチップ部１よりもプローブ針ブロック７の数が余るので、針の一部が欠けチップ部２上にも当接される。 欠けチップ面は窒化膜などのパッシベーション膜４で覆われているから、ウエハ外周部において特定のプローブ針がパッシベーション膜４に当たり続けるとそのプローブ針は、通常アルミでできた電極パッド３に接触するプローブ針に比較して摩耗が激しく、やがて測定異常を起こしてしまう。多個取りプロービングカードは単個取りプロービングカードに比べ修理費用が高くコストが嵩む上、測定異常を引き起こしたチップの再測定による手間も余分に発生する。
【０００６】
本発明はこのような不都合を解決するもので、検査に用いるプローブ針の摩耗の偏りを無くして検査の信頼性と効率を高める半導体装置の製造方法を得ることを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明は、半導体ウエハに、電極パッドを除きパッシベーション膜で被覆された複数個のチップ部と、前記ウエハ外周の欠けチップ部とが形成され、プローブ針を前記チップ部の電極パッドに接触させて複数個のチップ部を同時に検査する半導体装置の製造方法において、前記欠けチップ部の少なくとも前記プローブ針が当接する予定位置の前記パッシベーション膜面からの深さを前記電極パッドの深さと同等またはそれより大きくしてなる半導体装置の製造方法を得るものである。
【０００８】
また、前記欠けチップ部の前記予定位置に金属層を形成し、前記パッシベーション膜から露出させてなる半導体装置の製造方法を得るものである。
【０００９】
このように欠けチップ部の少なくとも検査プローブが当接する位置の面をパッシベーション膜面から下げることにより、または、当接位置に電極パッドと同じ配線層などの金属層を形成することにより同検査プローブの摩耗の偏りを防ぐことができる。
【００１０】
【発明の実施の形態】
図１乃至図３により本発明の一実施の形態を説明する。図１に示すように、円形の半導体ウエハ１０は、集積回路を形成した多数のチップ部１１をフォトエッチングなどを用いて形成している。図では列方向に最大８個のチップ部１１が並列されたマトリクス配列をなしている。チップ部１１の外周はウエハの外周１３に接近するために、この周辺に形成するチップ部はウエハ外周によりパターン欠けを生じ、製品とはならない。このパターンの欠けた欠けチップ部１２がウエハ周辺に形成されている。チップ部１１は互いに切り離されるために、境界をスクライブ・ライン１５に沿ってスクライブされる。この半導体ウエハ１０は駆動部１７によりＸＹＺ方向に移動可能な移動台１６に載置される。
【００１１】
図１および図２（ｂ）に示すように、例えば３０μｍ径で、タングステンで形成された微細な多数のプローブ針２０を植設したカード２１からなるプロービングカード２２を配置し、カード２２はテスタ２３に接続されている。図２（ａ）に示すようにプローブ針２０はチップ部１１の電極パッド１１ａ位置に対応してカードに配置され、１チップ部のプローブ針２０を１ブロック針列として８ブロック針列２２１〜２２８がカード上に並んでいる多個取りプロービングカード２２を構成する。
【００１２】
駆動部１７による移動台１６の行方向（Ｘ方向）移動により、カード２２とウエハ１０とを相対移動させ、プローブ針２０を同列（Ｙ方向）のチップ部１１の電極パッド１１ａに同時に接触させて電気的測定を行う。
【００１３】
半導体ウエハ１０の製造を図３を参照して説明すると、（ａ）工程で、ｐｎ領域９を形成した半導体ウエハ１０上にフォトエッチングによりアルミ配線層２３を形成する。領域１１はチップ部を、領域１２は欠けチップ部を示している。
【００１４】
つぎに、（ｂ）工程で、全面に酸化シリコン層２４と窒化シリコン属２５を積層して厚みが０．９〜１．２μｍのパッシベーション膜２６とする。
【００１５】
（ｃ）工程で、パッシベーション膜２６上にレジスト膜２７を形成する。
【００１６】
（ｄ）工程で、レジスト膜２７をマスクとして窒化シリコン層および酸化シリコン層を選択エッチングして開口２８を形成し、配線層２３を露出させて電極パッド１１ａを形成する。チップ部１１同様に、欠けチップ部１２に対しても、テスト時にプローブ針が当接する予定位置のパッシベーション膜２６をエッチング除去して開口２９を形成する。これにより、配線層の金属層２３ａが露出する。金属層２３ａは電極パッド１１ａと同じアルミ金属材料で形成され、パッシベーション膜２６の面からの深さｈも同じであり、図２（ｂ）に示すようにチップ部３１の電極パッド１１ａにプローブ針２０を接触させたときに、欠けチップ部３２に当接するプローブ針２０ａは予定位置にある柔らかなアルミ金属層２３ａに当たり、パッシベーション膜２６に当たることがないので、欠けチップ部１２によるプローブ針２０ａに対する損傷は顕著に改善される。
【００１７】
本発明は以上の他に、チップ部１１の電極パッド面１１ａよりも欠けチップ部１２のプローブ針２０ａの当接位置の面を低くして、当接するプローブ針２０ａとの接触圧を低くすることができる。欠けチップ部１２の金属層２３ａを除去することで可能になる。
【００１８】
【発明の効果】
本発明によれば、半導体ウエハ上のチップ部の検査に用いるプローブ針の摩耗の偏りを無くして検査の信頼性と効率を高める半導体装置の製造方法を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を説明する平面略図、
【図２】（ａ）、（ｂ）は本発明の一実施の形態の検査方法を説明するもので（ａ）は一部拡大平面略図、（ｂ）は一部拡大断面図、
【図３】本発明の一実施の形態の半導体ウエハの製造方法を説明する工程図、
【図４】従来装置の検査方法を説明する一部拡大断面図。
【符号の説明】
１０：半導体ウエハ
１１：チップ部
１１ａ：電極パッド
１２：欠けチップ部
２０：プローブ針
２２：多個取りプロービングカード
２３：配線層
２３ａ：金属層
２６：パッシベーション膜
２９：欠けチップ部の開口
【発明の属する技術分野】
本発明は半導体装置に関し、半導体ウエハ上に形成される複数個のチップ部を検査するのに適した半導体装置の製造方法に係わるものである。
【０００２】
【従来の技術】
集積回路などの半導体チップは半導体ウエハに多数のチップ部をフォトエッチングなどを用いて形成し、各チップ部をスクライブして切り離し半導体チップとする。これらのチップはスクライブ前に電気的特性テストを行うため、プローブ針を各チップ部に形成された電極パッドに接触させて測定する。検査効率を高めるために複数のチップ部を同時にテストするいわゆるマルチテストが採用され、例えば円形ウエハの径方向に最大８個のチップ部パターンが形成されている場合に同時検査のプローブ針のブロックをカードに８個列状に配置して、行方向に相対移動させることにより、検査を行っていく。８ブロックのプローブ針列をもつカードすなわち多個取りプロービングカードと、半導体ウエハを保持し、ＸＹＺ方向に移動する移動台と、テスタとを用いてウエハ上のチップ部の電極パッドにプローブ針を接触させてチップ部の電気的測定を行う。
【０００３】
半導体ウエハのチップ部の外側にある欠けチップ部（パターンが一部欠落した部分またはパターン非形成部）は製品でないので、チップ部にパッシベーション膜を形成する工程で欠けチップ部全面をパッシベーション膜で被覆し、チップ部と欠けチップ部の境界に段差が生じないようにして、スクライブ・ラインを円滑に形成するようにしている。
【０００４】
図４はチップ部１と欠けチップ部２の一部を示しており、チップ部１の電極パッド３を残してパッシベーション膜４でウエハ全面を覆う。このとき欠けチップ部の配線５も被覆する。その後、境界６にスクライブ・ラインを形成して、チップ部相互および欠けチップ部を切り離す。
【０００５】
【発明が解決しようとする課題】
製品ウエハテストで多個取りフロービングカードを円形ウエハの一端縁から行方向に移動させると、図４に示すように、初めは、製品となるチップ部１よりもプローブ針ブロック７の数が余るので、針の一部が欠けチップ部２上にも当接される。 欠けチップ面は窒化膜などのパッシベーション膜４で覆われているから、ウエハ外周部において特定のプローブ針がパッシベーション膜４に当たり続けるとそのプローブ針は、通常アルミでできた電極パッド３に接触するプローブ針に比較して摩耗が激しく、やがて測定異常を起こしてしまう。多個取りプロービングカードは単個取りプロービングカードに比べ修理費用が高くコストが嵩む上、測定異常を引き起こしたチップの再測定による手間も余分に発生する。
【０００６】
本発明はこのような不都合を解決するもので、検査に用いるプローブ針の摩耗の偏りを無くして検査の信頼性と効率を高める半導体装置の製造方法を得ることを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明は、半導体ウエハに、電極パッドを除きパッシベーション膜で被覆された複数個のチップ部と、前記ウエハ外周の欠けチップ部とが形成され、プローブ針を前記チップ部の電極パッドに接触させて複数個のチップ部を同時に検査する半導体装置の製造方法において、前記欠けチップ部の少なくとも前記プローブ針が当接する予定位置の前記パッシベーション膜面からの深さを前記電極パッドの深さと同等またはそれより大きくしてなる半導体装置の製造方法を得るものである。
【０００８】
また、前記欠けチップ部の前記予定位置に金属層を形成し、前記パッシベーション膜から露出させてなる半導体装置の製造方法を得るものである。
【０００９】
このように欠けチップ部の少なくとも検査プローブが当接する位置の面をパッシベーション膜面から下げることにより、または、当接位置に電極パッドと同じ配線層などの金属層を形成することにより同検査プローブの摩耗の偏りを防ぐことができる。
【００１０】
【発明の実施の形態】
図１乃至図３により本発明の一実施の形態を説明する。図１に示すように、円形の半導体ウエハ１０は、集積回路を形成した多数のチップ部１１をフォトエッチングなどを用いて形成している。図では列方向に最大８個のチップ部１１が並列されたマトリクス配列をなしている。チップ部１１の外周はウエハの外周１３に接近するために、この周辺に形成するチップ部はウエハ外周によりパターン欠けを生じ、製品とはならない。このパターンの欠けた欠けチップ部１２がウエハ周辺に形成されている。チップ部１１は互いに切り離されるために、境界をスクライブ・ライン１５に沿ってスクライブされる。この半導体ウエハ１０は駆動部１７によりＸＹＺ方向に移動可能な移動台１６に載置される。
【００１１】
図１および図２（ｂ）に示すように、例えば３０μｍ径で、タングステンで形成された微細な多数のプローブ針２０を植設したカード２１からなるプロービングカード２２を配置し、カード２２はテスタ２３に接続されている。図２（ａ）に示すようにプローブ針２０はチップ部１１の電極パッド１１ａ位置に対応してカードに配置され、１チップ部のプローブ針２０を１ブロック針列として８ブロック針列２２１〜２２８がカード上に並んでいる多個取りプロービングカード２２を構成する。
【００１２】
駆動部１７による移動台１６の行方向（Ｘ方向）移動により、カード２２とウエハ１０とを相対移動させ、プローブ針２０を同列（Ｙ方向）のチップ部１１の電極パッド１１ａに同時に接触させて電気的測定を行う。
【００１３】
半導体ウエハ１０の製造を図３を参照して説明すると、（ａ）工程で、ｐｎ領域９を形成した半導体ウエハ１０上にフォトエッチングによりアルミ配線層２３を形成する。領域１１はチップ部を、領域１２は欠けチップ部を示している。
【００１４】
つぎに、（ｂ）工程で、全面に酸化シリコン層２４と窒化シリコン属２５を積層して厚みが０．９〜１．２μｍのパッシベーション膜２６とする。
【００１５】
（ｃ）工程で、パッシベーション膜２６上にレジスト膜２７を形成する。
【００１６】
（ｄ）工程で、レジスト膜２７をマスクとして窒化シリコン層および酸化シリコン層を選択エッチングして開口２８を形成し、配線層２３を露出させて電極パッド１１ａを形成する。チップ部１１同様に、欠けチップ部１２に対しても、テスト時にプローブ針が当接する予定位置のパッシベーション膜２６をエッチング除去して開口２９を形成する。これにより、配線層の金属層２３ａが露出する。金属層２３ａは電極パッド１１ａと同じアルミ金属材料で形成され、パッシベーション膜２６の面からの深さｈも同じであり、図２（ｂ）に示すようにチップ部３１の電極パッド１１ａにプローブ針２０を接触させたときに、欠けチップ部３２に当接するプローブ針２０ａは予定位置にある柔らかなアルミ金属層２３ａに当たり、パッシベーション膜２６に当たることがないので、欠けチップ部１２によるプローブ針２０ａに対する損傷は顕著に改善される。
【００１７】
本発明は以上の他に、チップ部１１の電極パッド面１１ａよりも欠けチップ部１２のプローブ針２０ａの当接位置の面を低くして、当接するプローブ針２０ａとの接触圧を低くすることができる。欠けチップ部１２の金属層２３ａを除去することで可能になる。
【００１８】
【発明の効果】
本発明によれば、半導体ウエハ上のチップ部の検査に用いるプローブ針の摩耗の偏りを無くして検査の信頼性と効率を高める半導体装置の製造方法を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を説明する平面略図、
【図２】（ａ）、（ｂ）は本発明の一実施の形態の検査方法を説明するもので（ａ）は一部拡大平面略図、（ｂ）は一部拡大断面図、
【図３】本発明の一実施の形態の半導体ウエハの製造方法を説明する工程図、
【図４】従来装置の検査方法を説明する一部拡大断面図。
【符号の説明】
１０：半導体ウエハ
１１：チップ部
１１ａ：電極パッド
１２：欠けチップ部
２０：プローブ針
２２：多個取りプロービングカード
２３：配線層
２３ａ：金属層
２６：パッシベーション膜
２９：欠けチップ部の開口
Claims (1)
- 半導体ウエハに、電極パッドを除きパッシベーション膜で被覆された複数個のチップ部と、前記ウエハ外周の欠けチップ部とが形成され、プローブ針を前記チップ部の電極パッドに接触させて複数個のチップ部を同時に検査する半導体装置の製造方法において、前記欠けチップ部の少なくとも前記プローブ針が当接する予定位置に金属層が形成され、この金属膜を前記パッシべーション膜から露出させるように前記パッシベーション膜面からの深さを前記電極パッドの深さと同等またはそれより大きくしてなる開口を有してなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29078198A JP3853989B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29078198A JP3853989B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124277A JP2000124277A (ja) | 2000-04-28 |
| JP3853989B2 true JP3853989B2 (ja) | 2006-12-06 |
Family
ID=17760437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29078198A Expired - Fee Related JP3853989B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3853989B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114113968B (zh) * | 2022-01-26 | 2022-04-22 | 广州粤芯半导体技术有限公司 | 晶圆测试装置的调节方法 |
-
1998
- 1998-10-13 JP JP29078198A patent/JP3853989B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000124277A (ja) | 2000-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4359576B2 (ja) | 第２の基板上に第１の基板のチップを配置する方法 | |
| US5532174A (en) | Wafer level integrated circuit testing with a sacrificial metal layer | |
| JP2008504559A (ja) | パターン化された導電層を有する基板 | |
| KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
| US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| JP2001091544A (ja) | 半導体検査装置の製造方法 | |
| JP2008527328A (ja) | プローブヘッドアレイ | |
| US20070035318A1 (en) | Donut-type parallel probe card and method of testing semiconductor wafer using same | |
| JPH06168991A (ja) | マルチプロービング半導体検査方法 | |
| EP0374466A1 (en) | In-line process monitors for thin film wiring | |
| JP3853989B2 (ja) | 半導体装置の製造方法 | |
| JP3453526B2 (ja) | 半導体素子検査用ソケット、半導体装置、半導体装置の製造方法及び半導体装置の検査方法 | |
| JPH0685019A (ja) | 半導体ウエハ及び半導体ウエハの検査方法 | |
| JPH05299484A (ja) | 半導体ウェハ | |
| JP3120760B2 (ja) | プローブカード及び該プローブカードを用いた試験方法 | |
| JP2010098046A (ja) | プローブカードおよび半導体装置の製造方法 | |
| JPS6379337A (ja) | 半導体基板 | |
| JP7488492B2 (ja) | 半導体ウエハ | |
| CN118299284B (zh) | 一种利用晶圆边角区域的封装测试方法 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JP3842879B2 (ja) | ウェハ一括型プローブカードおよび半導体装置の検査方法 | |
| JP2842430B2 (ja) | Ｔａｂテープ | |
| JP2826400B2 (ja) | 半導体装置の検査方法 | |
| JPS62163336A (ja) | 半導体装置 | |
| JP4014813B2 (ja) | 半導体ウェハ及びその検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040512 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040517 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040716 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060907 |
|
| LAPS | Cancellation because of no payment of annual fees |