JP2000124277A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000124277A JP2000124277A JP10290781A JP29078198A JP2000124277A JP 2000124277 A JP2000124277 A JP 2000124277A JP 10290781 A JP10290781 A JP 10290781A JP 29078198 A JP29078198 A JP 29078198A JP 2000124277 A JP2000124277 A JP 2000124277A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chip portion
- wafer
- passivation film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 検査に用いるプローブ針の摩耗の偏りを無く
して検査の信頼性と効率を高める半導体装置の製造方法
を得ることを目的とするものである。 【解決手段】 切り離して半導体チップとなる半導体ウ
エハ１０のチップ部１１の複数個をプローブ針２０で同
時に検査する製造方法において、検査用のプローブ針２
０をチップ部１１の電極パッド１１ａに接触させたとき
に、ウエハ周囲の欠けチップ部１２にプローブ針２０ａ
が当接する予定位置で、針がパッシベーション膜に当た
らないようにパッシベーション膜２６を開口する。
して検査の信頼性と効率を高める半導体装置の製造方法
を得ることを目的とするものである。 【解決手段】 切り離して半導体チップとなる半導体ウ
エハ１０のチップ部１１の複数個をプローブ針２０で同
時に検査する製造方法において、検査用のプローブ針２
０をチップ部１１の電極パッド１１ａに接触させたとき
に、ウエハ周囲の欠けチップ部１２にプローブ針２０ａ
が当接する予定位置で、針がパッシベーション膜に当た
らないようにパッシベーション膜２６を開口する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
半導体ウエハ上に形成される複数個のチップ部を検査す
るのに適した半導体装置の製造方法に係わるものであ
る。
半導体ウエハ上に形成される複数個のチップ部を検査す
るのに適した半導体装置の製造方法に係わるものであ
る。
【０００２】
【従来の技術】集積回路などの半導体チップは半導体ウ
エハに多数のチップ部をフォトエッチングなどを用いて
形成し、各チップ部をスクライブして切り離し半導体チ
ップとする。これらのチップはスクライブ前に電気的特
性テストを行うため、プローブ針を各チップ部に形成さ
れた電極パッドに接触させて測定する。検査効率を高め
るために複数のチップ部を同時にテストするいわゆるマ
ルチテストが採用され、例えば円形ウエハの径方向に最
大８個のチップ部パターンが形成されている場合に同時
検査のプローブ針のブロックをカードに８個列状に配置
して、行方向に相対移動させることにより、検査を行っ
ていく。８ブロックのプローブ針列をもつカードすなわ
ち多個取りプロービングカードと、半導体ウエハを保持
し、ＸＹＺ方向に移動する移動台と、テスタとを用いて
ウエハ上のチップ部の電極パッドにプローブ針を接触さ
せてチップ部の電気的測定を行う。
エハに多数のチップ部をフォトエッチングなどを用いて
形成し、各チップ部をスクライブして切り離し半導体チ
ップとする。これらのチップはスクライブ前に電気的特
性テストを行うため、プローブ針を各チップ部に形成さ
れた電極パッドに接触させて測定する。検査効率を高め
るために複数のチップ部を同時にテストするいわゆるマ
ルチテストが採用され、例えば円形ウエハの径方向に最
大８個のチップ部パターンが形成されている場合に同時
検査のプローブ針のブロックをカードに８個列状に配置
して、行方向に相対移動させることにより、検査を行っ
ていく。８ブロックのプローブ針列をもつカードすなわ
ち多個取りプロービングカードと、半導体ウエハを保持
し、ＸＹＺ方向に移動する移動台と、テスタとを用いて
ウエハ上のチップ部の電極パッドにプローブ針を接触さ
せてチップ部の電気的測定を行う。
【０００３】半導体ウエハのチップ部の外側にある欠け
チップ部（パターンが一部欠落した部分またはパターン
非形成部）は製品でないので、チップ部にパッシベーシ
ョン膜を形成する工程で欠けチップ部全面をパッシベー
ション膜で被覆し、チップ部と欠けチップ部の境界に段
差が生じないようにして、スクライブ・ラインを円滑に
形成するようにしている。
チップ部（パターンが一部欠落した部分またはパターン
非形成部）は製品でないので、チップ部にパッシベーシ
ョン膜を形成する工程で欠けチップ部全面をパッシベー
ション膜で被覆し、チップ部と欠けチップ部の境界に段
差が生じないようにして、スクライブ・ラインを円滑に
形成するようにしている。
【０００４】図４はチップ部１と欠けチップ部２の一部
を示しており、チップ部１の電極パッド３を残してパッ
シベーション膜４でウエハ全面を覆う。このとき欠けチ
ップ部の配線５も被覆する。その後、境界６にスクライ
ブ・ラインを形成して、チップ部相互および欠けチップ
部を切り離す。
を示しており、チップ部１の電極パッド３を残してパッ
シベーション膜４でウエハ全面を覆う。このとき欠けチ
ップ部の配線５も被覆する。その後、境界６にスクライ
ブ・ラインを形成して、チップ部相互および欠けチップ
部を切り離す。
【０００５】
【発明が解決しようとする課題】製品ウエハテストで多
個取りフロービングカードを円形ウエハの一端縁から行
方向に移動させると、図４に示すように、初めは、製品
となるチップ部１よりもプローブ針ブロック７の数が余
るので、針の一部が欠けチップ部２上にも当接される。
欠けチップ面は窒化膜などのパッシベーション膜４で
覆われているから、ウエハ外周部において特定のプロー
ブ針がパッシベーション膜４に当たり続けるとそのプロ
ーブ針は、通常アルミでできた電極パッド３に接触する
プローブ針に比較して摩耗が激しく、やがて測定異常を
起こしてしまう。多個取りプロービングカードは単個取
りプロービングカードに比べ修理費用が高くコストが嵩
む上、測定異常を引き起こしたチップの再測定による手
間も余分に発生する。
個取りフロービングカードを円形ウエハの一端縁から行
方向に移動させると、図４に示すように、初めは、製品
となるチップ部１よりもプローブ針ブロック７の数が余
るので、針の一部が欠けチップ部２上にも当接される。
欠けチップ面は窒化膜などのパッシベーション膜４で
覆われているから、ウエハ外周部において特定のプロー
ブ針がパッシベーション膜４に当たり続けるとそのプロ
ーブ針は、通常アルミでできた電極パッド３に接触する
プローブ針に比較して摩耗が激しく、やがて測定異常を
起こしてしまう。多個取りプロービングカードは単個取
りプロービングカードに比べ修理費用が高くコストが嵩
む上、測定異常を引き起こしたチップの再測定による手
間も余分に発生する。
【０００６】本発明はこのような不都合を解決するもの
で、検査に用いるプローブ針の摩耗の偏りを無くして検
査の信頼性と効率を高める半導体装置の製造方法を得る
ことを目的とするものである。
で、検査に用いるプローブ針の摩耗の偏りを無くして検
査の信頼性と効率を高める半導体装置の製造方法を得る
ことを目的とするものである。
【０００７】
【課題を解決するための手段】本発明は、半導体ウエハ
に、電極パッドを除きパッシベーション膜で被覆された
複数個のチップ部と、前記ウエハ外周の欠けチップ部と
が形成され、プローブ針を前記チップ部の電極パッドに
接触させて複数個のチップ部を同時に検査する半導体装
置の製造方法において、前記欠けチップ部の少なくとも
前記プローブ針が当接する予定位置の前記パッシベーシ
ョン膜面からの深さを前記電極パッドの深さと同等また
はそれより大きくしてなる半導体装置の製造方法を得る
ものである。
に、電極パッドを除きパッシベーション膜で被覆された
複数個のチップ部と、前記ウエハ外周の欠けチップ部と
が形成され、プローブ針を前記チップ部の電極パッドに
接触させて複数個のチップ部を同時に検査する半導体装
置の製造方法において、前記欠けチップ部の少なくとも
前記プローブ針が当接する予定位置の前記パッシベーシ
ョン膜面からの深さを前記電極パッドの深さと同等また
はそれより大きくしてなる半導体装置の製造方法を得る
ものである。
【０００８】また、前記欠けチップ部の前記予定位置に
金属層を形成し、前記パッシベーション膜から露出させ
てなる半導体装置の製造方法を得るものである。
金属層を形成し、前記パッシベーション膜から露出させ
てなる半導体装置の製造方法を得るものである。
【０００９】このように欠けチップ部の少なくとも検査
プローブが当接する位置の面をパッシベーション膜面か
ら下げることにより、または、当接位置に電極パッドと
同じ配線層などの金属層を形成することにより同検査プ
ローブの摩耗の偏りを防ぐことができる。
プローブが当接する位置の面をパッシベーション膜面か
ら下げることにより、または、当接位置に電極パッドと
同じ配線層などの金属層を形成することにより同検査プ
ローブの摩耗の偏りを防ぐことができる。
【００１０】
【発明の実施の形態】図１乃至図３により本発明の一実
施の形態を説明する。図１に示すように、円形の半導体
ウエハ１０は、集積回路を形成した多数のチップ部１１
をフォトエッチングなどを用いて形成している。図では
列方向に最大８個のチップ部１１が並列されたマトリク
ス配列をなしている。チップ部１１の外周はウエハの外
周１３に接近するために、この周辺に形成するチップ部
はウエハ外周によりパターン欠けを生じ、製品とはなら
ない。このパターンの欠けた欠けチップ部１２がウエハ
周辺に形成されている。チップ部１１は互いに切り離さ
れるために、境界をスクライブ・ライン１５に沿ってス
クライブされる。この半導体ウエハ１０は駆動部１７に
よりＸＹＺ方向に移動可能な移動台１６に載置される。
施の形態を説明する。図１に示すように、円形の半導体
ウエハ１０は、集積回路を形成した多数のチップ部１１
をフォトエッチングなどを用いて形成している。図では
列方向に最大８個のチップ部１１が並列されたマトリク
ス配列をなしている。チップ部１１の外周はウエハの外
周１３に接近するために、この周辺に形成するチップ部
はウエハ外周によりパターン欠けを生じ、製品とはなら
ない。このパターンの欠けた欠けチップ部１２がウエハ
周辺に形成されている。チップ部１１は互いに切り離さ
れるために、境界をスクライブ・ライン１５に沿ってス
クライブされる。この半導体ウエハ１０は駆動部１７に
よりＸＹＺ方向に移動可能な移動台１６に載置される。
【００１１】図１および図２（ｂ）に示すように、例え
ば３０μｍ径で、タングステンで形成された微細な多数
のプローブ針２０を植設したカード２１からなるプロー
ビングカード２２を配置し、カード２２はテスタ２３に
接続されている。図２（ａ）に示すようにプローブ針２
０はチップ部１１の電極パッド１１ａ位置に対応してカ
ードに配置され、１チップ部のプローブ針２０を１ブロ
ック針列として８ブロック針列２２１〜２２８がカード
上に並んでいる多個取りプロービングカード２２を構成
する。
ば３０μｍ径で、タングステンで形成された微細な多数
のプローブ針２０を植設したカード２１からなるプロー
ビングカード２２を配置し、カード２２はテスタ２３に
接続されている。図２（ａ）に示すようにプローブ針２
０はチップ部１１の電極パッド１１ａ位置に対応してカ
ードに配置され、１チップ部のプローブ針２０を１ブロ
ック針列として８ブロック針列２２１〜２２８がカード
上に並んでいる多個取りプロービングカード２２を構成
する。
【００１２】駆動部１７による移動台１６の行方向（Ｘ
方向）移動により、カード２２とウエハ１０とを相対移
動させ、プローブ針２０を同列（Ｙ方向）のチップ部１
１の電極パッド１１ａに同時に接触させて電気的測定を
行う。
方向）移動により、カード２２とウエハ１０とを相対移
動させ、プローブ針２０を同列（Ｙ方向）のチップ部１
１の電極パッド１１ａに同時に接触させて電気的測定を
行う。
【００１３】半導体ウエハ１０の製造を図３を参照して
説明すると、（ａ）工程で、ｐｎ領域９を形成した半導
体ウエハ１０上にフォトエッチングによりアルミ配線層
２３を形成する。領域１１はチップ部を、領域１２は欠
けチップ部を示している。
説明すると、（ａ）工程で、ｐｎ領域９を形成した半導
体ウエハ１０上にフォトエッチングによりアルミ配線層
２３を形成する。領域１１はチップ部を、領域１２は欠
けチップ部を示している。
【００１４】つぎに、（ｂ）工程で、全面に酸化シリコ
ン層２４と窒化シリコン属２５を積層して厚みが０．９
〜１．２μｍのパッシベーション膜２６とする。
ン層２４と窒化シリコン属２５を積層して厚みが０．９
〜１．２μｍのパッシベーション膜２６とする。
【００１５】（ｃ）工程で、パッシベーション膜２６上
にレジスト膜２７を形成する。
にレジスト膜２７を形成する。
【００１６】（ｄ）工程で、レジスト膜２７をマスクと
して窒化シリコン層および酸化シリコン層を選択エッチ
ングして開口２８を形成し、配線層２３を露出させて電
極パッド１１ａを形成する。チップ部１１同様に、欠け
チップ部１２に対しても、テスト時にプローブ針が当接
する予定位置のパッシベーション膜２６をエッチング除
去して開口２９を形成する。これにより、配線層の金属
層２３ａが露出する。金属層２３ａは電極パッド１１ａ
と同じアルミ金属材料で形成され、パッシベーション膜
２６の面からの深さｈも同じであり、図２（ｂ）に示す
ようにチップ部３１の電極パッド１１ａにプローブ針２
０を接触させたときに、欠けチップ部３２に当接するプ
ローブ針２０ａは予定位置にある柔らかなアルミ金属層
２３ａに当たり、パッシベーション膜２６に当たること
がないので、欠けチップ部１２によるプローブ針２０ａ
に対する損傷は顕著に改善される。
して窒化シリコン層および酸化シリコン層を選択エッチ
ングして開口２８を形成し、配線層２３を露出させて電
極パッド１１ａを形成する。チップ部１１同様に、欠け
チップ部１２に対しても、テスト時にプローブ針が当接
する予定位置のパッシベーション膜２６をエッチング除
去して開口２９を形成する。これにより、配線層の金属
層２３ａが露出する。金属層２３ａは電極パッド１１ａ
と同じアルミ金属材料で形成され、パッシベーション膜
２６の面からの深さｈも同じであり、図２（ｂ）に示す
ようにチップ部３１の電極パッド１１ａにプローブ針２
０を接触させたときに、欠けチップ部３２に当接するプ
ローブ針２０ａは予定位置にある柔らかなアルミ金属層
２３ａに当たり、パッシベーション膜２６に当たること
がないので、欠けチップ部１２によるプローブ針２０ａ
に対する損傷は顕著に改善される。
【００１７】本発明は以上の他に、チップ部１１の電極
パッド面１１ａよりも欠けチップ部１２のプローブ針２
０ａの当接位置の面を低くして、当接するプローブ針２
０ａとの接触圧を低くすることができる。欠けチップ部
１２の金属層２３ａを除去することで可能になる。
パッド面１１ａよりも欠けチップ部１２のプローブ針２
０ａの当接位置の面を低くして、当接するプローブ針２
０ａとの接触圧を低くすることができる。欠けチップ部
１２の金属層２３ａを除去することで可能になる。
【００１８】
【発明の効果】本発明によれば、半導体ウエハ上のチッ
プ部の検査に用いるプローブ針の摩耗の偏りを無くして
検査の信頼性と効率を高める半導体装置の製造方法を得
ることができる。
プ部の検査に用いるプローブ針の摩耗の偏りを無くして
検査の信頼性と効率を高める半導体装置の製造方法を得
ることができる。
【図１】本発明の一実施の形態を説明する平面略図、
【図２】（ａ）、（ｂ）は本発明の一実施の形態の検査
方法を説明するもので（ａ）は一部拡大平面略図、
（ｂ）は一部拡大断面図、
方法を説明するもので（ａ）は一部拡大平面略図、
（ｂ）は一部拡大断面図、
【図３】本発明の一実施の形態の半導体ウエハの製造方
法を説明する工程図、
法を説明する工程図、
【図４】従来装置の検査方法を説明する一部拡大断面
図。
図。
１０：半導体ウエハ １１：チップ部 １１ａ：電極パッド １２：欠けチップ部 ２０：プローブ針 ２２：多個取りプロービングカード ２３：配線層 ２３ａ：金属層 ２６：パッシベーション膜 ２９：欠けチップ部の開口
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 透 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内 Ｆターム(参考） 4M106 AA02 AA20 AD01 BA12 BA14
Claims (2)
- 【請求項１】 半導体ウエハに、電極パッドを除きパッ
シベーション膜で被覆された複数個のチップ部と、前記
ウエハ外周の欠けチップ部とが形成され、プローブ針を
前記チップ部の電極パッドに接触させて複数個のチップ
部を同時に検査する半導体装置の製造方法において、前
記欠けチップ部の少なくとも前記プローブ針が当接する
予定位置の前記パッシベーション膜面からの深さを前記
電極パッドの深さと同等またはそれより大きくしてなる
半導体装置の製造方法。 - 【請求項２】 前記欠けチップ部の前記予定位置に金属
層を形成し、前記パッシベーション膜から露出させてな
る請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29078198A JP3853989B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29078198A JP3853989B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124277A true JP2000124277A (ja) | 2000-04-28 |
| JP3853989B2 JP3853989B2 (ja) | 2006-12-06 |
Family
ID=17760437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29078198A Expired - Fee Related JP3853989B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3853989B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114113968A (zh) * | 2022-01-26 | 2022-03-01 | 广州粤芯半导体技术有限公司 | 晶圆测试装置的调节方法 |
-
1998
- 1998-10-13 JP JP29078198A patent/JP3853989B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114113968A (zh) * | 2022-01-26 | 2022-03-01 | 广州粤芯半导体技术有限公司 | 晶圆测试装置的调节方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3853989B2 (ja) | 2006-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4359576B2 (ja) | 第２の基板上に第１の基板のチップを配置する方法 | |
| US7180315B2 (en) | Substrate with patterned conductive layer | |
| US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| JP2020536382A (ja) | チップ中間体、その製造システム、半導体チップを作成する方法、およびそのテスト方法 | |
| US20070035318A1 (en) | Donut-type parallel probe card and method of testing semiconductor wafer using same | |
| JPH06168991A (ja) | マルチプロービング半導体検査方法 | |
| JP2000124277A (ja) | 半導体装置の製造方法 | |
| JPH0685019A (ja) | 半導体ウエハ及び半導体ウエハの検査方法 | |
| JP2003287553A (ja) | プローブカード及びそれを製造するための基板 | |
| KR100798724B1 (ko) | 웨이퍼 테스트 방법 및 이를 위한 프로브 카드 | |
| JP3120760B2 (ja) | プローブカード及び該プローブカードを用いた試験方法 | |
| US6972583B2 (en) | Method for testing electrical characteristics of bumps | |
| JPH05299484A (ja) | 半導体ウェハ | |
| JP2008187032A (ja) | 半導体ウエハ、半導体ウエハの製造方法および半導体チップ | |
| JPH06151535A (ja) | 半導体ウエハ及び半導体ウエハの検査方法 | |
| JP2842430B2 (ja) | Ｔａｂテープ | |
| JPS60117638A (ja) | 半導体ウェ−ハ上の集積回路の試験方法 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| US7154116B2 (en) | Rewiring substrate strip with a number of semiconductor component positions | |
| JPS62163336A (ja) | 半導体装置 | |
| JP2996219B2 (ja) | 半導体装置のテスト方法及びテスト治具 | |
| CN116705640A (zh) | 一种测试方法 | |
| JPH01225138A (ja) | 半導体集積回路装置の短絡モニタ | |
| JPH0637157A (ja) | 半導体ウエハ及び半導体ウエハの検査方法 | |
| JP2744462B2 (ja) | ウェハ目合せ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040512 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040517 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040716 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060907 |
|
| LAPS | Cancellation because of no payment of annual fees |