JPH0637157A - 半導体ウエハ及び半導体ウエハの検査方法 - Google Patents
半導体ウエハ及び半導体ウエハの検査方法Info
- Publication number
- JPH0637157A JPH0637157A JP18948392A JP18948392A JPH0637157A JP H0637157 A JPH0637157 A JP H0637157A JP 18948392 A JP18948392 A JP 18948392A JP 18948392 A JP18948392 A JP 18948392A JP H0637157 A JPH0637157 A JP H0637157A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- semiconductor
- wafer
- semiconductor chip
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 プローブピンの最小間隔よりも短いピッチで
配列されたボンディングパッドに対して検査を実施でき
る半導体ウエハ及び半導体ウエハの検査方法を提供する
ことにある。 【構成】 配列された各半導体チップ２のうち、スクラ
イブ領域４を挟んで相対するパッド３同士を個々に導電
層５を介して電気的に接続し、半導体ウエハ１を形成す
る。機能検査の際には、検査対象の半導体チップ２のパ
ッド３に対し、１つ置きにプローブピンを位置させ、こ
のプローブピンが位置しないパッド３に対しては、この
パッド３と電気的に接続された別の半導体チップ２のパ
ッド３に対してプローブピンを位置させる。そしてこの
各プローブピンを相対する各パッド３にそれぞれ接触さ
せることにより、該当する半導体チップ２の機能検査を
行う。
配列されたボンディングパッドに対して検査を実施でき
る半導体ウエハ及び半導体ウエハの検査方法を提供する
ことにある。 【構成】 配列された各半導体チップ２のうち、スクラ
イブ領域４を挟んで相対するパッド３同士を個々に導電
層５を介して電気的に接続し、半導体ウエハ１を形成す
る。機能検査の際には、検査対象の半導体チップ２のパ
ッド３に対し、１つ置きにプローブピンを位置させ、こ
のプローブピンが位置しないパッド３に対しては、この
パッド３と電気的に接続された別の半導体チップ２のパ
ッド３に対してプローブピンを位置させる。そしてこの
各プローブピンを相対する各パッド３にそれぞれ接触さ
せることにより、該当する半導体チップ２の機能検査を
行う。
Description
【０００１】
【産業上の利用分野】多数の半導体チップを配列形成し
た半導体ウエハ、及びこの半導体ウエハの検査方法に関
するものである。
た半導体ウエハ、及びこの半導体ウエハの検査方法に関
するものである。
【０００２】
【従来の技術】一般に、半導体チップの製造において
は、１枚の半導体ウエハ上に多数の半導体チップを配列
させた状態で形成し、この後、このウエハを個々の半導
体チップに分割する、いわゆるダイシングが行われる。
通常、このダイシングの前にウエハ状態の半導体チップ
の機能検査を行い、不良品にマーキングを施しておく。
は、１枚の半導体ウエハ上に多数の半導体チップを配列
させた状態で形成し、この後、このウエハを個々の半導
体チップに分割する、いわゆるダイシングが行われる。
通常、このダイシングの前にウエハ状態の半導体チップ
の機能検査を行い、不良品にマーキングを施しておく。
【０００３】図４にウエハ状態の半導体チップ１２を示
す。この配列された各半導体チップ１２間にはスクライ
ブ領域１４が形成されており、この領域部分を、高速回
転するダイヤモンドブレードなどによって深く切り込
み、ダイシングを行うものである。
す。この配列された各半導体チップ１２間にはスクライ
ブ領域１４が形成されており、この領域部分を、高速回
転するダイヤモンドブレードなどによって深く切り込
み、ダイシングを行うものである。
【０００４】また、各半導体チップ１２の上部には、チ
ップの各辺に沿ってボンディングパッド１３が形成され
ている。機能検査の際には、開口部を有するプローブ保
持板からこの開口部中央に向かって放射状に向けられた
多数のウエハープローブピン１５を、該当する各ボンデ
ィングパッド１３に接触させて検査を行う（図２参
照）。このウエハープローブピン１５を介して試験装置
から電源及び入力信号が供給されると共に、その出力信
号が検出される。
ップの各辺に沿ってボンディングパッド１３が形成され
ている。機能検査の際には、開口部を有するプローブ保
持板からこの開口部中央に向かって放射状に向けられた
多数のウエハープローブピン１５を、該当する各ボンデ
ィングパッド１３に接触させて検査を行う（図２参
照）。このウエハープローブピン１５を介して試験装置
から電源及び入力信号が供給されると共に、その出力信
号が検出される。
【０００５】このウエハープローブピン１５の先端部
は、各ボンディングパッド１３の配列位置に対応して予
め位置決めされており、プローブ保持板に対して半導体
ウエハ１０が上昇及び下降することにより、ボンディン
グパッド１３とウエハープローブピン１５との接離が行
われる。１つの半導体チップ１２の検査が終了した後、
隣接する半導体チップ１２に対象を移し、同様な検査が
繰り返され、ウエハ上の全ての半導体チップに対して順
に検査が行われる。
は、各ボンディングパッド１３の配列位置に対応して予
め位置決めされており、プローブ保持板に対して半導体
ウエハ１０が上昇及び下降することにより、ボンディン
グパッド１３とウエハープローブピン１５との接離が行
われる。１つの半導体チップ１２の検査が終了した後、
隣接する半導体チップ１２に対象を移し、同様な検査が
繰り返され、ウエハ上の全ての半導体チップに対して順
に検査が行われる。
【０００６】
【発明が解決しようとする課題】この半導体チップの高
密度集積化を進める上では、一定の範囲内に多数のボン
ディングパッドが配列できることが望ましい。しかし、
この半導体チップを検査するウエハープローブピン同士
の先端部の最小ピッチは、各プローブピンの太さなどの
制約から、数１０μｍ程度である。即ち、ボンディング
パッドのピッチが、この間隔よりも短い場合には従来の
装置では測定できず、これがボンディングパッドのピッ
チを短くする上での一つの課題となっていた。
密度集積化を進める上では、一定の範囲内に多数のボン
ディングパッドが配列できることが望ましい。しかし、
この半導体チップを検査するウエハープローブピン同士
の先端部の最小ピッチは、各プローブピンの太さなどの
制約から、数１０μｍ程度である。即ち、ボンディング
パッドのピッチが、この間隔よりも短い場合には従来の
装置では測定できず、これがボンディングパッドのピッ
チを短くする上での一つの課題となっていた。
【０００７】本発明はこのような課題を解決すべくなさ
れたものであり、その目的は、このような従来のウエハ
ープローブピンを用いた検査方法によっても、従来より
も短いピッチでボンディングパッドを形成した半導体チ
ップに対しても検査できる半導体ウエハ及び半導体ウエ
ハの検査方法を提供することにある。
れたものであり、その目的は、このような従来のウエハ
ープローブピンを用いた検査方法によっても、従来より
も短いピッチでボンディングパッドを形成した半導体チ
ップに対しても検査できる半導体ウエハ及び半導体ウエ
ハの検査方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明にかかる半導体ウ
エハは、多数の半導体チップを配列形成した半導体ウエ
ハにおいて、配列された各半導体チップはそれぞれ複数
のパッドを有しており、隣接する半導体チップのうち、
スクライブ領域を挟んで相対するパッド同士を、個々に
電気的に接続して構成する。
エハは、多数の半導体チップを配列形成した半導体ウエ
ハにおいて、配列された各半導体チップはそれぞれ複数
のパッドを有しており、隣接する半導体チップのうち、
スクライブ領域を挟んで相対するパッド同士を、個々に
電気的に接続して構成する。
【０００９】また、本発明に係る半導体ウエハの検査方
法は、半導体ウエハ上に配列形成された半導体チップの
各パッドに対し、この各パッドの配列位置に対応して設
けられた各検査プローブをそれぞれ接触させて検査を行
う半導体ウエハの検査方法において、この半導体ウエハ
は、隣接する半導体チップのうち、スクライブ領域を挟
んで相対するパッド同士を、個々に電気的に接続して形
成されており、検査すべき半導体チップのうち、この半
導体チップの１つの辺に沿って配列されたパッドに対
し、１つ置きに各検査プローブを位置させ、かつ、この
検査プローブが位置しないパッドに対しては、このパッ
ドと電気的に接続された隣接する別の半導体チップのパ
ッドに対して前記各検査プローブを位置させ、この各検
査プローブを相対する各パッドにそれぞれ接触させるこ
とにより、該当する半導体チップの検査を行うことを特
徴とするものである。
法は、半導体ウエハ上に配列形成された半導体チップの
各パッドに対し、この各パッドの配列位置に対応して設
けられた各検査プローブをそれぞれ接触させて検査を行
う半導体ウエハの検査方法において、この半導体ウエハ
は、隣接する半導体チップのうち、スクライブ領域を挟
んで相対するパッド同士を、個々に電気的に接続して形
成されており、検査すべき半導体チップのうち、この半
導体チップの１つの辺に沿って配列されたパッドに対
し、１つ置きに各検査プローブを位置させ、かつ、この
検査プローブが位置しないパッドに対しては、このパッ
ドと電気的に接続された隣接する別の半導体チップのパ
ッドに対して前記各検査プローブを位置させ、この各検
査プローブを相対する各パッドにそれぞれ接触させるこ
とにより、該当する半導体チップの検査を行うことを特
徴とするものである。
【００１０】
【作用】本発明に係る半導体ウエハは、１つの半導体チ
ップとその四方に隣接する半導体チップ間で、相対する
辺に配列された前記パッド同士を、個々に電気的に接続
して構成している。従って、電気的に接続されたパッド
同士は、互いに共通のパッドとして利用でき、検査時に
は、接続されたパッドのいずれかに検査プローブを接触
させれば、所望のパッドに接続できたことになる。
ップとその四方に隣接する半導体チップ間で、相対する
辺に配列された前記パッド同士を、個々に電気的に接続
して構成している。従って、電気的に接続されたパッド
同士は、互いに共通のパッドとして利用でき、検査時に
は、接続されたパッドのいずれかに検査プローブを接触
させれば、所望のパッドに接続できたことになる。
【００１１】一方、半導体ウエハの検査方法では、この
ように半導体ウエハを構成したので、検査する半導体チ
ップには、配列されたパッドに対して１つ置きに各検査
プローブを位置させるものとする。そして、この検査プ
ローブが位置しないパッドには、このパッドと接続状態
の他の半導体チップ上のパッドに対して、検査プローブ
を位置させる。この状態から、各検査プローブを相対す
る前記各パッドに接触させれば、検査すべき半導体チッ
プの全てのバッドに検査プローブが接続される。
ように半導体ウエハを構成したので、検査する半導体チ
ップには、配列されたパッドに対して１つ置きに各検査
プローブを位置させるものとする。そして、この検査プ
ローブが位置しないパッドには、このパッドと接続状態
の他の半導体チップ上のパッドに対して、検査プローブ
を位置させる。この状態から、各検査プローブを相対す
る前記各パッドに接触させれば、検査すべき半導体チッ
プの全てのバッドに検査プローブが接続される。
【００１２】
【実施例】以下、本発明の実施例を添付図面に基づいて
説明する。図１は、半導体ウエハ１の一部を拡大して示
すものであり、多数の半導体チップ２が規則正しく配列
形成されている。各半導体チップ２上部の周縁には、各
辺に沿って、それぞれ４つのボンディングパッド３が一
定の間隔で形成されている。この各辺に沿って形成され
たボンディングパッド３は、図において斜線で示すスク
ライブ領域４を挟んで、導電層５を介して相対する辺に
沿って形成されたボンディングパッド３と電気的に接続
されている。この導電層５は、ウエハ上のアルミ配線層
を利用して形成しているが、この他にも、ポリシリコン
層、イオン注入によって形成した半導体導電層など、ス
クライブ領域４を渡るいずれのレイヤーも利用すること
ができ、ボンディングパッド同士が互いに電気的に接続
できればどのレイヤーを利用しても良い。なお、各半導
体チップ２の配列間隔は、従来のものと同一の間隔で配
列している。
説明する。図１は、半導体ウエハ１の一部を拡大して示
すものであり、多数の半導体チップ２が規則正しく配列
形成されている。各半導体チップ２上部の周縁には、各
辺に沿って、それぞれ４つのボンディングパッド３が一
定の間隔で形成されている。この各辺に沿って形成され
たボンディングパッド３は、図において斜線で示すスク
ライブ領域４を挟んで、導電層５を介して相対する辺に
沿って形成されたボンディングパッド３と電気的に接続
されている。この導電層５は、ウエハ上のアルミ配線層
を利用して形成しているが、この他にも、ポリシリコン
層、イオン注入によって形成した半導体導電層など、ス
クライブ領域４を渡るいずれのレイヤーも利用すること
ができ、ボンディングパッド同士が互いに電気的に接続
できればどのレイヤーを利用しても良い。なお、各半導
体チップ２の配列間隔は、従来のものと同一の間隔で配
列している。
【００１３】次に、このように形成した半導体ウエハ１
の検査方法について説明する。この検査は、図２に示す
ように、開口部の中央に向かって放射状に向けられた多
数のウエハープローブピン６を有するプローブ保持板７
を用いて行う。このウエハープローブピン６の先端部
は、検査すべきボンディングパッド３の配列位置に対応
して予め位置決めされており、このプローブ保持板７に
対して半導体ウエハ１が上昇及び下降することにより、
各半導体チップ２の各ボンディングパッド３とウエハー
プローブピン６との接離が行われる。
の検査方法について説明する。この検査は、図２に示す
ように、開口部の中央に向かって放射状に向けられた多
数のウエハープローブピン６を有するプローブ保持板７
を用いて行う。このウエハープローブピン６の先端部
は、検査すべきボンディングパッド３の配列位置に対応
して予め位置決めされており、このプローブ保持板７に
対して半導体ウエハ１が上昇及び下降することにより、
各半導体チップ２の各ボンディングパッド３とウエハー
プローブピン６との接離が行われる。
【００１４】図３は、この半導体ウエハ１に配列された
半導体チップ２のうち、隣接する２つの半導体チップを
取り出して示したものであり、それぞれをＡ、Ｂとす
る。また、この各半導体チップＡ，Ｂの相対するボンデ
ィングパッドを、それぞれａ1〜ａ4 、及びｂ1 〜ｂ4
とする。図３の例では、ａ1 −ｂ1 ，ａ2 −ｂ2 ，ａ3
−ｂ3 ，ａ4 −ｂ4 が、導電層５を介してそれぞれ電気
的に接続されている。
半導体チップ２のうち、隣接する２つの半導体チップを
取り出して示したものであり、それぞれをＡ、Ｂとす
る。また、この各半導体チップＡ，Ｂの相対するボンデ
ィングパッドを、それぞれａ1〜ａ4 、及びｂ1 〜ｂ4
とする。図３の例では、ａ1 −ｂ1 ，ａ2 −ｂ2 ，ａ3
−ｂ3 ，ａ4 −ｂ4 が、導電層５を介してそれぞれ電気
的に接続されている。
【００１５】ここで、例えば半導体チップＡについて機
能検査を行う場合には、図２で示したように、プローブ
保持板７から放射状に向けられた多数のウエハープロー
ブピン６の先端部を、該当する各ボンディングパッドに
接触させて検査を行う。
能検査を行う場合には、図２で示したように、プローブ
保持板７から放射状に向けられた多数のウエハープロー
ブピン６の先端部を、該当する各ボンディングパッドに
接触させて検査を行う。
【００１６】このとき、検査用のウエハープローブピン
６を接触させるべきボンディングパッドを、図３に示す
ように、ａ1 ，ｂ2 ，ａ3 及びｂ4 として定め、この上
方部にウエハープローブピン６の先端部を位置させる。
また図３では、右隣の半導体チップＢのみを図示した
が、半導体チップＡの上方、下方及び左隣にも半導体チ
ップが位置しており、半導体チップＡの残る辺に沿って
形成されたボンディングパッドに対しても、同一の配置
で、隣接する半導体チップのボンディングパッドを利用
しながら、ウエハープローブピン６の先端部を位置させ
る。即ち、検査すべき半導体チップＡ上の各辺に沿って
配列したボンディングパッドに対しては、１つ置きにウ
エハープローブピン６の先端部を位置させ、この半導体
チップＡにおいてウエハープローブピン６が位置しない
ボンディングパッドに対しては、この各ボンディングパ
ッドと電気的に接続され、かつ、周囲の別の半導体チッ
プに形成されたボンディングパッド上にウエハープロー
ブピン６を位置させるものである。
６を接触させるべきボンディングパッドを、図３に示す
ように、ａ1 ，ｂ2 ，ａ3 及びｂ4 として定め、この上
方部にウエハープローブピン６の先端部を位置させる。
また図３では、右隣の半導体チップＢのみを図示した
が、半導体チップＡの上方、下方及び左隣にも半導体チ
ップが位置しており、半導体チップＡの残る辺に沿って
形成されたボンディングパッドに対しても、同一の配置
で、隣接する半導体チップのボンディングパッドを利用
しながら、ウエハープローブピン６の先端部を位置させ
る。即ち、検査すべき半導体チップＡ上の各辺に沿って
配列したボンディングパッドに対しては、１つ置きにウ
エハープローブピン６の先端部を位置させ、この半導体
チップＡにおいてウエハープローブピン６が位置しない
ボンディングパッドに対しては、この各ボンディングパ
ッドと電気的に接続され、かつ、周囲の別の半導体チッ
プに形成されたボンディングパッド上にウエハープロー
ブピン６を位置させるものである。
【００１７】この各ウエハープローブピン６は、その先
端部が、これら該当する各ボンディングパッドに接触す
るように、該当するボンディングパッドの配列に対応さ
せ予め位置決めして形成しておく。そして、このウエハ
ープローブピン６を支持するプローブ保持板７に対して
半導体ウエハ１を上昇及び下降させて、各ウエハープロ
ーブピン６の先端部と、該当する各ボンディングパッド
との接離を行う。このようにして検査を行えば、検査対
象となる半導体チップの全てのボンディングパッドに対
して、直接、または導電層５を介して間接的に、ウエハ
ープローブピン６を接続させることができる。このよう
にウエハープローブピン６は、検査すべき半導体チップ
Ａの全てのボンディングパッドと電気的に接続された状
態であるので、各ウエハープローブピン６を介して試験
装置から電源及び入力信号を供給すると共に、その出力
信号を検出して、従来と同様に機能検査を行うことがで
きる。
端部が、これら該当する各ボンディングパッドに接触す
るように、該当するボンディングパッドの配列に対応さ
せ予め位置決めして形成しておく。そして、このウエハ
ープローブピン６を支持するプローブ保持板７に対して
半導体ウエハ１を上昇及び下降させて、各ウエハープロ
ーブピン６の先端部と、該当する各ボンディングパッド
との接離を行う。このようにして検査を行えば、検査対
象となる半導体チップの全てのボンディングパッドに対
して、直接、または導電層５を介して間接的に、ウエハ
ープローブピン６を接続させることができる。このよう
にウエハープローブピン６は、検査すべき半導体チップ
Ａの全てのボンディングパッドと電気的に接続された状
態であるので、各ウエハープローブピン６を介して試験
装置から電源及び入力信号を供給すると共に、その出力
信号を検出して、従来と同様に機能検査を行うことがで
きる。
【００１８】このような状態にウエハープローブピン６
を配置することにより、ウエハープローブピン同士の先
端部の間隔はｌ1 或いはｌ2 となる（図３参照）。従っ
て、例えばこのｌ1 の間隔を、ウエハープローブピン先
端部の最小ピッチに設定した場合にも、このピッチより
も短いピッチで配列するボンディングパッドに対して
も、ウエハープローブピンを用いて検査することが可能
となる。
を配置することにより、ウエハープローブピン同士の先
端部の間隔はｌ1 或いはｌ2 となる（図３参照）。従っ
て、例えばこのｌ1 の間隔を、ウエハープローブピン先
端部の最小ピッチに設定した場合にも、このピッチより
も短いピッチで配列するボンディングパッドに対して
も、ウエハープローブピンを用いて検査することが可能
となる。
【００１９】全ての半導体チップ２に対して機能検査を
行って不良品にマーキングを施すなどした後、スクライ
ブ領域３にダイシングを施して、個々の半導体チップ２
に分割する。このダイシングによって、スクライブ領域
３の導電層５は切断され、各ボンディングパッド同士の
電気的接続も解消される。このとき、分割された各半導
体チップ２の外周部には、スクライブ領域４の切削残部
と共に、ボンディングパッドと接続状態の導電層５も一
部残ることになるが、この後のダイボンディング工程、
ワイヤボンディング工程でも、何等支障となることはな
く、従来の半導体チップと同様に取り扱うことができ
る。
行って不良品にマーキングを施すなどした後、スクライ
ブ領域３にダイシングを施して、個々の半導体チップ２
に分割する。このダイシングによって、スクライブ領域
３の導電層５は切断され、各ボンディングパッド同士の
電気的接続も解消される。このとき、分割された各半導
体チップ２の外周部には、スクライブ領域４の切削残部
と共に、ボンディングパッドと接続状態の導電層５も一
部残ることになるが、この後のダイボンディング工程、
ワイヤボンディング工程でも、何等支障となることはな
く、従来の半導体チップと同様に取り扱うことができ
る。
【００２０】本実施例では、図３において、ウエハープ
ローブピンを接触させるボンディングパッドとして、ａ
1 ，ｂ2 ，ａ3 ，ｂ4 を選定したが、対抗側のｂ1 ，ａ
2 ，ｂ3 ，ａ4 にウエハープローブピンを接触させ検査
を行うことも勿論可能である。これは、半導体チップＡ
の上方、下方及び左隣に位置する半導体チップのボンデ
ィングパッドに対しても同様である。
ローブピンを接触させるボンディングパッドとして、ａ
1 ，ｂ2 ，ａ3 ，ｂ4 を選定したが、対抗側のｂ1 ，ａ
2 ，ｂ3 ，ａ4 にウエハープローブピンを接触させ検査
を行うことも勿論可能である。これは、半導体チップＡ
の上方、下方及び左隣に位置する半導体チップのボンデ
ィングパッドに対しても同様である。
【００２１】
【発明の効果】以上説明したように、本発明にかかる半
導体ウエハは、スクライブ領域を挟んで相対するパッド
同士を互いに電気的に接続して構成したので、この接続
されたパッド同士は、たとえ別個の半導体チップに形成
されたパッドであっても、機能検査時には、互いに共通
のパッドとして利用することができる。
導体ウエハは、スクライブ領域を挟んで相対するパッド
同士を互いに電気的に接続して構成したので、この接続
されたパッド同士は、たとえ別個の半導体チップに形成
されたパッドであっても、機能検査時には、互いに共通
のパッドとして利用することができる。
【００２２】また、半導体ウエハの検査方法では、この
ように形成された半導体ウエハ上の１つの半導体チップ
の検査を行う場合、配列されたパッドに対して１つ置き
に各検査プローブを位置させ、検査プローブが位置しな
いパッドには、このパッドと接続状態の他の半導体チッ
プ上のパッドに対して、検査プローブを位置させる方法
を採用した。
ように形成された半導体ウエハ上の１つの半導体チップ
の検査を行う場合、配列されたパッドに対して１つ置き
に各検査プローブを位置させ、検査プローブが位置しな
いパッドには、このパッドと接続状態の他の半導体チッ
プ上のパッドに対して、検査プローブを位置させる方法
を採用した。
【００２３】よって、この状態から、各検査プローブを
相対する各パッドに接触させれば、検査すべき半導体チ
ップの全てのバッドに検査プローブが接続された状態と
なり、かつ、検査すべき半導体チップ上のパッドには、
１つ置きに各検査プローブが接触している状態である。
従って、検査プローブの最小ピッチに比べて短いピッチ
でパッドが配列する半導体チップに対しても、検査プロ
ーブを用いる方法によって確実に検査することが可能と
なる。
相対する各パッドに接触させれば、検査すべき半導体チ
ップの全てのバッドに検査プローブが接続された状態と
なり、かつ、検査すべき半導体チップ上のパッドには、
１つ置きに各検査プローブが接触している状態である。
従って、検査プローブの最小ピッチに比べて短いピッチ
でパッドが配列する半導体チップに対しても、検査プロ
ーブを用いる方法によって確実に検査することが可能と
なる。
【図１】本発明にかかる半導体ウエハの一部を拡大して
示す概略平面図である。
示す概略平面図である。
【図２】検査状態を示す概略斜視図である。
【図３】半導体ウエハに配列された半導体チップのう
ち、隣接する２つの半導体チップを取り出して概略的に
示す説明図である。
ち、隣接する２つの半導体チップを取り出して概略的に
示す説明図である。
【図４】従来の半導体ウエハ及びその検査方法を示すた
め、半導体ウエハの一部を拡大して示す概略平面図であ
る。
め、半導体ウエハの一部を拡大して示す概略平面図であ
る。
１…半導体ウエハ、２…半導体チップ、３…ボンディン
グパッド、４…スクライブ領域、５…導電層。
グパッド、４…スクライブ領域、５…導電層。
Claims (2)
- 【請求項１】 多数の半導体チップを配列形成した半導
体ウエハにおいて、 前記配列された各半導体チップはそれぞれ複数のパッド
を有しており、隣接する半導体チップのうち、スクライ
ブ領域を挟んで相対するパッド同士を、個々に電気的に
接続してなる半導体ウエハ。 - 【請求項２】 半導体ウエハ上に配列形成された半導体
チップの各パッドに対し、この各パッドの配列位置に対
応して設けられた各検査プローブをそれぞれ接触させて
検査を行う半導体ウエハの検査方法において、 この半導体ウエハは、隣接する前記半導体チップのう
ち、スクライブ領域を挟んで相対する前記パッド同士
を、個々に電気的に接続して形成されており、 検査すべき前記半導体チップのうち、この半導体チップ
の１つの辺に沿って配列された前記パッドに対し、１つ
置きに前記各検査プローブを位置させ、かつ、この検査
プローブが位置しないパッドに対しては、このパッドと
電気的に接続された隣接する別の半導体チップのパッド
に対して前記各検査プローブを位置させ、 この各検査
プローブを相対する各パッドにそれぞれ接触させること
により、該当する半導体チップの検査を行うことを特徴
とする半導体ウエハの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18948392A JPH0637157A (ja) | 1992-07-16 | 1992-07-16 | 半導体ウエハ及び半導体ウエハの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18948392A JPH0637157A (ja) | 1992-07-16 | 1992-07-16 | 半導体ウエハ及び半導体ウエハの検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637157A true JPH0637157A (ja) | 1994-02-10 |
Family
ID=16242019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18948392A Pending JPH0637157A (ja) | 1992-07-16 | 1992-07-16 | 半導体ウエハ及び半導体ウエハの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637157A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072236A (en) * | 1996-03-07 | 2000-06-06 | Micron Technology, Inc. | Micromachined chip scale package |
| US6091156A (en) * | 1996-09-02 | 2000-07-18 | Nec Corporation | Semiconductor pellet having plural chips |
-
1992
- 1992-07-16 JP JP18948392A patent/JPH0637157A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072236A (en) * | 1996-03-07 | 2000-06-06 | Micron Technology, Inc. | Micromachined chip scale package |
| US6124634A (en) * | 1996-03-07 | 2000-09-26 | Micron Technology, Inc. | Micromachined chip scale package |
| US6207548B1 (en) | 1996-03-07 | 2001-03-27 | Micron Technology, Inc. | Method for fabricating a micromachined chip scale package |
| US6358833B1 (en) | 1996-03-07 | 2002-03-19 | Micron Technology, Inc. | Method of fabricating a micromachined chip scale package |
| US6407451B2 (en) | 1996-03-07 | 2002-06-18 | Micron Technology, Inc. | Micromachined chip scale package |
| US6091156A (en) * | 1996-09-02 | 2000-07-18 | Nec Corporation | Semiconductor pellet having plural chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008527328A (ja) | プローブヘッドアレイ | |
| JPH0685019A (ja) | 半導体ウエハ及び半導体ウエハの検査方法 | |
| JPH06168991A (ja) | マルチプロービング半導体検査方法 | |
| JPH06151535A (ja) | 半導体ウエハ及び半導体ウエハの検査方法 | |
| JPH0637157A (ja) | 半導体ウエハ及び半導体ウエハの検査方法 | |
| JPH07302930A (ja) | 発光ダイオード及びその製造方法 | |
| JPH0645419A (ja) | 半導体装置 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPH05299484A (ja) | 半導体ウェハ | |
| JPS63153880A (ja) | 半導体レ−ザ装置の検査方法 | |
| JP7488492B2 (ja) | 半導体ウエハ | |
| JPS6387736A (ja) | 半導体装置 | |
| JPS6281724A (ja) | 半導体装置 | |
| JP3853989B2 (ja) | 半導体装置の製造方法 | |
| JP2767292B2 (ja) | 半導体検査方法 | |
| JPH02189946A (ja) | 半導体集積回路装置のテスト方法 | |
| JPS63275155A (ja) | 半導体装置の製造方法 | |
| JPH07107911B2 (ja) | 半導体装置の検査方法 | |
| JPH01194435A (ja) | 半導体ウエハにおけるモニタパターンの配設方法 | |
| JPH06196537A (ja) | 電気回路検査方法及び装置 | |
| JPS6265434A (ja) | 半導体装置の試験方法 | |
| JPS62163336A (ja) | 半導体装置 | |
| JPS63110664A (ja) | 半導体集積回路装置 | |
| JPH1050777A (ja) | 半導体装置およびその製造方法 | |
| JPH0673361B2 (ja) | 半導体ウェーハ上の集積回路の試験方法 |