JPH0637137A - 半導体ウエハの電極構造 - Google Patents

半導体ウエハの電極構造

Info

Publication number
JPH0637137A
JPH0637137A JP4186990A JP18699092A JPH0637137A JP H0637137 A JPH0637137 A JP H0637137A JP 4186990 A JP4186990 A JP 4186990A JP 18699092 A JP18699092 A JP 18699092A JP H0637137 A JPH0637137 A JP H0637137A
Authority
JP
Japan
Prior art keywords
pads
probe
spare
bump
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4186990A
Other languages
English (en)
Inventor
Koji Yamazaki
孝次 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP4186990A priority Critical patent/JPH0637137A/ja
Publication of JPH0637137A publication Critical patent/JPH0637137A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 バンプに予備パッドを設けて、それに探針を
接触させることにより良好なプロービングが行えるよう
にしたウエハのパッド構造を提供することを目的とす
る。 【構成】 全てのバンプ１２に対し、スクライブライン
１４上に通常のパッド１３と同形状のアルミニウム製で
バンプのない予備パッドを設け、通常のパッド１３とこ
れをアルミニウム配線する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体ウエハ（以下、
ウエハと言う）の電極としてボンディングパッド（以
下、パッドと言う）にバンプを形成したウエハ（以下、
バンプウエハと言う）の電気的特性試験（以下、プロー
ビングと言う）における電極構造に関する。
【０００２】
【従来技術】従来、電極としてパッド上にバンプを形成
したＩＣ、ＬＳＩなどを製造する工程は、ウエハ上に複
数個のチップを形成した後にパッド上にバンプを形成す
る工程と、アッセンブリでチップごとスクライブする前
にウエハ状態で個々のチップの電気的特性の良否を試験
する工程と、ウエハ上のチップをスクライブンＴＡＢテ
ープにボンディングする工程がある。
【０００３】チップの電気的特性試験は、通常プローバ
と呼ばれる試験器で、ウエハの自動ハンドリング装置に
プローブカードという接触子を接続し、このプローブカ
ードの探針をチップの所定バンプ上に接触させて当該チ
ップの良否判定が行われる。
【０００４】このようなパッド上にバンプを形成したウ
エハの構造は、例えば図６に示すようにウエハ１の上に
複数個のチップ２及びスクライブライン４が形成され
る。そして、図７及び図８で示すように、チップ２の周
縁部には多数のパッド３が設けられているが、これはＩ
Ｃ又はＬＳＩの入出力端子となるものであり、スクライ
ブライン４はアッセンブリでチップ２ごとスクライブす
るためのスペースとなるものである。更にパッド３の上
にはチップ２をＴＡＢテープにボンディングするために
バンプ５が形成されている。
【０００５】又、プロービングで用いるプローブカード
の構造は、例えば、図９に示すように１枚のプリント配
線板６の中央に開口部７を設け、その開口部７に沿って
固着された環状の取付部材８と、開口部内の所定位置に
先端が位置するように多数の探針９を放射状に配置した
ものである。
【０００６】図１０及び図１１は、プロブカードの探針
９をチップ２上のバンプ５に接触させた図であり、通常
探針９の先端はバンプ５上面のほぼ中心に接触する。そ
して、バンプ５の材料は通常金又は半田等が多く用いら
れ、探針の材料としてはタングステン又はベリリューム
カッパ等が多く用いられている。
【０００７】
【発明が解決しようとする課題】然し、上記の方法でプ
ロービングを行った場合、次のように誤判定や品質管理
上の問題を伴うことが多い。
【０００８】即ち、（１）金バンプ材にタングステン材
の探針を用いた場合、合金化に関する周知の技術より金
属同志の親和性が悪い。したがって、例えば数百回〜数
千回のタッチダウンにより電気的接触抵抗が、初期の数
オームから数十〜数百オームに変化し、その結果良品の
チップを不良と判定してしまいプロービング歩留りに影
響する。（２）金バンプ材に代えて金同志の親和性の良
いベリリュームカッパ（ＢｅＣｕ）材の探針を用いた場
合は、タングステン材の探針に比べ硬度が劣るため、例
えば数千〜数万回のタッチダウンで針先が曲る。したが
って、充分な接触圧力が得られなくなり、電気的接触抵
抗が増し上記（１）と同じ結果になる。（３）探針を直
接バンプの表面に接触させるため、表面に探針の痕跡が
つき、ＴＡＢテープを用いたボンディング時のボンディ
ング強度を弱くする。
【０００９】本発明は上記の問題を除去するために、チ
ップ上の全てのバンプに対し予備のパッドを設け、そこ
に探針を接触させることにより良好なプロービングが行
えるようにした優れた半導体ウエハの電極構造を提供す
ることを目的とする。
【００１０】
【課題を解決するための手段】この発明は、上記問題を
解決するために電極としてチップ上の全てのバンプに対
し、スクライブライン上又はチップ上のパターンが形成
されていないスペース部に、通常のパッドと同形状のア
ルミニウム製の予備パッドを設け、このパッドとバンプ
の間をアルミニウムで配線し、予備パッドにはバンプを
形成せず通常のパッドと同じ構造にする。
【００１１】
【作用】この発明によれば、バンプパッドと結線された
予備パッドによりプロービングが行え、バンプパッドの
バンプ表面は正常な状態が保たれる。
【００１２】
【実施例】次に添付図面を参照して本発明による半導体
ウエハのパッド構造を説明する。
【００１３】図１〜図５が本発明の実施例に係るもので
あって、図１はウエハの平面図である。本例もウエハ１
０の表面には複数のチップ１１とチップ１１をスクライ
ブするためのスクライブライン１４が形成されている。
そして、チップ１１の一部を拡大図で示したのが図２及
び図３である。図示のとおりチップ１１の周縁部には多
数のパッド１３が設けられ、パッド１３の上にはバンプ
１２が形成されている点は従来と同じである。
【００１４】然し、本例においては図２により明らかな
ように、スクライブライン１４上の両側に多数の予備パ
ッド１６を設けている。そしてこれらの各予備パッド１
６はチップ１１周縁部のパッド１３と並列に並んで配置
され、予備パッド１６は夫々の隣接するパッド１３とア
ルミニウム線によって結線されている。この状態の断面
を図示したのが図３であり、同図は図２におけるＡ−Ａ
線断面図である。
【００１５】このように予備パッド１６を設けたのが本
例の特徴であり、図４及び図５に示すとおりプロービン
グの際、探針１７の先端はこの予備パッド１６に接触さ
せて試験を行うものである。これはバンプウエハに通常
のＩＣ、ＬＳＩと同じアルミ材を用いた予備パッドであ
るため、プローブカードの探針材として硬度が強く、ア
ルミニウムに対して合金化の親和性が良いタングステン
材による探針の使用が可能となりこれに伴う種々の期待
が保てる。
【００１６】又、予備パッドはスクライブライン上に設
けるので、チップ１１をスクライブする際に自然に消滅
することになる。然し、この予備パッド１６はスクライ
ブライン上に限らず、チップ１１内のパターンが形成さ
れていない空きスペース部に設けることも可能である。
【００１７】
【発明の効果】このようにこの発明は、アルミ材の予備
パッド使用によりタングステン材の探針使用が可能とな
り、プロービングにおいて数十万回のタッチダウン回数
でも探針の電気的接触抵抗は数オーム以内におさまり、
プロービング歩留りへの影響が軽減される。又、バンプ
表面に探針の痕跡が付かないため、ＴＡＢテープを用い
たボンディング時のボンディング強度への影響がなくな
り、プローブカードの故障頻度が低減される。
【図面の簡単な説明】
【図１】本発明による半導体ウエハのパッド構造の実施
例を示す平面図、
【図２】図１におけるチップの拡大図、
【図３】図２におけるＡ−Ａ断面図、
【図４】図１におけるプローブカードの探針を予備バン
プに接触させた図、
【図５】図４におけるＢ−Ｂ断面図、
【図６】従来例のウエハの平面図、
【図７】従来例のチップの拡大図、
【図８】図７におけるＡ−Ａ断面図、
【図９】プローブカード、
【図１０】従来例におけるプローブカードの探針をパッ
ドのバンプに接触させた図、
【図１１】図１０におけるＢ−Ｂ断面図である。
【符号の説明】
１，１０ ウエハ ２，１１ チップ ３，１３ パッド ４，１４ スクライブライン ５，１２ バンプ ６ プリント配線板 ７ 開口部 ８ 環状取付部材 ９，１７ 探針 １５ アルミニウム配線 １６ 予備パッド

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 スクライブラインにより離間された複数
    のチップが形成される半導体ウエハの電極構造におい
    て、 前記複数のチップはそれぞれ複数の電極を有し、前記ス
    クライブライン上および半導体ウエハの空スペース部の
    いずれかに前記電極と対に配線された予備電極を設けた
    ことを特徴とする半導体ウエハの電極構造。
JP4186990A 1992-07-14 1992-07-14 半導体ウエハの電極構造 Pending JPH0637137A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4186990A JPH0637137A (ja) 1992-07-14 1992-07-14 半導体ウエハの電極構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4186990A JPH0637137A (ja) 1992-07-14 1992-07-14 半導体ウエハの電極構造

Publications (1)

Publication Number Publication Date
JPH0637137A true JPH0637137A (ja) 1994-02-10

Family

ID=16198277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4186990A Pending JPH0637137A (ja) 1992-07-14 1992-07-14 半導体ウエハの電極構造

Country Status (1)

Country Link
JP (1) JPH0637137A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616931A (en) * 1994-08-24 1997-04-01 Nec Corporation Semiconductor device
US5982042A (en) * 1996-03-18 1999-11-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor wafer including semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616931A (en) * 1994-08-24 1997-04-01 Nec Corporation Semiconductor device
US5982042A (en) * 1996-03-18 1999-11-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor wafer including semiconductor device

Similar Documents

Publication Publication Date Title
US5783868A (en) Extended bond pads with a plurality of perforations
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
US6429675B2 (en) Structure and method for probing wiring bond pads
US5956567A (en) Semiconductor chip and semiconductor wafer having power supply pads for probe test
US4812742A (en) Integrated circuit package having a removable test region for testing for shorts and opens
JPH05243344A (ja) バンプ接点付薄膜プローブ緩衝システム
JP2000164620A (ja) 半導体集積回路装置及び半導体集積回路装置の組立方法
US5886414A (en) Removal of extended bond pads using intermetallics
JPH1048298A (ja) 半導体装置の高速試験方法
JPH07130920A (ja) バーンインソケット及びこれを使ったバーンインテスト方法
JPH0637137A (ja) 半導体ウエハの電極構造
JP3522426B2 (ja) プローブ試験用の電源パッドを有する半導体チップ及び半導体ウエハ
KR101399542B1 (ko) 프로브 카드
EP0767492A2 (en) Integrated circuit test system
US6972583B2 (en) Method for testing electrical characteristics of bumps
JP2812303B2 (ja) Ｔａｂテープ半導体装置
US5220278A (en) Fixing card for use with high frequency
US6489673B2 (en) Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers
JPH02106943A (ja) 半導体集積回路の実装構造
KR100621760B1 (ko) 반도체 칩 테스트용 프로브 카드
JP2891908B2 (ja) 半導体集積回路の試験装置およびその試験方法
JPH065674A (ja) 半導体集積回路装置
JPS6331130A (ja) プロ−ブカ−ド
KR19990018725A (ko) 반도체 웨이퍼 및 그의 전기적 특성 검사 방법
KR19980020299A (ko) 접촉 저항 감소를 위한 웨이퍼 테스트 장치의 프로브 팁