JPH05243344A - バンプ接点付薄膜プローブ緩衝システム - Google Patents

バンプ接点付薄膜プローブ緩衝システム

Info

Publication number
JPH05243344A
JPH05243344A JP4295071A JP29507192A JPH05243344A JP H05243344 A JPH05243344 A JP H05243344A JP 4295071 A JP4295071 A JP 4295071A JP 29507192 A JP29507192 A JP 29507192A JP H05243344 A JPH05243344 A JP H05243344A
Authority
JP
Japan
Prior art keywords
thin film
wafer
layer
test
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4295071A
Other languages
English (en)
Inventor
Richard E Huff
イー．ハッフ リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp USA
Original Assignee
Hoya Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp USA filed Critical Hoya Corp USA
Publication of JPH05243344A publication Critical patent/JPH05243344A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 ウエハーの非破壊の集積回路（ＩＣ）試験シ
ステムに用いられるバンプ接点付き薄膜プローブ緩衝シ
ステムを提供する。 【構成】 集積回路試験システムは、試験コントローラ
１４と、ウエハー配給システム１８と、プローブカード
２２とを備えている。ウエハー配給システムは、ウエハ
ーの操作と制御を行なう。複数個のプローブを有するプ
ローブカードは、ウエハーに当接するプローブの各々の
位置を定める。動作ボード３６は、プローブの各々に対
応して設けられた伝送線路を有している。プローブは、
プローブの各々をそれぞれ対応する伝送線路に接続する
ことにより試験コントローラと電気的に接続される。さ
らに、動作ボードとプローブの間に配置された緩衝シス
テムは、エラストマ層５０と屈曲自在な保護層５２とを
備えている。それはウエハーとプローブとの当接を緩和
し、屈曲自在な保護層はエラストマ層を保護する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路（ＩＣ）の非
破壊試験に関し、特に、プローブと被試験装置（即ち、
試験中の装置（ＤＵＴ））の間の接触力を確実に緩和で
きる緩衝システムを有するプローブ付試験システムに関
する。
【０００２】
【従来の技術】集積回路は、通常、固定パターンを繰り
返し使用することによって複数層の半導体回路を形成
し、結果として、薄い平面状の基板、すなわちウエハー
上に複数個の「チップ」を生成することにより製造され
ている。次に、ウエハーは、個々のチップに切断され
て、さらなる加工とパッケージングが行なわれる。しか
しながら、半導体チップから作られる最終製品の品質と
信頼性を保証するために、まず、個々のチップの検査お
よび試験を行なわなければならない。
【０００３】試験は、ウエハーを個々のチップに切断す
る前に、ウエハーレベルで実施される。一般に、試験シ
ステムは、試験プログラムの実行および制御を行なう試
験コントローラと、試験用のウエハーを機械的に操作し
位置決めするウエハー配給システムと、被試験装置（Ｄ
ＵＴ）との正確な機械的接触を維持しかつ試験コントロ
ーラとＤＵＴとの間の電気的インターフェースを提供す
るプローブカードとを備えている。プローブカードは
「動作ボード（ｐｅｒｆｏｒｍａｎｃｅ ｂｏａｒ
ｄ）」として知られているプリント回路基板を有してい
る。動作ボードは個々の集積回路または集積回路ファミ
リに供するものとして設計される。プローブカードは、
さらに、複数の試験プローブを有し、これらの試験プロ
ーブは被試験装置（ＤＵＴ）の入力／出力（Ｉ／Ｏ）パ
ッドと一致するように正確に位置決めされている。
【０００４】試験コントローラによる制御のもとで、電
圧と電流の特定の組合せを含む一組の試験信号を発生さ
せ、動作ボードと試験プローブを介してＤＵＴへ送出す
る。試験信号に応答するチップの出力をプローブにより
検出し、動作ボードを介して試験コントローラへ送る。
ＤＵＴからの電圧・電流・周波数応答が分析され、一組
の所定の許容範囲と比較される。試験基準に合格しない
チップを識別し、拒絶する。残りの試験チップは次の工
程に進められる。
【０００５】従来型のウエハープローブカードは、動作
ボード上に設けられた一組の極細針すなわちプローブか
ら成る。プローブは、その先端によりＤＵＴの接触パッ
ドのパターンと同様のパターンが形成されるように配列
されている。プローブの他端は、動作ボード上のプリン
ト回路のトレース（経路部）へはんだ付けされ、さらに
試験コントローラへ接続される。ウエハー配給システム
により、試験されるウエハーをプローブカードの下の整
列位置まで運び、プローブおよびＤＵＴの入力／出力
（Ｉ／Ｏ）パッド間に正確な接触が得られるまでウエハ
ーを持ち上げる。
【０００６】また、薄膜（以下、メンブレンと呼ぶ）プ
ローブ技術も開発されており、これは、薄く且つ柔軟性
のある誘電体膜、すなわちメンブレンの上に、バンプ接
点として知られているマイクロ接点の列を形成するもの
である。各バンプ接点について、マイクロストリップ伝
送線路がメンブレン上に形成され、動作ボードへの電気
的接続を果たしている。バンプ接点はメッキ（メタルプ
レーティング）技法により形成されている。マイクロス
トリップはフォトリソグラフィ技法を用いて形成され
る。従来のプローブとは異なり、バンプ接点はメンブレ
ンのすぐ上に形成できるので、メンブレンプローブによ
れば、精細なプローブ先端を正しい位置に保つために針
またはブレードを延在させる必要はない。バンプ接点に
よれば、高いプローブ密度で多数の接点を形成すること
ができる。さらに、メンブレンプローブは簡単な構成を
有しているため、機械的および電気的な性能が著しく改
善される。
【０００７】メンブレンまたは従来のプローブカードの
いずれかによりＩＣ試験を成功させるための重要な要件
は、プローブとＤＵＴの入力／出力パッドの間の適性な
電気的接触を確立することである。実際の試験動作にお
いて、プローブカードとプローブ先端またはバンプ接点
がＤＵＴのＩ／Ｏパッドの表面と正確に同一平面をなさ
ないことがある。メンブレンプローブカードの場合、自
己レベリングシステム（米国特許第４，９０６，９２０
号参照）を用いて非同一平面状態を調節する。従来のプ
ローブカードでは同様の偏差を補償するために、ウエハ
ー配給システムを制御して、最初の接触点以上に所定の
距離だけウエハーを持ち上げ、全てのプローブと確実に
接触させることを行っている。このような手法はオーバ
ードライブと呼ばれている。
【０００８】試験動作に悪影響を及ぼしがちな他の要因
は、ＤＵＴのＩ／Ｏパッドの表面上に通常形成される非
導電性酸化物膜である。この薄膜の厚さは５〜１０ナノ
メートルにすぎないが、抵抗度が極めて高く、電流・電
圧・周波数の応答の測定の正確さはかなり損なわれる。
従来のプローブカードの場合には、ＤＵＴの平面に対し
てプローブに若干の角度をもたせることによりこの問題
を解決している。プローブがウエハーに押圧されるにつ
れ、プローブはパッドの表面に沿って摺動する。この水
平移動によりスクラブ（磨洗）作用が生じ、表面の酸化
物膜が取り除かれる。メンブレンプローブでは、スクラ
ブ作用はたわみピボット機構を使用することにより得ら
れる。このようなたわみピボット機構は、米国特許第
４，９１８，３８３号に開示されている。
【０００９】プローブおよびバンプ接点をもつメンブレ
ンは、試験動作において、垂直の「オーバードライブ」
力と水平の「引張」力、そして「スクラブ」力を受け
る。このようなストレス過多状態によりメンブレンの弾
力性が失われる。また、物質的劣化と構造破壊をも生
じ、これによりプローブカードの寿命短縮をもたらす。
【００１０】前述した米国特許第４，９０６，９２０号
には、メンブレンプローブバンプ接点とＤＵＴの表面と
の同一平面整列を改善するための自己レベリングシステ
ム機構が開示されている。ピボットピンを板ばねと移動
台とともに設けることにより、表面整列調節のための若
干の角度回転自由度を提供している。さらに、エラスト
マ層を、自己レベリング機構とメンブレンおよびバンプ
接点の間に配することにより、ＤＵＴに加えられるプロ
ーブの押圧力を緩衝している。
【００１１】
【発明が解決しようとする課題】自己レベリング機構と
エラストマ層を設けることによりバンプ接点に加わるス
トレスを減ずることができる。しかし、高温チップ試験
における高温に過大な負荷力が組合わさったとき、すべ
てのエラストマは圧縮固化または圧縮変形として知られ
る現象を呈する。このことはバンプ接点と伝送線路の寿
命短縮を導く。そこで、寿命短縮を避けるためにエラス
トマ層を保護しなければならない。
【００１２】さらに、試験中にＤＵＴのＩ／Ｏパッドか
ら酸化物膜を除去するための水平スクラブ動作が行なわ
れている間、エラストマ層に沿ったメンブレンは横方向
の力を受けている。過大なオーバードライブ（力）と高
温によりこの横方向の力を受け入れにくくなり、スクラ
ブ動作の効果が弱められる。エラストマとメンブレンの
間で、摩擦による機械的接合が失われることを避けるた
めにエラストマ層を保護しなければならない。
【００１３】そこで、本発明の目的は、高温と高負荷状
態における継続的動作により引き起こされる圧縮固化の
問題からエラストマを保護することである。
【００１４】本発明の他の目的は、エラストマが滑らな
いように保護し、ＤＵＴのＩ／Ｏパッド上の酸化物膜が
効果的に除去されるようにエラストマとメンブレンおよ
びバンプの間の充分な摩擦を保証することである。
【００１５】
【課題を解決するための手段】好ましい実施例におい
て、本発明はＩＣウエハーの非破壊試験を行なうための
プローブカードを備えている。プローブカードは動作ボ
ードと複数のバンプ接点を有している。プローブカード
は、ウエハー配給システムと協動し、実質的に予め定め
られた位置において制御された大きさの力をもってウエ
ハーに当接する上記複数のバンプ接点の各々の位置を定
める。動作ボードは、試験コントローラと電気的に接続
されて、試験コントローラにより制御される。動作ボー
ドは、さらに、プローブの各々に対応して設けられた伝
送線路を有している。バンプ接点は動作ボードに連結さ
れ、各プローブをそれぞれ対応する伝送線路に接続する
ことにより各プローブは動作ボードおよび試験コントロ
ーラに電気的に接続される。プローブカードは、さら
に、動作ボードとプローブの間に配置されたプローブ緩
衝システムを備えている。緩衝システムは、少なくとも
１つのエラストマ層と少なくとも１つの屈曲自在な保護
層とを有し、プローブ緩衝システムにより、ウエハーと
プローブとの当接を緩和するとともに、屈曲自在な保護
層によりエラストマ層を保護する。
【００１６】
【実施例】以下、本発明の実施例について添付図面を参
照して説明する。
【００１７】図１は、本発明によるＩＣウエハー試験シ
ステム１０を示す概略構成図である。試験システム１０
は、次の３つの主な装置、即ち、１）一般に電子テスタ
ーと呼ばれる試験コントローラ１４、２）一般に「プロ
ーバ」と呼ばれるウエハー配給システム１８、及び３）
プローブカード２２を備えている。試験コントローラ１
４は試験プログラムの制御、実行を行なう。ウエハー配
給システム１８は、プローブカード２２による試験の実
行のために、ＩＣウエハー、すなわち、ＤＵＴを操作し
位置決めを行なう。ウエハー配給システム１８とプロー
ブカード２２は試験コントローラ１４に電気的に接続さ
れ、試験コントローラ１４により制御される。試験コン
トローラ１４は、試験ソフトウエアプログラムを実行
し、ＩＣチップがある一連のＩＣ試験に合格か不合格か
の判定を試験結果から解析する機能を有している。通常
の試験動作において、ウエハー配給システム１８は、ウ
エハーのＩ／Ｏパッドがプローブカード２２に接触する
ようにＤＵＴを所定の位置へ運ぶ。電流・電圧・周波数
の応答の測定はプローブカード２２により行なわれ、こ
れらの出力信号は試験結果解析のために試験コントロー
ラ１４へ送られる。
【００１８】図２ａおよび図２ｂには、本発明の一実施
例によるメンブレンプローブカード２４が示されてい
る。メンブレンプローブカード２４は、薄い誘電体膜で
あるメンブレン２８を有している。複数のバンプ接点３
２がメンブレン２８の一面に形成されている。メンブレ
ン２８の他面には、一組のマイクロストリップ伝送線路
３３がバンプ接点３２の各々に対応して設けられてい
る。各マイクロストリップ伝送線路３３は導電性経路と
して形成されている。バンプ接点３２とマイクロストリ
ップ伝送線路３３は、フォトリソグラフィ技法を使用し
てメンブレン２８にパターン形成されている。
【００１９】図２ａに示すように、メンブレン２８は動
作ボード３６に取りつけられている。動作ボード３６
は、プリント回路基板のキャリア（支持体）であり、メ
ンブレン２８と試験コントローラ１４の間のインターフ
ェースとして機能するために必要な回路部分を備えてい
る。力伝達機構は動作ボード３６に取り付けられ、この
動作ボード３６にはプローブカードを被試験ウエハーに
当接する過程において垂直および水平に力が加わる。例
えば、力伝達機構は、上部伝達段４０と、下部伝達段４
１と、複数の板ばね４２と、メンブレン２８および動作
ボード３６に接続された側方伝達段４４とを有してい
る。試験コントローラ１４の制御の下に、ウエハー配給
システム１８に連結された力伝達機構は、メンブレン２
８に圧力を加え、バンプ接点３２をウエハーのＩ／Ｏパ
ッドに当接させる。この圧力を制御することにより、バ
ンプ接点３２とＤＵＴのＩ／Ｏパッドの間に良好な接触
が確立され、ＩＣチップの試験を正確に行なうことが保
証される。接点緩衝システム４８は下部伝達段４１とメ
ンブレン２８の間に配置されており（図２ｂ参照）、且
つ、エラストマ層５０と屈曲自在な保護層５２を有して
いる。接点緩衝システム４８はバンプ接点３２がＤＵＴ
のＩ／Ｏパッド上に接触するときその圧力を緩和する。
【００２０】バンプ接点に圧力を加える際、メンブレン
２８と板ばね４２はある程度の柔軟性を示し、メンブレ
ン２８とＤＵＴとの平面整列におけるわずかな誤差およ
びバンプ接点３２と試験パッドとの高さのずれを調節す
る。実際の試験動作では、低抵抗の接触と正確な測定を
保証するために、制御された大きさの力、すなわち「オ
ーバードライブ」が通常加えられる。メンブレン２８は
低張力で動作するため、バンプ接点３２のある程度独立
した動きを許している。
【００２１】図３は、屈曲自在な保護層５２による保護
を受けない従来例の場合において、オーバードライブと
バンプ接点３２の独立した動きによってエラストマ層５
０に加えられる影響を示している。バンプ接点の真上の
エラストマ層５０の表面に近接した領域、すなわち、領
域５４は、バンプ接点３２とウエハーのＩ／Ｏパッドと
の接触の際、緩衝効果を示す様な局部的屈曲パターンを
生成して押圧される。領域５４は、強い周期的な衝撃を
受け、弾力性と緩衝効果の急速な減衰を招く。
【００２２】図４ａは、エラストマ層５０と屈曲自在な
保護層５２に同様の力で衝撃を与えた場合を示してい
る。押圧パターン５６がより広範囲にわたって広がり、
より緩やかな緩衝効果が得られる。屈曲自在な保護層５
２の保護のもとで、エラストマ層５０は局部的にそれほ
ど激しくない力を受ける。屈曲自在な保護層５２には、
薄いガラス層を用いることができ、これは、高温試験に
耐え、圧縮固化が起こりにくい。
【００２３】図４ｂは、本発明の別の実施例を示し、力
伝達機構は接点自動清浄（スクラブ）機構５８を備えて
おり、これは、米国特許第４，９１８，３１３号に開示
されたものと同様のものである。接点自動清浄機構５８
は、メンブレン２８がＤＵＴに当接する時に、自動的に
横方向に清浄動作を行なう。図４ｃに示すように、非常
に薄い層、すなわちエラストマ摩擦層６２が、保護層５
２とメンブレン２８の間に配置されている。エラストマ
摩擦層６２は、ゴム状のエラストマ物質で作られてい
る。エラストマ摩擦層６２は、保護層５２およびメンブ
レン２８にしっかりと接合されている。エラストマ摩擦
層６２は、エラストマ層５０のさらなる保護を提供する
だけでなく、異なる物質から成る複数の層の間の充分な
横方向摩擦を確保することにより、接点自動清浄機構５
８により行われる酸化物膜除去の効果を高める。
【００２４】図４ｄは、本発明の他の実施例を示し、力
伝達機構は図４ａと同様に、接点自動清浄機構５８を備
えている。緩衝システム４８は１つのエラストマ層５０
と、１つの屈曲自在な保護層５２と、２つのエラストマ
摩擦層６２と６４とを有している。エラストマ摩擦層６
２は、メンブレン２８とエラストマ層５０の間にあり、
エラストマ摩擦層６４は、エラストマ層５０と下部伝達
段４１の間にある。エラストマ摩擦層６２および６４
は、エラストマ層５０のさらなる保護を提供するだけで
なく、これらすべての層の間の横方向摩擦を増大させ、
酸化物膜除去におけるスクラブ動作の効果を保証するも
のである。
【００２５】以上、実施例を用いて本発明を説明した
が、本発明の趣旨および範囲を逸脱することなく種々の
変形が可能であることは言うまでもない。
【００２６】
【発明の効果】本発明によれば、エラストマ層のさらな
る保護を提供することができる。これにより、エラスト
マ層の圧縮固化による寿命短縮を防ぎ、プローブの性能
および信頼性を向上させることができる。
【００２７】さらに、本発明によれば、エラストマ層が
高温にさらされるとともに、継続的な高負荷力を受けた
ときに生じる物質的劣化による横方向摩擦の喪失を避け
ることができる。また、ＤＵＴ上のＩ／Ｏパッドから酸
化物膜を除去するための水平スクラブ動作の効果が高め
られるため、より優れたプローブ接触とより正確な試験
結果が得られる。
【図面の簡単な説明】
【図１】本発明によるウエハー試験システムの概略構成
図である。
【図２】（ａ）は本発明によるメンブレンプローブカー
ドの断面図である。（ｂ）は本発明による緩衝システム
を示す図である。
【図３】屈曲自在な保護層のない従来例の場合のエラス
トマ層の屈曲パターンを示す図である。
【図４】（ａ）は屈曲自在な保護層を設けた本発明の場
合のエラストマ層の屈曲パターンを示す図である。
（ｂ）は本発明による接点自動清浄機構とバンプ接点緩
衝システムを有するメンブレンプローブカードを示す図
である。（ｃ）は本発明による緩衝システムの一実施例
を示す図である。（ｄ）は、本発明による結合システム
の別の実施例を示す図である。
【符号の説明】
１０ ＩＣウエハー試験システム １４ 試験コントローラ １８ ウエハー配給システム ２２ プローブカード ２４ メンブレンプローブカード ２８ メンブレン ３２ バンプ接点 ３３ マイクロストリップ伝送線路 ３６ 動作ボード ４０ 上部伝達段 ４１ 下部伝達段 ４２ 板ばね ４４ 側方伝達段 ４８ 接点緩衝システム ５０ エラストマ層 ５２ 屈曲自在な保護層 ５４ 領域 ５８ 接点自動清浄機構 ６２、６４ エラストマ摩擦層

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 ウエハーの非破壊試験を行なうための集
    積回路（ＩＣ）試験システムにおいて、 一組の試験プログラムを制御し実行するための試験コン
    トローラと、 上記一組の試験プログラムを実施するための上記試験コ
    ントローラによる制御のもとで、上記ウエハーを操作
    し、位置決めを行なうためのウエハー配給システムと、 動作ボードおよび複数個のプローブとを有するプローブ
    カードとを備え、 上記プローブカードは、上記ウエハー配給システムと協
    動し、実質的に予め定められた位置において制御された
    大きさの力をもって上記ウエハーに当接する上記複数個
    のプローブの各々の位置を定め、上記動作ボードは、上
    記試験コントローラと電気的に接続されて上記試験コン
    トローラにより制御され、上記プローブの各々に対応し
    て伝送線路が設けられ、 上記複数個のプローブは上記動作ボードに連結され、上
    記プローブの各々をそれぞれ対応する上記伝送線路に接
    続することにより上記プローブの各々は上記動作ボード
    を介して上記試験コントローラと電気的に接続され、 上記プローブカードは、さらに、少なくとも１つのエラ
    ストマ層と少なくとも１つの屈曲自在な保護層とを有す
    るプローブ緩衝システムを備え、上記プローブ緩衝シス
    テムにより、上記ウエハーと上記プローブとの当接を緩
    和するとともに、上記屈曲自在な保護層により上記エラ
    ストマ層を保護するように構成したことを特徴とする集
    積回路試験システム。
  2. 【請求項２】 ウエハーの非破壊試験を行なうための集
    積回路（ＩＣ）試験システムにおいて、 一組の試験プログラムを制御し実行するための試験コン
    トローラと、 上記一組の試験プログラムを実施するための上記試験コ
    ントローラによる制御のもとで、上記ウエハーを操作し
    位置決めを行なうためのウエハー配給システムと、 動作ボードと、力伝達機構と、薄膜とを有するプローブ
    カードとを備え、 上記力伝達機構は、上記動作ボードに接合および連結さ
    れ、 上記薄膜は、第１の面および第２の面を有し、上記第１
    の面は上記力伝達機構に接合され、上記第２の面は複数
    個のバンプ接点を備え、上記複数個のバンプ接点の各々
    には、上記薄膜の上記第１の面を介して延在し上記動作
    ボードへの接続を行なう伝送線路がそれぞれ対応して設
    けられ、 上記プローブカードは、上記ウエハー配給システムと協
    動し、実質的に予め定められた位置において制御された
    大きさの力をもって上記ウエハーに当接する上記複数個
    のバンプ接点の各々の位置を定め、 上記動作ボードは、上記試験コントローラと電気的に接
    続されて上記試験コントローラにより制御され、上記複
    数個のバンプ接点の各々は、さらに、上記動作ボードを
    介して上記試験コントローラと電気的に接続され、 上記プローブカードは、さらに、上記力伝達機構の伝達
    段および上記薄膜の間に配置されたプローブ緩衝システ
    ムを備え、上記緩衝システムは、少なくとも１つのエラ
    ストマ層と少なくとも１つの屈曲自在な保護層とを有
    し、上記プローブ緩衝システムにより、上記ウエハーと
    上記バンプ接点との当接を緩和するとともに、上記屈曲
    自在な保護層により上記エラストマ層を保護するように
    構成したことを特徴とする集積回路試験システム。
  3. 【請求項３】 集積回路（ＩＣ）ウエハーの非破壊試験
    を行なうための薄膜プローブカードにおいて、 上記非破壊試験の実施において、複数個の制御信号およ
    び試験信号を受信するための複数個の電気回路を有する
    動作ボードと、 上記動作ボードに接合および連結された力伝達機構と、 第１の面および第２の面を有する薄膜とを備え、 上記第１の面は、上記力伝達機構に接合され、上記第２
    の面は複数個のバンプ接点を有し、上記複数個のバンプ
    接点の各々には、上記薄膜の上記第１の面を介して延在
    し上記動作ボードへの接続を行なう伝送線路がそれぞれ
    対応して設けられ、これにより上記バンプ接点の各々は
    上記動作ボードと電気的に接続され、 上記複数の制御信号および試験信号の受信において、上
    記動作ボードは、上記力伝達機構を制御するとともに、
    実質的に予め定められた位置において制御された大きさ
    の力をもって上記ウエハーに当接する上記複数個のバン
    プ接点の各々の位置を定めるための手段を備え、 上記力伝達機構と上記薄膜の間にプローブ緩衝システム
    を配置し、上記緩衝システムは、少なくとも１つのエラ
    ストマ層と少なくとも１つの屈曲自在な保護層とを備
    え、上記プローブ緩衝システムにより、上記ウエハーと
    上記バンプ接点との当接を緩和するとともに、上記屈曲
    自在な保護層により上記エラストマ層を保護するように
    構成したことを特徴とする薄膜プローブカード。
  4. 【請求項４】 上記屈曲自在な保護層の各々は、ガラス
    薄膜であることを特徴とする請求項３に記載の薄膜プロ
    ーブカード。
  5. 【請求項５】 上記プローブ緩衝システムは、さらに、
    横方向接触摩擦を増大させるための少なくとも１つのエ
    ラストマ摩擦層を備えたことを特徴とする請求項３に記
    載の薄膜プローブカード。
  6. 【請求項６】 上記力伝達機構は、上記動作ボードおよ
    び上記薄膜に連結する自己レベリングシステムを備え、 上記自己レベリングシステムは、上部伝達段と下部伝達
    段を有し、上記上部伝達段は上記動作ボードに連結さ
    れ、上記下部伝達段は上記薄膜に接続され、 上記自己レベリングシステムに、さらに、上記上部伝達
    段から上記下部伝達段まで延在するピボットピンを設け
    て上記上部および上記下部伝達段を相対的に微小角度回
    転できるようにしたことにより、上記被試験ウエハーと
    同一平面をなすように薄膜を調節することを特徴とする
    請求項３に記載の薄膜プローブカード。
  7. 【請求項７】 上記力伝達機構は、さらに、 上記動作ボードおよび上記薄膜に連結された伝達段と、 上記動作ボードおよび上記伝達段に取りつけられた複数
    個のたわみピボット機構を有する接点自動清浄ラブ機構
    とを備え、 上記複数個のたわみピボット機構は、上記複数個のバン
    プ接点と上記ウエハーとの当接時に、非対称の水平方向
    不均衡状態を発生させ、これにより上記バンプ接点が上
    記ウエハーを磨洗して、上記ウエハー上の酸化物膜を除
    去するように構成したことを特徴とする請求項３に記載
    の薄膜プローブカード。
  8. 【請求項８】 上記プローブ緩衝システムは、エラスト
    マ層と、屈曲自在な保護層と、エラストマ摩擦層とを備
    え、 上記エラストマ層は上記伝達段に接合され、上記エラス
    トマ摩擦層は上記薄膜に接合され、上記屈曲自在な保護
    層は上記エラストマ層と上記少なくとも１つのエラスト
    マ摩擦層の間に配置され、 上記少なくとも１つのエラストマ摩擦層は、さらに、上
    記屈曲自在な保護層および上記薄膜に固着結合されて、
    上記薄膜と上記屈曲自在な保護層の間の横方向摩擦を増
    大させるように構成したことを特徴とする請求項７に記
    載の薄膜プローブカード。
  9. 【請求項９】 上記プローブ緩衝システムは、エラスト
    マ層と、屈曲自在な保護層と、第１のエラストマ摩擦層
    と、第２のエラストマ摩擦層とを備え、 上記第１のエラストマ摩擦層は上記伝達段および上記エ
    ラストマ層に固着結合され、上記第２のエラストマ摩擦
    層は上記エラストマ層および上記薄膜に固着結合され、
    これにより上記伝達段および上記エラストマ層の間の横
    方向摩擦および上記エラストマ層と上記薄膜の間の横方
    向摩擦を増大させるように構成したことを特徴とする請
    求項７に記載の薄膜プローブカード。
  10. 【請求項１０】 集積回路（ＩＣ）ウエハーの非破壊試
    験を行なうための薄膜プローブカードにおいて、 上記非破壊試験を実施するにおいて、複数個の制御信号
    および試験信号を受信するための複数個の電気回路を有
    する動作ボードと、 上記動作ボードに接合および連結された力伝達機構とを
    備え、 上記力伝達機構は上部伝達段と下部伝達段とを有し、上
    記上部伝達段は上記動作ボードに接合され、上記下部伝
    達段は上記薄膜に接合され、上記上部伝達段から上記下
    部伝達段まで延在するピボットピンを設けて、上記上部
    および上記下部伝達段を相対的に微小角度回転できるよ
    うに構成し、 第１の面と第２の面を有する薄膜を設け、上記第１の面
    は上記下部伝達段に接合され、上記第２の面は複数個の
    バンプ接点を有し、上記複数個のバンプ接点の各々に
    は、上記薄膜の上記第１の面を介して延在する伝送線路
    がそれぞれ対応して設けられ、 上記動作ボードは、上記力伝達機構を制御するととも
    に、実質的に予め定められた位置において制御された大
    きさの力をもって上記ウエハーに当接する上記複数個の
    バンプ接点の各々の位置を定めるための手段を備え、 上記力伝達機構には、さらに、上記動作ボードと上記上
    部伝達段に取りつけられた複数個のたわみピボット機構
    を有する接点自動清浄機構が設けられ、上記複数個のた
    わみピボット機構は、上記複数個のバンプ接点と上記ウ
    エハーとの当接時に、非対称の水平方向不均衡状態を発
    生させ、これにより、上記バンプ接点が上記ウエハーを
    磨洗して、上記ウエハー上の酸化物膜を除去し、 上記動作ボードは、さらに、上記伝送線路に接続され、
    これにより、上記バンプ接点の各々は上記動作ボードに
    電気的に接続され、 上記下部伝達段と上記薄膜の間にプローブ緩衝システム
    を配置し、上記プローブ緩衝システムは少なくとも１つ
    のエラストマ層と少なくとも１つの屈曲自在な保護層と
    を備え、上記プローブ緩衝システムにより、上記ウエハ
    ーと上記バンプ接点との当接を緩和するとともに、上記
    屈曲自在な保護層により上記エラストマ層を保護するよ
    うに構成したことを特徴とする薄膜プローブカード。
JP4295071A 1991-12-02 1992-11-04 バンプ接点付薄膜プローブ緩衝システム Pending JPH05243344A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/801,702 US5180977A (en) 1991-12-02 1991-12-02 Membrane probe contact bump compliancy system
US07/801,702 1991-12-02

Publications (1)

Publication Number Publication Date
JPH05243344A true JPH05243344A (ja) 1993-09-21

Family

ID=25181839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4295071A Pending JPH05243344A (ja) 1991-12-02 1992-11-04 バンプ接点付薄膜プローブ緩衝システム

Country Status (3)

Country Link
US (1) US5180977A (ja)
EP (1) EP0545070A1 (ja)
JP (1) JPH05243344A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6305230B1 (en) 1997-05-09 2001-10-23 Hitachi, Ltd. Connector and probing system
US6511857B1 (en) 1998-03-19 2003-01-28 Hitachi, Ltd. Process for manufacturing semiconductor device
WO2006054344A1 (ja) * 2004-11-18 2006-05-26 Renesas Technology Corp. 半導体集積回路装置の製造方法
JP2008521017A (ja) * 2004-11-22 2008-06-19 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 電気部品を繰り返し試験するための方法及び機械
US7852101B2 (en) 2005-09-07 2010-12-14 Nec Corporation Semiconductor device testing apparatus and power supply unit for semiconductor device testing apparatus
WO2019021749A1 (ja) * 2017-07-24 2019-01-31 株式会社ヨコオ 検査治具

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US6998860B1 (en) 1991-06-04 2006-02-14 Micron Technology, Inc. Method for burn-in testing semiconductor dice
US5716218A (en) 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
US5302891A (en) * 1991-06-04 1994-04-12 Micron Technology, Inc. Discrete die burn-in for non-packaged die
KR100196195B1 (ko) * 1991-11-18 1999-06-15 이노우에 쥰이치 프로우브 카드
US5355079A (en) * 1993-01-07 1994-10-11 Wentworth Laboratories, Inc. Probe assembly for testing integrated circuit devices
US5395253A (en) * 1993-04-29 1995-03-07 Hughes Aircraft Company Membrane connector with stretch induced micro scrub
US5412866A (en) * 1993-07-01 1995-05-09 Hughes Aircraft Company Method of making a cast elastomer/membrane test probe assembly
JPH0763788A (ja) * 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> プローブおよび電気部品／回路検査装置ならびに電気部品／回路検査方法
US5469072A (en) * 1993-11-01 1995-11-21 Motorola, Inc. Integrated circuit test system
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US20020053734A1 (en) * 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US7073254B2 (en) * 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US5500604A (en) * 1994-07-15 1996-03-19 Hughes Aircraft Company Radial tensioning lamination fixture for membrane test probe
JP2978720B2 (ja) * 1994-09-09 1999-11-15 東京エレクトロン株式会社 プローブ装置
EP0779987A4 (en) * 1994-09-09 1998-01-07 Micromodule Systems Inc EXPLORATION OF THE CIRCUIT MEMBRANE
WO1996007924A1 (en) * 1994-09-09 1996-03-14 Micromodule Systems Membrane probing of circuits
KR100384265B1 (ko) * 1994-10-28 2003-08-14 클리크 앤드 소파 홀딩스 인코포레이티드 프로그램가능한고집적전자검사장치
US5629630A (en) * 1995-02-27 1997-05-13 Motorola, Inc. Semiconductor wafer contact system and method for contacting a semiconductor wafer
US5773986A (en) * 1995-04-03 1998-06-30 Motorola, Inc Semiconductor wafer contact system and method for contacting a semiconductor wafer
US6232789B1 (en) * 1997-05-28 2001-05-15 Cascade Microtech, Inc. Probe holder for low current measurements
US20100065963A1 (en) * 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
US5742174A (en) * 1995-11-03 1998-04-21 Probe Technology Membrane for holding a probe tip in proper location
US8033838B2 (en) * 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US5869974A (en) * 1996-04-01 1999-02-09 Micron Technology, Inc. Micromachined probe card having compliant contact members for testing semiconductor wafers
US5914613A (en) * 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6798224B1 (en) * 1997-02-11 2004-09-28 Micron Technology, Inc. Method for testing semiconductor wafers
US6060891A (en) * 1997-02-11 2000-05-09 Micron Technology, Inc. Probe card for semiconductor wafers and method and system for testing wafers
US5894161A (en) 1997-02-24 1999-04-13 Micron Technology, Inc. Interconnect with pressure sensing mechanism for testing semiconductor wafers
US6025730A (en) * 1997-03-17 2000-02-15 Micron Technology, Inc. Direct connect interconnect for testing semiconductor dice and wafers
US6025731A (en) * 1997-03-21 2000-02-15 Micron Technology, Inc. Hybrid interconnect and system for testing semiconductor dice
US5926029A (en) * 1997-05-27 1999-07-20 International Business Machines Corporation Ultra fine probe contacts
US5973405A (en) 1997-07-22 1999-10-26 Dytak Corporation Composite electrical contact structure and method for manufacturing the same
US6181145B1 (en) 1997-10-13 2001-01-30 Matsushita Electric Industrial Co., Ltd. Probe card
US6078186A (en) 1997-12-31 2000-06-20 Micron Technology, Inc. Force applying probe card and test system for semiconductor wafers
US6246245B1 (en) 1998-02-23 2001-06-12 Micron Technology, Inc. Probe card, test method and test system for semiconductor wafers
US6181144B1 (en) 1998-02-25 2001-01-30 Micron Technology, Inc. Semiconductor probe card having resistance measuring circuitry and method fabrication
US6246250B1 (en) 1998-05-11 2001-06-12 Micron Technology, Inc. Probe card having on-board multiplex circuitry for expanding tester resources
US6337577B1 (en) 1998-05-11 2002-01-08 Micron Technology, Inc. Interconnect and system for testing bumped semiconductor components with on-board multiplex circuitry for expanding tester resources
US6677776B2 (en) * 1998-05-11 2004-01-13 Micron Technology, Inc. Method and system having switching network for testing semiconductor components on a substrate
JPH11354561A (ja) * 1998-06-09 1999-12-24 Advantest Corp バンプ形成方法及びバンプ
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6578264B1 (en) 1999-06-04 2003-06-17 Cascade Microtech, Inc. Method for constructing a membrane probe using a depression
US6380555B1 (en) * 1999-12-24 2002-04-30 Micron Technology, Inc. Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components
US6838890B2 (en) * 2000-02-25 2005-01-04 Cascade Microtech, Inc. Membrane probing system
US7262611B2 (en) * 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
FR2811084B1 (fr) * 2000-06-29 2002-10-25 Bioalliance Pharma Methode d'identification d'une caracteristique biologique fonctionnelle d'une matiere vivante
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech Inc Wafersonde
US6553661B2 (en) * 2001-01-04 2003-04-29 Texas Instruments Incorporated Semiconductor test structure having a laser defined current carrying structure
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
WO2003052435A1 (en) 2001-08-21 2003-06-26 Cascade Microtech, Inc. Membrane probing system
US6965244B2 (en) * 2002-05-08 2005-11-15 Formfactor, Inc. High performance probe system
US6911835B2 (en) * 2002-05-08 2005-06-28 Formfactor, Inc. High performance probe system
AU2003233659A1 (en) * 2002-05-23 2003-12-12 Cascade Microtech, Inc. Probe for testing a device under test
US6724205B1 (en) * 2002-11-13 2004-04-20 Cascade Microtech, Inc. Probe for combined signals
EP1604218A2 (en) * 2003-03-14 2005-12-14 Applied Precision, LLC Method of mitigating effects of component deflection in a probe card analyzer
US7057404B2 (en) * 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
WO2006017078A2 (en) * 2004-07-07 2006-02-16 Cascade Microtech, Inc. Probe head having a membrane suspended probe
JP2005083863A (ja) * 2003-09-08 2005-03-31 Kobe Steel Ltd 電気的接続検査装置
WO2005065258A2 (en) * 2003-12-24 2005-07-21 Cascade Microtech, Inc. Active wafer probe
JP4521611B2 (ja) * 2004-04-09 2010-08-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7084651B2 (en) * 2004-07-28 2006-08-01 International Business Machines Corporation Probe card assembly
WO2006031646A2 (en) * 2004-09-13 2006-03-23 Cascade Microtech, Inc. Double sided probing structures
JP4535494B2 (ja) * 2004-10-20 2010-09-01 ルネサスエレクトロニクス株式会社 薄膜プローブシートの製造方法および半導体チップの検査方法
WO2006050395A2 (en) * 2004-11-02 2006-05-11 Umech Technologies, Co. Optically enhanced digital imaging system
US7535247B2 (en) * 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7449899B2 (en) * 2005-06-08 2008-11-11 Cascade Microtech, Inc. Probe for high frequency signals
JP5080459B2 (ja) * 2005-06-13 2012-11-21 カスケード マイクロテック インコーポレイテッド 広帯域能動／受動差動信号プローブ
US7723999B2 (en) * 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7403028B2 (en) * 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7764072B2 (en) * 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7443186B2 (en) * 2006-06-12 2008-10-28 Cascade Microtech, Inc. On-wafer test structures for differential signals
US7764076B2 (en) * 2007-02-20 2010-07-27 Centipede Systems, Inc. Method and apparatus for aligning and/or leveling a test head
US7876114B2 (en) * 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
US7888957B2 (en) * 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
WO2010059247A2 (en) 2008-11-21 2010-05-27 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
US9435855B2 (en) 2013-11-19 2016-09-06 Teradyne, Inc. Interconnect for transmitting signals between a device and a tester
US9594114B2 (en) 2014-06-26 2017-03-14 Teradyne, Inc. Structure for transmitting signals in an application space between a device under test and test electronics
US9797928B2 (en) 2014-09-15 2017-10-24 International Business Machines Corporation Probe card assembly
US9977052B2 (en) 2016-10-04 2018-05-22 Teradyne, Inc. Test fixture
US10677815B2 (en) 2018-06-08 2020-06-09 Teradyne, Inc. Test system having distributed resources
US11363746B2 (en) 2019-09-06 2022-06-14 Teradyne, Inc. EMI shielding for a signal trace
US11862901B2 (en) 2020-12-15 2024-01-02 Teradyne, Inc. Interposer
CN114200278B (zh) * 2021-11-29 2022-12-27 强一半导体（苏州）有限公司 一种薄膜探针卡及其探针头
CN114200279B (zh) * 2021-11-29 2023-03-14 强一半导体（苏州）有限公司 一种薄膜探针卡及其探针头

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636722A (en) * 1984-05-21 1987-01-13 Probe-Rite, Inc. High density probe-head with isolated and shielded transmission lines
US4918383A (en) * 1987-01-20 1990-04-17 Huff Richard E Membrane probe with automatic contact scrub action
US4912399A (en) * 1987-06-09 1990-03-27 Tektronix, Inc. Multiple lead probe for integrated circuits in wafer form
EP0331282B1 (en) * 1988-03-01 1993-10-13 Hewlett-Packard Company Membrane-based ic test probe with precisely positioned contacts
US4906920A (en) * 1988-10-11 1990-03-06 Hewlett-Packard Company Self-leveling membrane probe
US5090118A (en) * 1990-07-31 1992-02-25 Texas Instruments Incorporated High performance test head and method of making

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6305230B1 (en) 1997-05-09 2001-10-23 Hitachi, Ltd. Connector and probing system
US6759258B2 (en) 1997-05-09 2004-07-06 Renesas Technology Corp. Connection device and test system
US7541202B2 (en) 1997-05-09 2009-06-02 Renesas Technology Corp. Connection device and test system
US7285430B2 (en) 1997-05-09 2007-10-23 Hitachi, Ltd. Connection device and test system
US6511857B1 (en) 1998-03-19 2003-01-28 Hitachi, Ltd. Process for manufacturing semiconductor device
US7119362B2 (en) 1998-03-19 2006-10-10 Renesas Technology Corp. Method of manufacturing semiconductor apparatus
JPWO2006054344A1 (ja) * 2004-11-18 2008-05-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
WO2006054344A1 (ja) * 2004-11-18 2006-05-26 Renesas Technology Corp. 半導体集積回路装置の製造方法
US7598100B2 (en) 2004-11-18 2009-10-06 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JP4755597B2 (ja) * 2004-11-18 2011-08-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
TWI385741B (zh) * 2004-11-18 2013-02-11 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
JP2008521017A (ja) * 2004-11-22 2008-06-19 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 電気部品を繰り返し試験するための方法及び機械
US7852101B2 (en) 2005-09-07 2010-12-14 Nec Corporation Semiconductor device testing apparatus and power supply unit for semiconductor device testing apparatus
WO2019021749A1 (ja) * 2017-07-24 2019-01-31 株式会社ヨコオ 検査治具
JPWO2019021749A1 (ja) * 2017-07-24 2020-05-28 株式会社ヨコオ 検査治具

Also Published As

Publication number Publication date
US5180977A (en) 1993-01-19
EP0545070A1 (en) 1993-06-09

Similar Documents

Publication Publication Date Title
JPH05243344A (ja) バンプ接点付薄膜プローブ緩衝システム
KR100196195B1 (ko) 프로우브 카드
EP0962776A2 (en) Probe card suitable for inspection of multi-pin devices
WO2005069019A1 (ja) プローブカード
JP2005024377A (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
US5629630A (en) Semiconductor wafer contact system and method for contacting a semiconductor wafer
EP0802418A2 (en) Method for high-speed testing a semiconductor device
JP2966671B2 (ja) プローブカード
US5369358A (en) Method of ensuring electrical contact between test probes and chip pads through the use of vibration and nondestructive deformation
JP2003227848A (ja) プローブカード、半導体試験システム及びプローブの接触方法
JP2005044825A (ja) プローバー装置及びその探針高さ調整方法、半導体装置の製造方法
KR101922848B1 (ko) 탄성체가 설치된 프로브카드
JPH0541417A (ja) プローブカード
JPH06308155A (ja) プローブ装置
JP3103957B2 (ja) プローブ装置
US5898311A (en) Shorting pad having a flexible conductive sheet
KR100620739B1 (ko) 탐침 완충부와 보호부를 가지는 프로브 카드
JPS62238633A (ja) 半導体ウエ−ハの電気的特性測定用プロ−ブ針
JPH0637137A (ja) 半導体ウエハの電極構造
JP2002062314A (ja) コンタクトプローブ
JPH065686A (ja) 半導体集積回路装置
JPS6124244A (ja) 半導体装置のテスタ用固定カ−ド
KR20000006175U (ko) 반도체 집적회로의 테스트용 탐침 프로브
JPS62259453A (ja) プロープカード
JPH1082800A (ja) 半導体チップ検査用プローブとその製法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000301